JPS6247697A - 電子楽器におけるタツチコントロ−ル装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 この発明は鍵盤装置を備えた電子楽器において、鍵の押
下速度に応じて楽器が発音する楽音の音量を制御するた
めのタッチコントロール装置に係わり、特に、鍵が押鍵
状態に移行している期間中、すなわち、鍵の跳躍期間中
に、その鍵の押鍵速度に対応する発音量を表わすタッチ
バリューを算出して、その鍵が押鍵状態に移行した時点
、すなわち、鍵を押し切った時点で、その押された鍵に
関するタッチバリューを直接的に得るように改良したタ
ッチコントロール装置に関するものである自然楽器のピ
アノにより発音される楽音の振幅は鍵の跳躍期間の２乗
に反比例することが知られており、演奏者はこの特性を
巧みに活用した鍵操作により、指先でもって音高と同時
に音量を調節して音楽上の繊細な表現を行うことができ
るものである。

近年、電子楽器の分野でもピアノと同等の音楽上の表現
を持つ電子ピアノが提案されており、かかる電子ピアノ
では、自然楽器のピアノと同様に、押鍵速度、すなわち
、鍵の跳ｙ、ｙ期間と特定の関数関係を保って、音量の
変化する楽音を生成することが要請されている。この要
請に応えるべく、従前の電子楽器では、鍵の跳躍期間と
特定の関数関係を持つアナログ電圧を出力するタッチセ
ンサを６鍵に対応させて鍵の数だけ配設することがしば
しば行われていた。

しかし、このように多数のタッチセンサを配設して成る
従前のタッチコントロール装置は、各タッチセンサごと
にアナログ電圧を蓄積保持するためのコンデンサが必要
となるので、構成が複雑で高価となり、しかも、信頼性
が低下するという欠点を伴っていた。

さらに、６鍵とタッチセンサ間を結ぶ多数の配線と、多
数のタッチセンサの調整とを必要とするので、製造工程
、調整工程が共に煩雑になるという難点もあった。

一方、上記欠点と難点を解消するものとして、特開昭５
６−１８１５９４号公報には、唯一のタッチカウンタを
時分割で６鍵に割当てて６鍵の跳躍期間をディジタル量
でもって計数するとともに、該計数動作を、後続するキ
ーアサイナの１マイシンサイクルのうち、パスラインが
不使用状態となる基本状態サイクルの期間に限って間歇
的に行わせるようにしたタッチコントロール装置が開示
されている。

しかしながら、この従来装置は、押鍵状態の期間、すな
わち、鍵の跳躍期間を、一旦、計時するように構成され
ているので、唯一のタッチカウンタのほかに、該カウン
タの計数値（鍵の跳躍期間）を、これと特定の関数関係
にあるタッチバリューに変換するための、検索処理手段
等が必要であり、構成の簡単化が徹底され得ないという
欠点があった。

そこで、本出願人は特願昭５９−１０１１８４号におい
て、タッチレスポンサから出力される鍵状態信号に基づ
いて、押鍵速度に対応する発音量を表わすタッチバリュ
ーを実時間処理にて算出するタッチバリュー演算処理手
段を含むタッチコントロール装置を提案したが、かかる
タッチコントロール装置は、タッチバリュー演算手段と
キーアサイナ−とが基準状態期間の表拍と裏拍とにおい
て、鍵状態とは無関係に経常的に時分割動作していたこ
とから、キーアサイナ−がタッチバリューを読み取る動
作に無駄が多く、演奏者が押鍵してから該押鍵に対応し
た発音までの応答時間が長くなるという難点があった。

加えて、基準状態期間の表拍の間では、押鍵や離鍵への
新たな移行を検出するための、タッチバリュー演算処理
手段での演算処理に動作を割当てなければならず、その
間、キーアサイナの方は停止状態となるので、キーアサ
イナ−に負荷可能な仕事量が制約されるばかりか、キー
アサイナ−とタッチバリュー演算処理手段とを補相駆動
形に構成しなければならないことから、設計の自由度が
制限されるという難点もあった。

＜１１　　的〉 この発明の目的は、上記従来技術に基づく、構成の簡単
化不徹底の問題点、さらには先願発明に基づく、発音の
応答性不足やキーアサイナーでの仕事量の制約、並びに
設計上の自由度の制限という難点に鑑み、鍵走査による
押鍵の検出に応答して、６鍵の押鍵状態の期間中に、実
時間演算処理にて直接的に６鍵のタッチバリューを算出
すると共に、該タッチバリューを記憶し、押鍵完了状態
への移行に際して、鍵走査とタッチバリュー演算処理と
を中断して、押鍵完了状態に至った鍵のタッチバリュー
をキーアサイナ−に読み出すことにより、前記欠点と難
点を除去し、発音応答性に優れ、キーアサイナ−での仕
事量の拡張回旋な設計自由度の大きいタッチコントロー
ル装置を提供せんとするものである。

く構　成〉 上記目的に沿うこの発明の構成は、第１図に示されてい
るように、鍵が押されると、鍵走査により、これを検出
してタフチレスボンサＡが押鍵状に、を表わす鍵状態信
号Ｓｌを出力し、これに応答して、後続のタッチバリュ
ー演算処理手段Ｂは、その押された鍵が押鍵状態に移行
している期間中、すなわち、その鍵の跳躍期間中に、そ
の鍵の押鍵速度に対応する発音量を表わすタッチバリュ
ーを、変更容易な所望の関数に従って、実時間演算処理
にて算出し、該タッチバリューを記憶し、続いて、タフ
チレスボンサＡが押鍵完了状態を表わす鍵状態信号Ｓ１
を出力すると、これに応答して、鍵走査とタッチバリュ
ー演算処理とを中断すると共に、記憶されているタッチ
バリューをキーアサイナ−に読み出し、該キーアサイナ
−は、これを発音手段りに供給して、押された鍵に対応
する音高の楽音を該タッチバリューに応じた音量で発音
させ、一方、タッチバリューのキーアサイナ−への読み
出しの終了後、タッチレスポンサＡが再び鍵走査を再開
し、タッチバリュー演算処理手段Ｂが再びタッチバリュ
ー演算処理を再開するようにしたことを要旨とするもの
である。

〈実施例〉 次いで、第１図〜第６図に基づいて、この発明の第一の
実施例の構成及び動作を説明すれば以下の通りである。

第２図はハードウェア上の構成を示すブロック図であり
、周期１μｓ程度のクロックパルスを発振するクロック
パルスジェネレータ１には、デバイダ２が接続されてお
り、その最小桁（ＬＳＢ）〜第３桁の出力端子からは、
後述する１０の動作状態を特定可能な４本（４ビツト）
のマシンサイクル信号線３ａがマイクロコンピュータか
ら成る演算処理装置５のクロック信号端子に延びている
。さらに、デバイダ２の第４桁〜最大桁（ＭＳＢ）の出
力端子からは、７木のアドレス信号線４が延びて、デコ
ーダ６のアドレス信号端子と第１のマルチプレクサ７の
第１の入力端子に、それぞれ、接続されている。

演算処理装置５からのアドレスバス８は、下位桁の７本
（８ａ）と上位桁の２木（８ｂ）とに分かれ、前者（８
ａ）は、第１のマルチプレクサ７の第２の入力端子に接
続され、後者（８ｂ）は、第１のマルチプレクサ７から
の７木のアドレス信号線９と共に第２のマルチプレクサ
１０の第１の入力端子に接続されている。

さらに、第１のマルチプレクサ７の制御信号端子は、演
算処理装置５からの制御信号８ｃが接続されている。

また、演算処理装置５に接続された各７木の、出力デー
タバス１１と入力データバス１２とが、それぞれ、タッ
チバリューメモリ１３、継ａｍ持期間メモリ１４、及び
演算指令データメモリ１５に共通接続され、第２のマル
チプレクサ１ｏの出力端子から延びるアドレス信号Ｉ６
がアドレスバスとして、上記メモリ１３．１４．１５に
共通接続されている。

メモリ１４．１５の出力端子のうち、第７ビツトのそれ
ぞれからは第７ビツト信号線１２ａが延びて演算処理装
置５に接続され、一方、メモリ１３．１４の、読み出し
動作と書き込み動作の切換えのための制御信号端子には
、演算処理袋ｍ　５から制御信号線１７が延びている。

そして、上記演算処理装置５、第１、第２のマルチプレ
クサ７．１０、タッチバリューメモリ１３、継し１−シ
期ＬＩＭメモリ１４及び演算指令データメモリ１５は全
体としてタッチバリュー演算処理手段Ｂを構成している
。

一方、デコーダ６の各出力端子には、タフチレスボンサ
Ａが接続されており、（そのうちの一つが図示されてい
る）、該タフチレスボンサは、それに対応する鍵に連動
して開閉するキースイッチ１８から成り、その可動接点
１８ｃがデコーダ６の一つの出力端子に接続され、その
ブレーク接点１８ｂがブレークバスパーＢＢに接続され
、そのメーク接点１８ｍがメークバスバーＭＢに接続さ
れている。

そして、両パスパーにＢ、　ＢＢは図示されない多数（
鍵の数に相当する数）のタッチレスポンサに共通接続さ
れ、さらに、演算処理装置５の入カポ−１５ａに延びて
いる。

なお、１９はマイクロコンピュータから成るキーアサイ
ナであって、その人カポ−）１９ａには、入力２−タパ
スパー１２に接続可能な出力データバス２１が接ｂ”６
され、さらに、タッチバリューメモリ１３の出力端子の
うち、第７ビツトのそれからは、第７ピント信号線＋２
ｂが延びて該入力ポートに接続されている。

キーアサイナ１８の選択アドレス信号用量カポ−１１９
ｂからは、選択アドレス信号線２ｏが延びて、第２のマ
ルチプレクサ１０の第２の入力端子に接続されている。

キーアサイナ１９はキーコード用出力ボート１９ｄと、
タッチバリューゲート信号用出力ポート１９ｅと、シン
セサイザモジュールアドレス信号用出力ポート１８Ｆと
を有しており、これら出力ポートはデータ処理部２２の
各対応する入力端子に接続されている。データ処理部２
２の出力端子は楽音信号生成装置２３の入力端子に接続
されており、これらデータ処理部２２および楽音信号生
成装置２３の具体的構成は、第３図に詳示されている。

第３図において、データ処理装置２２はキーコード用量
カポ−）　１９ｄに接続されたキーコード用ディジタル
・アナログコンバータ２２ａと、該コンパ、’Ｊ２２ａ
に接続されたキー電圧用アナログマルチプレグサ２２ｂ
と、該マルチプレクサ２２ｂに接続されたキー電圧用サ
ンプリングホールド回路２２ｃと・　タッチバリュー・
ゲート信号用出カポ−）　１９ｅノタンチバリユー出力
端子に接続されたタッチバリュー用ディジタル・アナロ
グコンバータ２２ｅ　と、該コン／ヘータ２２ｅに接続
されたタッチ電圧用アナログマルチプレクサ２２ｆと、
該マルチプレクサ２２ｆに接続されたタッチ電圧用サン
プリングホールド回路２２ｇと、タッチバリュー会ゲー
ト信号用出カポ−）　１９ｅのゲート信号出力端子に接
続されたケート信号用ディジタルマルチプレクサ２２ｈ
と、該マルチプレクサ２２ｈに接続されたラッチ回路２
２ｉ　　とから成り、マルチプレクサ２２ｂ　、２２ｆ
　、　２２ｈのそれぞれのアドレス信号端子には、シン
セサイザモジュールアドレス信号用出カポ−）　１９ｆ
からのシンセサイザモジュールアドレス信号線２２ｊが
接続される。

さらに、楽音信号用生成装置２３は１組のキー電圧用サ
ンプリングホールド回路２２ｃ、タッチ′１シ圧用サン
プリングホールド回路２２ｇ及びラッチ回路２２ｉ　と
に接続された鍵の数より相当に少ない数のシンセサイザ
モジュール群２３ａと、該モジュールの各々の楽音信号
出力端子２３ｂに接続されたミキサ２３ｃとから成る。

これら、キーアサイナ１９、データ処理部２２および楽
音信号生成装置２３は全体として発音手段りを構成して
いる。

第２図に戻って、出力データバス１１の第７ビツト信号
線５ｄと入力データバス１２の第７ビツト信号線１２ｂ
とは、共に、排他的論理和回路２４の入力端子に接続さ
れており、排他的論理和回路２４の出力端子はＤフリッ
プフロップ回路（以下、ＯＦＦと略す）２５のＤ端子に
接続されており、さらに、０ＦＦ２５のＣＬ端子はデバ
イダの最小桁（ＬＳＢ　）出力を５分周し、該最小桁出
力のほぼ第３拍目の間低レベルに移行するゲートトリガ
信号のための出力端子２ａに接続されている。０ＦＦ２
５のＱ端子はキーアサイナ１９の割込信号端子ｆＮＴと
デバイダ２の動作停止信号のための入力端子２ｂとマル
チプレクサ１０の切換信号のための入力端子１０ａとに
共通接続されており、０ＦＦ２５のリセット端子ＲＥＳ
はキーアサイナ１９の読み込み終了のための出力信号端
子ＲＤに接続されている。排他的論理和回路２４とＤＦ
Ｆ２５とは全体としてタッチバリュー読み出し制御手段
Ｃを構成している。

上記構成において、クロックパルスジェネレータ１から
のクロックパルスはデバイダ２に含まれる縦統１１段の
２進回路にて分周されてその最小桁がクロックパルスに
同期して歩進する１１ビツトの並列信号ＣＯ〜Ｃ１０に
変換される。

その上位桁信号０４〜Ｃ１Ｏの７ビツトを解読して、デ
コーダ６は、７ビツトの状態数、すなわち、１２８個以
下のタフチレスボンサＡに対して、順次、かつ、択一的
にキーパルスとしての「Ｏ」を分配供給して鍵走査を行
う。

かかるキーパルスの供給を受けたタッチレスポンサＡは
、該パルスの継続期間であるタイムスロットにて、メー
クバスバーＭＢ、ブレークバスバーＢＨの状態を支配す
る。すなわち、このタッチレスポンサに対応する鍵が離
されていて（ａ鍵状態）、キースイッチ１８の可動接点
１８ｃがブレーク接点１８ｂに接触しているときは、メ
ークバスバーＭＢ、ブレークバスバーＢＢを、それぞれ
、「１」、「ＯＪ状態に保ち、該鍵が押されていて（押
鍵状態）、該可動接点１８ｃが跳躍中であるときは、メ
ークバスへ−ＭＢ、ブレークバスバーＢＢを、それぞれ
、「１」、「１」の状態に保ち、さらに、該鍵が押し切
られていて（押鍵完了状態）、該可動接点１８Ｃがメー
ク接点１８腸に接触しているときは、メータ接点１８■
に接触しているときは、メークバスバーＭＢ、ブレーク
バスバーＢＢを、それぞれ、ｒＱＪ、「ｌ」の状態に保
つ。

かくして、両バスバーＭＢ、　ＢＢはデコーダ６からの
キーパルスのタイムスロットを時間基準とする時分割多
重通信により、すべての鍵の、鍵状態（離鍵状態、押鍵
状態、押鍵完了状態）を表わす鍵状態信号Ｓ１と、押鍵
状態の鍵を該タイムスロットへの割り当てとして特定す
る鍵情報とを入力ポート５ａを介して演算処理装置５に
対して供給可能である。

かかる鍵状態信号Ｓｌと鍵情報の供給を受けた演算処理
装置５は第４図に示されるフローチャートに従ってタッ
チバリューを演出するための演算処理を実行し、第１図
中、タッチバリュー演算処理手段Ｂ内の各機能実現手段
を実現する。

先ず、演算処理装置５は、入カポ−）５ａに到来してい
る鍵状態信号Ｓ１に基づいて、あるタイムスロ・ントに
割り当てられた鍵が押鍵状態であるか否かを判別しく第
４図ａ）、その判別結果がＹＥＳ　（押鍵状態）である
ときは、押鍵状態情報Ｉ−１を出力する。この処理ステ
ップ（第４図ａ）により、押鍵状態判別手段が実現され
る。

次いで、該処理装置５は、継続維持期間メモリ１４の記
憶内容を読み出して（第４図ｂ）、その第０〜第７ビツ
トがすべて「０」であるか否かを判別しく第４図Ｃ）、
その判別結果がＹＥＳであるときは、後述する継続維持
期間終了情報［８を出力する。

その際、読み出し対象の継続維持期間メモリ１４には、
該処理装置５から、制御信号線Ｉ７を通じて、読み出し
動作を指定する制御信号が供給されて、読み出し動作状
態となり、一方、このとき、該処理装置５から制御信号
線８ｃを通じて、第１のマルチプレクサ７の制御信号端
子に供給されているアドレス信号Ｘが「Ｏ」になってい
て、該マルチプレクサ７は第１の入力端子に供給されて
いる信号、すなわち、デコーダ６へのアドレス信号０４
〜Ｃ１Ｏを選択して出力している。

さらには、後述するキーアサイナ１９との時分割動作に
際して、タッチバリュー演算処理手段Ｂ側に割り当てら
れた基本状態期間では、第２のマルチプレクサ１０が該
マルチプレクサの第１の入力端子に供給されている信号
、すなわち、第１のマルチプレクサ７の出力信号、さら
に、換言すれば、デコーダ６へのアドレス信号０４〜Ｃ
ＩＯを選択して、アドレス信号線１Ｇを通じて各メモリ
１３．１４．１５のアドレス信号端子に供給しているの
で、前述のメモリ１４からの記憶内容の読み出しは、そ
の時点でデコーダ６からキーパルスの分配供給を受けて
いるタッチレスポンサＡに係わる鍵、換言すれば、演算
処理装置５に供給されている鍵状態信号Ｓｔに係わる鍵
に対応して固定的に割り当てられたアドレスについて実
行される。

かかる鍵状態信号Ｓｌの鍵ごとの時分割多重通信の技術
及び該時分割多重通信でのタイムスロットへの鍵の割り
当てに同期して、メモリのアドレスを歩進させて、該メ
モリの各アドレスを鍵に割り当てる技術に関しては、す
でに知られており、例えば、特開昭５８−１５５９９５
号に開示されている。

しかして、演算処理装置５での、演算処理は６鍵につい
て実行されるものであり、そのうちの一つの鍵について
の演算処理のためのフローチャートが第４図である。

そこで、前述の判別結果（第４図Ｃ）がＹＥＳであった
ので、タッチバリューメモリ１３の、目下、押鍵状態に
移行している鍵に割り当てられたアドレスの記憶内容が
出される（第４図ｄ）。

次いで、演算処理装置５は、出力ボート５ｂを介して第
１のマルチプレクサ７に対して「１」のアドレス信号Ｘ
を供給して（第４図ｅ）、該マルチプレクサに第２の入
力端子に供給されている信号を選択出力させる。

すると、演算処理装置５の出カポ−）５ｃからアドレス
信号Ａ４〜Ａ１０がメモリ１３．１４．１５のアドレス
信号端子に供給される。

この状態で、該処理装置５は、タッチバリューメモリ１
３から読み出された（第４図ｄ）タッチバリューで表わ
されるアドレスを指定して演算指令データメモリ１５の
記憶内容を読み出しく第４図ｆ）、さらに、アドレス信
号Ｘを「０」に戻して（第４図ｇ）、アドレス信号０４
〜０１０をメモリ１３．１４．１５に対して供給可能と
すると共に、後述のタッチバリュー継続維持手段に対し
て演算指令データＩ−２を供給する。

これらの演算処理ステップ（第４図ｅ−ｇ）により、演
算指令データ読み出し制御手段が実現される。

続いて、演算処理装置５は、演算指令データメモリ１５
から読み出された演算指令データを、処理中の鍵に割り
当てられたアドレスを指令して継続期間メモリ１４に書
き込んで（第４図ｈ）、さらに、後述のタッチバリュ一
定量減算手段に対して演算指令データＩ−２を供給して
から、タッチバリューメモリ１３の、処理中の鍵に割り
当てられたアドレスの記憶内容から１を減算して同じア
ドレスに書き込んで一１値に更新しく第４図ｉ）、演算
を一旦終了する。

上記の処理動作中、タッチバリューメモリ１３、継続維
持期間メモリ１４の読み出し動作と書き込み動作を制御
すべく、演算処理装置５から制御信号線１７を通じて制
御信号が該メモリに供給される。

そして、かかる演算処理ステップ（第４図ｄ、ｉ）によ
り、タッチバリュ一定量減算手段が実現される。

一方、継続維持期間メモリ１４の、処理中の鍵に割り当
てられたアドレスの記憶内容（第Ｏビット〜第７ビツト
の８ビツトにより表わされる）が（０）でも（２５５）
でもないときは、第４図Ｃ，ｊの判定結果がＮＯとなり
、タッチバリューメモリ１３の、処理中の鍵に割り当て
られたアドレスに記憶されているタッチバリューを更新
することなく同値に継続維持したまま継続維持期間メモ
リ１４の、処理中の鍵に割り当てられたアドレスから、
その記憶内容を読み出して、これから１を減算（−１値
に更新）シ（第４図ｋ）、一旦演算を終了する。

モの後、当該鍵の処理に関しては、鍵走査の次サイクル
での、該鍵の状態を表わす鍵状態信号Ｓ１、換言すれば
、該鍵に連動するタッチレスポンサＡへの次サイクルの
キーパルスの供給時点までは、タッチバリューが変化す
ることのない継続維持期間が進行し、鍵走査サイクルご
との、かかる演算処理ステップ（第４図ａ−ｃ、ｊ”ｋ
）の繰り返し実行により、タッチバリュー継続維持手段
が実現される。

そして、後述するように、演算指令データにて規定され
る所望の継続維持期間が経過すると、継続維持期間メモ
リ１４の、処理中の鍵に割り当てられたアドレスの記憶
内容が（０）まで減少して第４図Ｃの判定結果がＹＥＳ
となり、タフチバリュー継続維持手段からは、前述の継
続維持期間終了情報１−８が出力される。

以上の各処理が鍵の押鍵状態中に複数回繰り返し実行さ
れる実際の実時間演算処理について、第５図、第６図を
も参照しつつ、数値例を挙げて、上記実施例の動作を、
より具体的に説明すれば以下の通りである。

演算処理装置５は、押鍵状態を判別すると（第４図ａ）
、継続維持期間メモリ１４を読む（第４図ｂ）が、この
とき、該メモリは以前にクリアされていて（０）になっ
ている（第５図（Ａ）ａ）。

しかして、後続の判別結果（第４図Ｃ）は、ＹＥＳとな
り（第５図（Ａ）ｂ）　、次いで、タッチバリューメモ
リ１３を読む（第４図ｄ）が、該メモリも以前にクリア
されていて（０）になっている（第５図（Ｂ）Ｃ）。

続いて、メモリ１３の記憶内容（０）をアドレスとして
演算指令データメモリ１５を読むと（第４図ｅ−ｇ）、
その記憶内容は「０ＯＯ００００１」テあるので（第６
図ａ、第５図（Ｃ）ｄ）、これをメモリ１４に書き込ん
で（第５　ＩＮ　（Ａ）ｅ）から、メモリ１３に記憶さ
れているタッチバリューを一１値に更新する（第４図ｉ
、第５図（Ｂ）ｆ）　。

その際、該メモリに記憶されるタッチバリューが第Ｏ−
第６ビットの７ビツト（第７ビツトはキーオン信号に割
り当てられている）で構成されているところ、上記第Ｏ
〜第６ビツトで表されるタッチバリューが（０）であっ
たので（第５図（Ｂ）ｃ）、その−１値は（１２７）と
なるものである。

鍵走査の第２サイクルにおける鍵状態信号の処理に際し
ても、当該鍵が押鍵状態に保たれている限り、演算処理
装置５はメモリ１４を読む（第４図ｂ）が、このとき、
該メモリの記憶内容は（１）であるので（第５図（Ａ）
ｇ）　、第４図Ｃの判定結果がＮＯとなり、続いて、第
４図ｊの判定もＮＯとなり、該メモリの記憶内容が−ｌ
僅に更新される（第４図ｋ、第５図（Ａ）ｈ）。

しかして、このサイクルの処理では、演算指令データメ
モリ１５に関しては、読み出しが行われない（第５図（
Ｃ：）ｉ）　。

鍵走査の第３サイクルにおける、鍵状態信号の処理に際
しても、同様に、メモリ１４を読む（第４図ｂ）が、こ
のとき、該メモリの記憶内容は（０）であるので（第５
図（Ａ）ｊ）　、演算処理装置５は、メモリ１３を読む
（第４図ｄ）が、このとき、該メモリの記憶内容は（１
２７）である（第５図（Ｂ）　ｋ）。

続いて、該メモリ１３の記憶内容（１２？）をアドレス
として、メモリ１５を読むと（第４図ｅ−ｇ）、その記
憶内容はｒ　０ＯＯＯＯＯＯＯＪであるので（第６図ｂ
、第５図（Ｃ）ｌ）　、　これをメモリ１４に書き込ん
で（第５図（Ａ）ｆｆｉ）から、メモリ１３に記憶され
ているタッチ／ヘリューを一１値に更新する（第５図（
Ｂ）ｎ）。

かくして、鍵走査の２サイクル長の継続維持期間２Ｔと
単位減少量Ｕとから成るタッチバリュー曲線（鍵の跳躍
期間とタッチバリューの関係を規定する関数曲線）の一
つの画分Δ１が算出される。

以降、同様の処理が繰り返し実行され、ｉ番目のサイク
ルでは、メモリ１４の記憶内容が（０）であるので（第
５図（Ａ）ａ’）、次いで、メモリ１３を読むと、（６
）であり（第５図（Ｂ）ｂ’）、さらに、該（６）番地
のメモリ１５の記憶内容はｒ　ｏｏｏ。

００００」テあるノテ（第６図Ｃ１第５図（Ｃ）Ｃ’）
、該メモリ１４に（０）が書き込まれて（第５図（Ａ）
ｄ′）、タッチバリューが（６）から（５）に減少する
（第５図（Ｂ）ｅ’）。

続＜（ｔ＋１）番目のサイクルでは、メモリ１４の記憶
内容が（０）であるので（第５図（Ａ）ｆ’）、次いで
、メモリ１３を読むと（５）であり（第５図ＣＢ）ｇ’
）、　　さらに、該（５）番地のメモリ１５の記憶内容
はｒ　０００００００１Ｊであるので（第６図ｄ。

第５図（Ｇ）ｈ’）、該メモリ１４に（１）が書き込ま
れた（第５図（Ａ）ｉ’）後、タッチバリューが（５）
から（４）に減少する（第５図（Ｂ）ｊ　’　）。

かくして、鍵走査の１サイクル長の継続維持期間ＩＴと
単位減少量Ｕとから成るタッチバリュー曲線の一つの両
分Δｋが算出される。

続く、（ｉ＋２）番目のサイクルでは、メモリ１４の記
憶内容が（１）であるので（第５図（Ａ）ｋ’）、次い
で、該メモリ１４の記憶内容から１を減算しく第５図（
Ａ）ド）、タッチバリューの更新を行わずに２サイクル
の経過を待つ。

続く、（ｉ＋３）番目のサイクルでは、メモリ１４の記
憶内容が（０）であるので（第５図（Ａ）＋＊’）、次
いでメモリ１３を読むと（４）であり（第５図（Ｂ）ｎ
’）、　　さらに、該（４）番地のメモリ１５の記憶内
容は「００００００１０」テあるノテ（第６図ｅ、第５
図（Ｃ）Ｏ’）、該メモリ１４に（２）が書き込まれた
（第５図（Ａ）ｐ’）後、タッチバリューが（４）から
（３）に減少する（第５図ＣＢ）ｑ’）。

かくして、前述同様、継続維持期間２Ｔの両分Δに＋１
が算出される。

続く、（ｉ＋４）番目のサイクルでは、メモリ１４の記
憶内容が（２）であるので（第５図（Ａ）ｒ’）、次い
で該メモリ１４の記憶内容から１を減算しく第５図（Ａ
）Ｓ’）、さらに、該メモリ１４の記憶内容が（０）に
なるまで３サイクルの経過を待って（ｉ＋６）番目のサ
イクルで、タッチバリューが（３）から（２）に減少す
る（第５図（Ｂ）ｔ’）。

かくして、３サイクル長の継続維持期間３Ｔと単位減少
量Ｕとから成る一つの両分△に＋２が算出される。

そして、かかる演算処理故に、演算指令データメモリー
５の各アドレスに予め適切な演算指令データ群を設定記
憶させておくことにより、各サイクル長の両分を種々に
配列させて、鍵が押鍵状態に移行している期間中に実時
間処理にて所望のタッチバリュー曲線を算出可能とし、
しかして、処理中の鍵が押し切られて押鍵完了状態にな
った時点（サイクル）でタッチバリュー曲線の算出を停
止し、その時点でタッチバリューメモリー３に記憶され
ているタッチバリューを読めば、その鍵の押鍵状態に留
っていた期間を上記所望のタッチバリュー曲線に従って
変換して成るタッチバリューが得られるものである。

ところで、上記の演算フローにおいて、鍵が極度に緩か
に押されて、押鍵状態が長く続く場合には、タッチバリ
ューメモリー３の、−１値への更新（第４図ｉ、第５図
（Ｂ）ｅ’、ｊ’、　　’、ｔ’）回数が増大して、つ
いに、タッチバリューが（０）になると、次サイクルで
は、２進数の７ビツトで表わされるタッチバリューが一
巡して１２７となり、以降、タッチバリューが循環変動
するという不都合がある。

そのような不都合を避けるためには、極度に緩速度の押
鍵に対応する最低値のタッチバリューを予め定めておき
、その最低値のタッチバリューに１を加えた値で表わさ
れる、メモリ１５のアドレスに（２５５）を書き込んで
おく。

このような最低値のタッチバリューを例えば（２）と定
めて、メモリ１５の３番地に（２５５）を書き込んだ場
合（第６図ｆ）に、上述の動作例に後続する動作を説明
すれば以下の通りである。

後続する（ｉ＋ｓ）番目のサイクルでは、メモリ１５の
記憶内容が（０）であるので（第５図（Ａ）Ｕ′）、次
いでメモリ１３を読むと（３）であり（第５図（Ｂ）ｖ
′）、さらに該（３）番地のメモリ１５の記憶内容とし
て「１１１１１１１１」が書き込まれているので（第６
図ｆ、第５図（Ｃ）賛′）、該メモリ１４に（２５５）
が書き込まれた（第５図（Ａ）！’）後、タッチバリュ
ー（３）が（２）に減少する（第５図（Ｂ）ｔ’）。

その際、メモリ１４には、（２５５）が一旦記憶される
ので、以降、第４図Ｃの判定結果が常にＮＯｌそして、
第４図ｊの判定結果が常にＹＥＳとなる。

従って、第４図ｄ以降の工程に進んで、メモリ１３の記
憶内容が一１値に更新されることがないし、第４図にの
工程に進んで、メモリ１４の記憶内容が一１値に更新さ
れることもなく、而して、演算処理装置５は第４図ａ−
ｃ、ｊの工程を繰り返し実行することとなり、その間、
タッチバリューは最低値の（２）に維持される。

再び第４図に戻って、鍵が押し切られて押鍵完了状態に
至った場合と、鍵が離されて離鍵状態に至った場合とに
おける作用を、第７図のタイムチャートをも参照しつつ
説明すれば以下の通りである。

未実施例では、各サイクルにおける鍵状態信号の処理に
際して、一つの鍵状態信号の１回の処理に割当てられた
時間（キ一時間）をデバイダ２の最小桁（ＬＳＢ）から
出力されるクロック信号の５拍Ｐ１〜Ｐ５で規定してお
り（第７図（ａ））、かかるキ一時間中の６拍において
演算処理装置５は、メモリ１３〜１５のいずれかにアク
セス可能である。

いま、押鍵完了状態になると、可動接点１８ｃがメータ
接点１８ｍに接触するので、押鍵完了状態を表わす鍵状
態信号Ｓｌが入力ボート５ａに供給され、演算処理装置
５は鍵状態信号Ｓ１に応答して押鍵完了状態を表わすゲ
ートフラグを第７ビー／　）に立てる。押鍵完了状態を
表わすゲートフラグが立てられると、出力データパス１
１の第７ビツト信号線５ｄに「１」が表われ（第７図（
Ｆ））、排他的論理和回路２４にその一つの入力信号と
して供給される。

しかしながら、この時点では、タッチバリューメモリ１
３からは、ここに記憶されている、先行サイクルでのゲ
ートフラグ（第７ビツトの状態）が、いまだ、読み出さ
れていないので、これが排他的論理和回路２４に他の一
つの入力信号として供給されることはない。

そればかりか、この時点では、いまだ、演算処理装置５
がタッチバリューメモリ１３に対して読み出しのアクセ
スを実行するタイミング（拍）にはないので、排他的論
理和回路２４に後続する０ＦＦ２５が不作動状態に保た
れていて、該論理和回路２４は有意義な出力信号を提供
し得ない。

後に詳述するように、この排他的論理和回路２４は、演
算処理装置５によるタッチバリューメモリ１３へのアク
セスに際しての第３拍時点で、後続のＤＦＦ２５が、そ
のＣＬ端子にゲートトリガ信号を受けて作動状態となっ
たときに限り、有意義に作動し、再入力信号の状態の相
違（ｒｌ４　　ｒｏ」又は「ＯＪ　　ｒｌ」）すなわち
、今回サイクルでのゲートフラグの状態と先行サイクル
でのそれとの相違、さらに換言すれば、新たに発生した
押鍵完了状態（又は新たに発生した離鍵状態）を検出し
て「１」を出力する。そして、その機能は、第４図中ｌ
、　ｍ　、　ｎ　、　ｕ　、　ｖ　、の各処理ステップ
により実現される０例えば、新たな押鍵の発生に際して
は、演算処理装置５は、鍵状態信号Ｓｔに応答して、押
鍵状態か否かの判別を行なうと（第４図ａ）、鍵が押し
切られていて、その判別結果がＮＯとなるので、続いて
、押鍵完了状態か否かの判別を行なう（第４図１）。こ
の判別結果はＹＥＳとなるので、演算処理装置５は、（
キ一時間の第１拍Ｐ１および第２拍Ｐ２では処理動作を
行わずに、）第３拍Ｐ３で、制御信号線１７を通じて読
み出し動作を指令し。

すでにアドレス信号線１６に供給されているアドレス信
号０４〜Ｃｌ０（第７図（Ｂ））の指定に従って、タッ
チバリューメモリ１３から、鍵状態信号Ｓ１に係わる鍵
の、先行サイクルでのタッチバリュー（第Ｏ〜第６ビツ
ト）とゲートフラグ（第７ビツト）とを読み出す（第４
図ｍおよび第７図（Ｄ））。次いで、その第７ビツトが
「１」であるか否かを判別すると（第４図ｎ）、先行サ
イクルでのそれが「０」であれば、その判別結果がＮＯ
となり、鍵走査が停止され（第４図０）、キーアサイナ
−１９での割当て処理を開始させるべく、該キーアサイ
ナ−に対して、割込信号が発せられる（第４図ｐ）。

九ビＩ、１　台間サイクルでのゲートフラグの「１」を
検出して第４図１の判別結果をＹＥＳとし・さらに、先
行サイクルでのゲートフラグの「Ｏ」を検出して第４図
ｎの判別結果をＮＯとすることにより、新たに発生した
押鍵完了状態の検出を可能とするものである。そして、
すでに押鍵完了状態になった後、再びその鍵についての
キ一時間が開始されても、第４図ｍの処理ステップにて
、タッチバリューメモリ１３を読むと、先行サイクルで
立てられたゲートフラグの「１」が第７ビツト信号１１
２ｄに現われるので、排他的論理和回路２４の出力は高
レベルに移行し得ない、換言すれば、排他的論理和回路
２４により実現される処理ステップ（第４図ｎ）の判別
結果がＹＥＳとなるので、演算処理装置５は、タッチバ
リューの演算を中断することがない。

ここで、付言するならば、キ一時間中の第１拍Ｐ１は、
例えばタッチバリューを算出する演算処理過程でメモリ
１４にアクセスする（第４図ｂ）ためのタイムスロット
に割当てられ、第２拍Ｐ２は後述する離鍵状態の処理に
おいてメモリ１４にアクセスする（第４図ｔ、第７図（
Ｃ））ためのタイムスロットに割当てられる。そして、
第４拍Ｐ４はメモリ１３に対して書き込みのアクセスを
行う（第７図（ｊ））ためのタイムスロットに割当てら
れる。

さて、タッチバリューメモリ１３から、先行サイクルで
のゲートフラグ（第７ビツト）を含むタッチバリューデ
ータを読み出すと、キ一時間中の第３拍Ｐ３時点で、入
力データバス１２の第７ビツト線１２ｂに、ｒＯＪが現
われる（第７図（Ｅ））ので、排他的論理和回路２４の
再入力端子には、この時点で、出力データバス１１の第
７ビツト信号線５ｄを通じての「１」と、入力データバ
ス１２の第７ビツト信号線１２ｂを通じての「Ｏ」とが
、それぞれ同時的に印加されることになる。換言すれば
、キ一時間中の第３拍Ｐ３時点でタッチバリューメモリ
１３から読み出される、先行サイクルでのゲートフラグ
（第７ビツト）が「１」であるか否かが判別される（第
４図ｎ）、この判別結果はＮＯとなるので、排他的論理
和回路２４は、ＯＦＦ　２５の口端子にｒｌＪを供給す
る。

続いて、キー蒔間の第３拍Ｐ３の立上り前縁時点で、デ
バイダ２のゲートトリガ信号出力端子２ａの電圧が低レ
ベルに移行しく第７図（Ｇ）　）　、これが該第３拍Ｐ
３の立下り後縁時点で高レベルに復帰する際に、該ゲー
トトリガ信号は再度立上り、ｌｌＦＦ２５を作動状ｍＣ
Ｄ端子への入力信号が「１」であれば、これをラッチで
きる状態）にする、これにより、排他的論理和回路２４
の出力が該ＯＦＦ　２５にラッチされる（第７図（Ｈ）
）、その結果、ＤＦＦ　２５のＱ端子の電圧が高レベル
に移行し、デバイダ２とマルチプレクサｌＯとに動作停
止信号Ｓ２と切換信号Ｓ′２とがそれぞれ供給される。

すると、これに応答してデバイダ２はその機能を停止し
て鍵走査を中断させ、（第４図Ｏ）、一方、マルチプレ
クサ１０の方は、選択アドレス信号線２０をアドレス信
号線ＩＢに接続する。

ＯＦＦ　２５のＱ端子からは、さらにキーアサイナ−１
９に割込信号Ｓ３が供給され（第４図ｐおよび第７図（
Ｈ）　）　、　　これに応答して、キーアサイナ−１９
はタッチバリューの読み出しを開始する。すなわち、キ
ーアサイナ−１９は順次歩進する選択アドレス信号８４
〜Ｂ１２を出力し、タッチバリューメモリ１３の各アド
レスを走査する。該アドレス信号８４〜Ｂ１２によりそ
のアドレスが指定されて、タッチバリューメモリ１３か
ら読み出されるタッチバリューデータは、入力データバ
ス１２、演算処理装置５の内部バスおよび出力データバ
ス２１を通じてキーアサイナ−１９に読み込まれる。キ
ーアサイナ−１９は。

その第７ビツトがｒｌＪであるか否かを判別し、その判
別結果がＮＯの間は、アドレス信号８４〜Ｂ１２を歩進
させながら、タッチバリューメモリ１３からのタッチバ
リューデータの読み出し走査を最大、全アドレスについ
て１口実行する（第４図ｇ）。

そして、第７ビツトが「１」であるタッチバリューデー
タを判別すると、キーアサイナ−１９は、該データ、す
なわち、押鍵完了状態に至った鍵のタッチバリューとゲ
ートフラグと、さらに、これらが記憶されていたアドレ
ス（音高に対応する）とを内部メモリに記憶し、読み込
み終了信号端子ＲＤの電圧を低レベルに移行させる（第
７図（■））。するとこれに応答して、ＯＦＦ　２５が
リセットされ、そのＱ端子の電圧が再び低レベルに移行
し、キーアサイナ−１９への割り込みが解除されると共
に（第７図（Ｈ））、デバイダ２がその機能を回復し、
マルチプレクサ１０がアドレス信号線９と１６の接続を
回復させる。

デバイダ２の機能再開に伴い（第４図ｒ）、演算処理装
置５も機能を再開して、キ二時間の第４拍Ｐ４時点で制
御信号線１７を通じてメモリ１３への書き込み動作を指
令する（第７図（Ｊ））、これにより、出力データバス
１１の第７ビツ）ｍ５ｄに表われていたゲートフラグの
「１」が、該メモリ１３の、アドレス信号０４〜Ｃ１０
で指定されるアドレスに書き込まれ、該アドレスの第７
ビツトには「１」が記憶される（第４図Ｓ）。

一方、キーアサイナ−１８は、割り込みが、解除された
後、内部メモリに取り込んだ情報に基づいてデータ処理
装置２２に指令を与えて楽音信号生成装置２３に楽音信
号を発生させる。

すなわち、キーアサイナ−１９の内部メモリに取り込ま
れたタッチバリューデータ（ゲートフラグがｒｌＪにな
っている）を読み出したタッチバリューメモリ１３のア
ドレス、換言すれば、それを指定した選択アドレス信号
により表わされるキーコード（鍵の音高を表わす）が形
成され、これがキーコード用ディジタル・アナログコン
バータ２２ａに供給されて特定の鍵を表わすキーコード
に対応するアナログ量のキー電圧に変換され、キー電圧
用アナログマルチプレクサ２２ｂに供給される。

同時に、上記キーコードで表わされる特定の鍵に関する
タッチバリューがタッチバリュー・ゲート信号用出カポ
−）　１９ｅからタッチバリュー用ディジタル金アナロ
グコンパクタ２２ｅに供給されて、該タッチバリューに
対応するアナログ量のタッチ電圧に変換され、タッチ電
圧用アナログマルチプレクサ２２ｆに供給される。

さらに、タッチバリュー・ゲート信号用出カポ−）　１
９ｅから出力されるゲートフラグの状態を表わすゲート
信号も同時にディジタルマルチプレクサ２２ｈに供給さ
れる。

そして、このとき、キーアサイナ１９によるシンセサイ
ザモジュールの割当て論理に基づく割当演算処理の結果
、発音すべきシンセサイザモジュールが特定され、該モ
ジュールを指定するためのシンセサイザモジュールアド
レス信号がシンセサイザモジュールアドレス信号用出力
ボートｔｓｒから前記マルチプレクサ２２ｂ　、　２２
ｆ　、　２２ｈの各々に供給され、該マルチプレクサの
各々は上記シンセサイザモジュールアドレス信号により
指定された特定の出力端子に対して、入力されたキー電
圧、タッチ、電圧及びゲート信号を分配供給する。

このようにして、特定の出力端子に分配供給されたキー
電圧、タッチ電圧、ゲート信号の各々は前記シンセサイ
ザモジュールアドレス信号によって指定される特定のシ
ンセサイザモジュール２３ａに対応して配設されたキー
電圧用サンプリングホールド回路２２ｃ、タッチ電圧用
サンプリングホールド回路２２ｇ、ラッチ回路２２ｉの
各々に一旦記憶され、継続的に該特定のシンセサイザモ
ジュール２３ａに供給される。

該特定のシンセサイザモジュール２３ａは継続的に供給
されるキー電圧により特定される音高と、タッチ電圧に
より特定される付勢パタンとを有する楽音信号を、ゲー
ト信号が供給されている期間中、楽音信号出力端子２３
ｂから出力する。

そして、同時に多数の鍵が押されている場合には、シン
セサイザモジュールの配設数の範囲内で多数のシンセサ
イザモジュールの楽音信号出力端子から多数の楽音信号
が同時にミキサ２３ｃに対して供給され、該ミキサによ
り混合されて発音すべき楽音信号が得られるものである
。

かくして、楽音信号生成装置２３から得られる楽音信号
の振幅を押鍵速度と特定の関数関係にあるタッチ電圧に
応じて変化させることにより、鍵の押下速度に応じて楽
音の音量を調整できるものである。

続いて、演奏者の指が鍵から離れ、離鍵状態になったと
きの動作を、再び第２図、第４図及び第７図を参照しつ
つ説明すれば以下の通りである。

この場合、鍵状態信号Ｓ１は離鍵状態を示しているので
、演算処理装置５は、ゲートフラグを「Ｏ」に戻して、
第４図ａ、ｌの処理ステップにて、いずれもＮＯを判別
をする。すると演算処理装置５内でのゲートフラグの状
態変化により、出力データバス１１の第７ビツト信号線
５ｄはｒＱＪになるが（第７図（Ｆ））、この時点では
、タッチバリューメモリ１３へのアクセスがいまだ実行
されていないので、排他的論理和回路２４は、有意義な
出力を提供し得ない。

ところが、キ一時間の第２拍Ｐ２時点に至ると、演算処
理装置５は制御信号線１７を通じてメモリ１４に書き込
み動作を指令し、離鍵状態になった鍵に対応するアドレ
スに「Ｏ」を書き込み（第４図Ｅ、第７図（Ｃ）　）　
、再びその鍵が押されたときの処理に備える。

さらに続いて、そのキ一時間の第３拍Ｐ３時点では、第
３拍Ｐ３の前縁で制御信号線１７を通じてメモリ１３に
読み出し動作を指令し、アドレス信号０４〜ＣＩＯより
指定される鍵、すなわち、離鍵状態となった鍵に対応す
るアドレスからタッチバリューデ−タを読み出す（第４
図Ｕ、第７図（Ｄ））。すると、すでに説明したように
、第４図Ｓの処理ステップにて、一旦押鍵完了状態にな
った鍵のタッチバリューデータが記憶されているメモリ
１３のアドレスには、第７ビツトにｒｌＪが書き込まれ
ているので、入力データバス１２の第７ビツト信号線１
２ｂに、第３拍２３時点で有意義に出力されるゲートフ
ラグの状態はｒｌＪである。したがって、この第３拍時
点では排他的論理和回路２４の再入力端子に、今回サイ
クルでのゲートフラグのｒＱＪと先行サイクルでのゲー
トフラグの「１」とがそれぞれ印加されるので、排他的
論理和回路２４による第４図Ｖの判別結果がＮＯとなり
、第３拍Ｐ３の前縁時点で立下るゲートトリガ信号（第
７図（Ｇ））によりトリガされて、ＤＦＦ　２５がセッ
トされ、そのＱ端子が高レベルに移行する。

その結果、キーアサイナ−１９に割込みが発生し処理ス
テップ０〜ｒに対応する処理ステップθ′〜ｒ′が実行
され、その間に、ゲートフラグの「Ｏ」がキーアサイナ
−１９に読み込まれる。こうして、読み込まれたゲート
フラグのｒＱＪに応答して、キーアサイナ−１９は、タ
ッチバリューψゲート信号用出力ポート１９ｅからディ
ジタルマルチプレクサ２２ｈに供給されていたゲート信
号を消滅させ、これにより、シンセサイザモジュール２
３ａがら出力されていた楽音信号を停止させる。

その間に、デバイダ２の作動が再開され、（第４ＶｇＪ
ｒ”）、　　さらに、キ一時間の第４拍２４時点で、演
算処理装置５は、制御信号線１７を通じてメモリ１３に
書き込み動作を指令し、アドレス信号ｃ４〜Ｃ１６にて
指定される鍵、すなわち、離鍵状態となった鍵に対応す
るアドレスのタッチバリューデータを「０」に書き換え
て（第４図Ｗ、第７図（Ｊ））、該鍵が再び押されたと
きの処理に備える。

そして、すでに離鍵状態になった後、再び、その鍵につ
いてのキ一時間が開始されても、第４図Ｕの処理ステッ
プの後、第７ビツト信号線１２ｄにｒＱＪが現われるの
で、排他的論理和回路２４の出力は高レベルに移行し得
ない、換言すれば、排他的論理和回路２４により実現さ
れる処理ステップ（第４図Ｖ）の判別結果がＹＥＳとな
るので、演算処理装置５は処理を停止することなく、第
４拍２４時点でメモリ１３の対応アドレスのタッチバリ
ューデータをｒＱＪに書き換える（この場合、このアド
レスは、すでに「０」に書き換えられているので、この
処理は格別の意味を持たない）。

続いて、第８図を参照しつつ演算処理装置５により、機
部実現手段として実現されるタッチバリュー演算処理手
段の他の実施例を抽出して第二の実施例として説明すれ
ば以下の通りである。

先ず、演算処理装置５は、先の実施例の場合と同様に押
鍵状態を判別して（第８図ａ）、押鍵状態情報１−１を
出力し、押鍵状態判別手段を実現する。

次いで、演算処理装置５は、処理中の鍵に割り巴てられ
たアドレスを指定して、継続維持期間メモリ１４の記憶
内容を読み出して（第８図ｂ）、その第０ビツト〜第６
ビツトが「Ｏ」であるか否かを判別しく第８図Ｃ）、そ
の判別結果がＹＥＳであるときは、継続維持期間終了情
報１’−８を出力する。

続いて、該処理装置は、タッチバリューメモリ１３の、
当該鍵のアドレスを読み出して（第８図ｄから、第４図
ｅ−ｇと同様に、演算指令データ読み出し制御手段を実
現する処理により、演算処理データ　Ｉ′−２を読み出
しく第８図ｅ−ｇ）、該データを構成する８ビツトのう
ち、継続維持フラグに割り当てられた第７ビツトが「１
」であるか否かを判別する（第８図ｈ）、この処理ステ
ップ（第８図ｈ）により、演算指令データ判別手段が実
現される。

そして、その判別結果（第８図ｈ）がＮＯであるときは
、更新設定指令情報■′−３を出力して、読み出されて
いる演算指令データをタッチバリューメモリ１３の、当
該鍵に割り当てられたアドレスに記憶して（第８図ｉ）
、タッチバリューを、演算指令データ　Ｉ’−２に更新
し、次の鍵走査サイクルを待つ。

上記処理ステップ（第８図ｄ、　ｆ）により、タチバリ
ュー更新設定手段が実現される。

一方、上記判定結果（第８図ｈ）がＹＥＳであるときは
、継続維持指令情報工′−４を出力して、読み出されて
いる演算指令データを継続維持期間メモリ１４の、当該
鍵に割り当てられたアドレスに記憶しく第８図Ｎ。次の
鍵走査サイクルを待つ。

そして、該メモリ１４の記憶内容が（０）になるまでは
、第８図Ｃの判定結果がＮＯとなり、該処理装置５は、
さらに、その記憶内容の第７ビツトが「１」であるか否
かを判別する（第８図ｋ）が、第８図り、　　ｊの処理
の結果、第８図Ｃの判定結果がＮＯになったのであるか
ら、最初のバスでは、必ず、前記判別結果（第８図ｋ）
はＹＥＳとなり、該処理装置は、「１」である当該第７
ビツトを「Ｏ」に戻しながら、該メモリ１４の、当該鍵
に割り当てられた記憶内容から１を減算して、同じアド
レスに更新記憶して（第８図ｑ）、定量減算指令情報Ｉ
′−５を出力する。

すると、該処理装置は、タッチバリューメモリ１３の、
当該鍵に割り当てられたアドレスから記憶内容を読み出
して（第８図ｒ）、これから１を減算して、同じアドレ
スに記憶しく第８図Ｓ）、被減算タッチバリュー情報１
’−７を出力して、次の鍵走査サイクルを待つ。

次サイクル以降では、継続維持期間メモリ１４の記憶内
容の第７ビツトがすでに「０」に戻されている（第８図
ｑ）ので、第７図にの判定結果がＮＯとなり、該記憶内
容が（０）になるまで、該メモリＩ４の記憶内容から１
を減算する処理（第８図ｔ）が鍵走査サイクルごとに鰻
り返し実行され、該記憶内容が（０）になったときは、
第８図Ｃの判別結′果がＮＯとなり、前述の継続維持期
間終了情報■′−６が出力される。

そして、前述処理ステップ（第８図す、ｃ、ｊ、に、ｑ
、ｔ）により、タッチバリュー継続維持手段が実現され
、さらに、上記処理ステップ（第８図ｒ、ｓ）により、
タッチバリュ一定量減算手段が実現される。

なお、第８図中ステップｌ−ｓ、ｔ、ｕ、ｖ、０〜ｒ′
、Ｗは第４図中に同符号で示される処理ステップと、そ
れぞれ、同じである。

したがって、第４図に示された一実施例と第８図に示さ
れた他の実施例との相異点は一実施例がメモリ１３〜１
５に５回アクセスするのに対し・他の実施例では４回の
アクセスで足りることであり、結果的に、各キ一時間中
での拍数が一実施例では５拍なのに対し、他の実施例で
は４拍で足りる。

さらに、第９図には、算出されたタッチバリューデータ
と、そのタッチバリューデータが記憶されているタッチ
バリューメモリ１３のアドレス、すなわち、キーコード
とをキーアサイナ１９に向けて読み出すための構成に関
しての変形例が示されており、第三のマルチプレクサ３
０の第１の入力端子には、デバイダ２からの第４桁〜第
１０桁のアドレス信号線４が分岐されて接続され、一方
、このマルチプレクサ３０の第２の入力端子には、演算
処理装置５からタッチバリューメモリ１３と継続維持期
間メモリ１４とに向けて延びる出力データバス１１が途
中で分岐されて、接続されている。

さらに、このマルチプレクサ３０の出力端子は。

別の出力データバス２１を通じてキーアサイナ１８の入
力ボート１９ａに接続されている。

そして、キーアサイナ１９の切換制御信号用量カポ−）
１９ｇからは、切換Ｍ制御信号＆１１９ｈが延びて該マ
ルチプレクサ３０の切換制御端子に接続されている。

その他の構成要素は、第２図において、同一の符号で表
わされる各構成要素と、それぞれ、同一である。

キー７サイナ１９への、タッチバリューデータの読出し
に際しては、押鍵状態、あるいは、離鍵状態への新たな
移行が検出されて、フリップフロップ２５が「１」にセ
ットされ、これにより、割込信号Ｓ３がキーアサイナ１
９に供給されると、これに応答して、該キーアサイナは
、切換制御信号用量カポ−）９ｇを介して、切換制御信
号１１９ｈ経由で第３のマルチプレクサ３０の切換制御
端子に対して、切換制御信号Ｓｔを供給して、該マルチ
プレクサに第１の入力端子からの入力信号を選択させ、
これにより、出力データバス２１経由で入力ボート１９
ａから、デバイダ２の出力信号、すなわち、この時点で
のアドレス信号０４〜ＣＬ（ｌを読み込む。この間、「
１」にセットされたブリップフロップ２５からの、動作
停止信号Ｓ２をその動作停止信号用入力端子２ｂに受け
たデバイダ２は、その時点以降、停止状態となっている
ので、この時点でのアドレス信号０４〜Ｃ１０は、正に
押鍵、あるいは、離鍵への新たな移行の検出に係わる鍵
を表わすキーコードにほかならない。

そして、このキーコードを読み込んだ後、キーアサイナ
１９は、次いで、切換制御信号Ｓｔを消滅させて、第３
のマルチプレクサ３０に、第２の入力端子からの入力信
号を選択させ、これにより、その読み込まれたキーコー
ドに係わる演算済みのタッチバリューデータを演算処理
装置５から出力データバス２１経由で読み込む。

く効　果〉 以上のように、この発明によれば、押鍵状態の期間、す
なわち、鍵の跳躍期間を、一旦、計時することなく、該
期間中の実時間処理にて、演算指令データの配列に基づ
いて変更可能に規定されるタッチバリュー曲線に従うタ
ッチバリューを、直接的に算出可能に構成したことによ
り、従来技術のように、一旦、計時された押鍵状態の期
間をさらに所望のタッチバリュー曲線に従うタッチバリ
ューに変換するための後処理が不要となるので、構成の
簡単化が徹底されるという優れた効果が奏される。

さらに、この発明によれば、鍵走査により鍵の押鍵完了
状態への新たな移行、又は１ａＷ！！状態への新たな移
行を検出したときに、鍵走査とタッチバリュー演算処理
とを中断させると共に、当該鍵に係るゲートフラグを含
むタッチバリューデータをタッチバリュー演算処理手段
から発音手段に読み出して、その読み出し終了後、鍵走
査とタッチバリュー演算処理とを再開始させるようなタ
ッチバリュー読み出し制御手段を設ける構成としたこと
により、従来装置のように、タッチバリュー演算処理手
段での演算処理と、発音手段での割当処理とが鍵状態に
無関係に経常的に時分割動作することがなく、発音処理
手段にて割当処理を行〉べく、該演算処理手段から該発
音手段にタッチバリューデータが読み出される時期に限
って、タッチバリュー演算処理手段での演算処理とタッ
チレスポンサでの鍵走査とを中断させるだけで足りるの
で、発音手段による無駄な読み取り動作を割愛すること
ができ、その分だけ、押鍵から発音に至るまでの応答時
間の短縮が図れ８という優れた効果も奏される。

伴わせて、タッチバリュー演算処理手段からタッチバリ
ューデータを読み出すための動作により、発音手段を拘
束する期間が巨視的に見れば、減少するので、発音手段
にて負荷可能な仕事量が増大するという利点もある。

その上、タッチバリュー演算処理手段と発音手段とが補
相的に作動する必要がなくなるので、両手段の実現に採
用可能なマイクロコンピュータが補相駆動形のものに限
定されなくなり、設計の自由度が増大するという利点も
ある。

【図面の簡単な説明】

第１図〜第７図はこの発明の第一の実施例に関するもの
であり、第１図は機能ブロック図（クレーム対応図）、
第２図及び第３図はハードウェア上の構成を示すブロッ
ク図、第４図は演算処理装′１１５にて実行されるプロ
グラムおよびタッチバリュー読み出し制御手段と機能的
に等価なプログラムのフローチャート、第５図は要部の
ディジタル波形図、第６図は演算指令データメモリ１５
の記憶内容（ビット配列）を示す説明図、第７図は演算
処理装置５のタイムチャート図である。 第８図はこの発明の第二の実施例に関するものであり、
その演算処理装置５にて実行されるプログラムのフロー
チャ、−トである。 第９図は、この発明の第一、第二の実施例中での、タッ
チバリューデータのキーアサイナへの読み出しのための
構成に関する変形例を示すブロー２り図である。 Ａ・・・・・・・・・・・・タッチレスポンサＢ・・・
・・・・・・・・・タッチバリュー演算処理手段Ｃ・・
・・・・・・・・・・タッチバリュー読み出し制御手段
Ｄ・・・・・・・・・・・・発音手段 １３・・・・・・・・・・・・フラグ情報記憶手段（タ
ッチバリューメモリ） ２４・・・・・・・・・・・・押鍵完了状態検知回路（
排他的論理和回路） ２５・・・・・・・・・・・・制御信号発生回路（Ｄフ
リップフロップ回路） Ｓｌ・・・・・・・・・・・・鍵状態信号Ｓ２・・・・
・・・・・・・・タッリバリュー算出停止信号（動作停
止信号） Ｓ３・・・・・・・・・・・・タッチバリュー読み出し
指令信号（割込信号） 特許出願人　　　　ローランド株式会社第５図

Claims (2)

【特許請求の範囲】
1. （１）鍵走査により各鍵の離鍵状態、押鍵状態、押鍵完
   了状態を検出して、押鍵の鍵を特定する鍵情報と上記各
   状態を表わす鍵状態信号Ｓ１とを出力するタッチレスポ
   ンサＡと、 鍵状態信号Ｓ１に応答して、押された鍵が押鍵状態に移
   行している期間中に、実時間処理にて該鍵の押鍵速度に
   対応する発音量を表わすタッチバリューを算出するため
   のタッチバリュー演算処理を実行し、演算結果のタッチ
   バリューを記憶するタッチバリュー演算処理手段Ｂと、 押鍵完了状態の鍵に係るタッチバリューを読み出して、
   該タッチバリューに応じた音量で発音する発音手段Ｃと
   、 押鍵完了状態への新たな移行又は離鍵状態への新たな移
   行を検出したときに、鍵走査とタッチバリュー演算処理
   とを中断させると共に、当該鍵に係るタッチバリューを
   タッチバリュー演算処理手段Ｂから、発音手段Ｃに読み
   出して、その読み出しの終了後、鍵走査とタッチバリュ
   ー演算処理とを再開始させるタッチバリュー読み出し制
   御手段Ｄとを含むタッチコントロール装置。
2. （２）前記タッチバリュー演算処理手段Ｂは、押鍵完了
   状態か否かを表わすフラグ情報を発生可能であると共に
   、該フラグ情報を記憶するフラグ情報記憶手段１３を有
   しており、前記タッチバリュー読み出し制御手段Ｄは、
   新たなフラグ情報とすでにフラグ情報記憶手段１３に記
   憶されているフラグ情報との排他的論理和を出力する押
   鍵完了状態検知回路と、該押鍵完了状態検知回路からの
   出力に応答してタッチバリュー算出停止信号Ｓ２とタッ
   チバリュー読み出し指令信号Ｓ３とを出力する制御信号
   発生回路とを含む特許請求の範囲第１項記載のタッチコ
   ントロール装置。