JPS62476B2 - - Google Patents
Info
- Publication number
- JPS62476B2 JPS62476B2 JP53073650A JP7365078A JPS62476B2 JP S62476 B2 JPS62476 B2 JP S62476B2 JP 53073650 A JP53073650 A JP 53073650A JP 7365078 A JP7365078 A JP 7365078A JP S62476 B2 JPS62476 B2 JP S62476B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- display
- display device
- program timer
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 43
- 238000010586 diagram Methods 0.000 description 8
- 230000004397 blinking Effects 0.000 description 4
- 208000019901 Anxiety disease Diseases 0.000 description 2
- 230000036506 anxiety Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Electric Clocks (AREA)
Description
【発明の詳細な説明】
本発明は複数回のタイマ動作時刻の設定が可能
なプログラムタイマの表示装置に関する。
なプログラムタイマの表示装置に関する。
従来複数回の時刻設定が可能なプログラムタイ
マは種々考案されているが、その多くは内部にメ
モリを持つ集積回路から構成されており、メモリ
の状態を確認するには、その都度呼出入力により
メモリ内容を出力しなければならず、また動作中
もどのプログラムを実行するかあるいは何回プロ
グラムしているか等は表示されず、使用に際し、
不安を伴うものが多かつた。
マは種々考案されているが、その多くは内部にメ
モリを持つ集積回路から構成されており、メモリ
の状態を確認するには、その都度呼出入力により
メモリ内容を出力しなければならず、また動作中
もどのプログラムを実行するかあるいは何回プロ
グラムしているか等は表示されず、使用に際し、
不安を伴うものが多かつた。
本発明は上記従来の欠点を克服し、プログラム
の書込、呼出時あるいはタイマ動作中にプログラ
ムの状態即ちメモリの状態を確認でき、使用中の
不安を解消し、操作も簡単となるプログラムタイ
マを提供するものである。
の書込、呼出時あるいはタイマ動作中にプログラ
ムの状態即ちメモリの状態を確認でき、使用中の
不安を解消し、操作も簡単となるプログラムタイ
マを提供するものである。
以下本発明の一実施例を図面に基づいて説明す
る。第１図は全体の構成を示すブロツク図で、１
１は複数回の時刻設定ができるシフトレジスタ型
メモリを有する従来と同じ型のプログラムタイ
マ、１２は現在時刻あるいはプログラム設定時刻
を表示する時刻表示器、１３はプログラムタイマ
１１のシフトクロツク出力および書込出力によつ
て制御されるプログラム表示装置である。プログ
ラムタイマ１１は基準周波数を計数する時計装置
と時刻設定を行なうメモリから構され、モード切
換によりタイマ動作とタイマ時刻の設定モードの
切換えが行なわれ、時刻調整入力により現在時刻
の調整あるいはプログラム時刻の設定が行なわれ
る。また書込入力、呼出入力、消去入力およびシ
フトクロツク出力、書込出力を有している。第２
図および第３図に書込時および呼出時のタイミン
グを示す。本来シフトクロツクおよび書込出力は
外部のメモリをプログラムタイマ内蔵のメモリと
同期させて駆動するための出力で、内蔵のメモリ
がシフトする時に外部のメモリをシフトさせるた
めにシフトクロツクを出力し、内蔵メモリにタイ
マ時刻を書込む時に同時に書込出力をする。タイ
マ動作時は、現在時刻とタイマ時刻が一致し、次
のメモリにシフトする時、外部のメモリをシフト
させるためにシフトクロツクを発生する。１３が
シフトクロツクおよび書込パルスを入力とする本
発明のプログラム表示装置である。
る。第１図は全体の構成を示すブロツク図で、１
１は複数回の時刻設定ができるシフトレジスタ型
メモリを有する従来と同じ型のプログラムタイ
マ、１２は現在時刻あるいはプログラム設定時刻
を表示する時刻表示器、１３はプログラムタイマ
１１のシフトクロツク出力および書込出力によつ
て制御されるプログラム表示装置である。プログ
ラムタイマ１１は基準周波数を計数する時計装置
と時刻設定を行なうメモリから構され、モード切
換によりタイマ動作とタイマ時刻の設定モードの
切換えが行なわれ、時刻調整入力により現在時刻
の調整あるいはプログラム時刻の設定が行なわれ
る。また書込入力、呼出入力、消去入力およびシ
フトクロツク出力、書込出力を有している。第２
図および第３図に書込時および呼出時のタイミン
グを示す。本来シフトクロツクおよび書込出力は
外部のメモリをプログラムタイマ内蔵のメモリと
同期させて駆動するための出力で、内蔵のメモリ
がシフトする時に外部のメモリをシフトさせるた
めにシフトクロツクを出力し、内蔵メモリにタイ
マ時刻を書込む時に同時に書込出力をする。タイ
マ動作時は、現在時刻とタイマ時刻が一致し、次
のメモリにシフトする時、外部のメモリをシフト
させるためにシフトクロツクを発生する。１３が
シフトクロツクおよび書込パルスを入力とする本
発明のプログラム表示装置である。
第４図に表示装置の一実施例を示し、８回の時
刻設定可能なプログラムタイマの表示装置を示し
ている。１４は８ビツトのリングカウンタで、第
５図に示すような動作を行なう。１５はアンドゲ
ート群、１６はプログラムタイマ内部の８個のメ
モリに対応してその書込状態を記憶するための８
個のＤフリツプフロツプ群、１７はプログラム
（メモリ）の番号を表示する表子素子群、１８は
メモリの書込状態を表示する表示素子群で、それ
ぞれ８個の発光ダイオードを使用した例である。
刻設定可能なプログラムタイマの表示装置を示し
ている。１４は８ビツトのリングカウンタで、第
５図に示すような動作を行なう。１５はアンドゲ
ート群、１６はプログラムタイマ内部の８個のメ
モリに対応してその書込状態を記憶するための８
個のＤフリツプフロツプ群、１７はプログラム
（メモリ）の番号を表示する表子素子群、１８は
メモリの書込状態を表示する表示素子群で、それ
ぞれ８個の発光ダイオードを使用した例である。
第４図において、シフトクロツクによつてリン
グカウンタ１４は第５図のように移動するので、
表示素子群１７によつて現在のメモリの番号はプ
ログラムタイマ内部のメモリの番号と一致してい
る。更にＤフリツプフロツプ群１６のトリガ入力
はリングカウンタ１４の出力とシフトクロツクを
ゲート群１５を介して接続されているため、書込
時にメモリ番号が指定され表示されているＤフリ
ツプフロツプのみにトリガ入力が加わり、Ｄフリ
ツプフロツプに書込状態であることを記憶し、そ
の記憶状態を表示素子群１８によつて同時に表示
する。第６図は表示素子群１７および１８を直線
上に配置した例を示し、上段の表示素子群１７で
メモリの番号を表示し、下段の表示素子群１８で
どのメモリが書込まれているかを表示している。
第７図は円状に配置した例を示し、内側の表子素
子群１７でメモリ番号を表示し、外側の表示素子
群１８でメモリの書込状態の表示を行なう。
グカウンタ１４は第５図のように移動するので、
表示素子群１７によつて現在のメモリの番号はプ
ログラムタイマ内部のメモリの番号と一致してい
る。更にＤフリツプフロツプ群１６のトリガ入力
はリングカウンタ１４の出力とシフトクロツクを
ゲート群１５を介して接続されているため、書込
時にメモリ番号が指定され表示されているＤフリ
ツプフロツプのみにトリガ入力が加わり、Ｄフリ
ツプフロツプに書込状態であることを記憶し、そ
の記憶状態を表示素子群１８によつて同時に表示
する。第６図は表示素子群１７および１８を直線
上に配置した例を示し、上段の表示素子群１７で
メモリの番号を表示し、下段の表示素子群１８で
どのメモリが書込まれているかを表示している。
第７図は円状に配置した例を示し、内側の表子素
子群１７でメモリ番号を表示し、外側の表示素子
群１８でメモリの書込状態の表示を行なう。
第８図は他の実施例を示し、１組の表示素子群
でメモリ番号および書込状態を表示している。こ
こでリングカウンタ１９、アンドゲート群２０お
よびＤフリツプフロツプ群２１の構成は第４図の
１４〜１６と同じであるが、表示素子群２２の発
光ダイオードD1〜D8はトランジスタT1〜T8を介
してリングカウンタ１９に接続され、また発光ダ
イオードD1〜D8とトランジスタT1〜T8の接続点
から抵抗R1′〜R8′を介してＤフリツプフロツプ群
２１の出力に接続されている。このような構成で
あれば、Ｄフリツプフロツプ群２１の出力によつ
てメモリの状態が表示素子群２２によつて表示さ
れるが、その明るさは抵抗R1〜R8とR1′〜R8′によ
つて決定される電流に対応する明るさになる。ま
たトランジスタT1〜T8のベースには点滅信号が
入力されることにより、メモリの番号は対応する
表示素子の点滅で表示され、書込まれているメモ
リ番号の時はR1〜R8によつて決定される電流に
対応する明るさと、前記R1〜R8とR1′〜R8′によつ
て決定される電流に対応する明るさとの変化とし
て表示され、書込まれていないメモリ番号の時は
R1〜R8によつて決定される電流に対応する明る
さの点滅として表示される。このように、１組の
表示素子群２２によりメモリ番号と書込状態を同
時に表示することができる。第９図は表示素子群
２２を直線上に配置した例を示し、第１０図は表
示素子群２２を円状に配置した例を示し、いずれ
もメモリの書込状態は消灯あるいは中間明度の点
灯で表示され、メモリ番号は最大明度での点滅あ
るいは明るさの変化によつて表示される。
でメモリ番号および書込状態を表示している。こ
こでリングカウンタ１９、アンドゲート群２０お
よびＤフリツプフロツプ群２１の構成は第４図の
１４〜１６と同じであるが、表示素子群２２の発
光ダイオードD1〜D8はトランジスタT1〜T8を介
してリングカウンタ１９に接続され、また発光ダ
イオードD1〜D8とトランジスタT1〜T8の接続点
から抵抗R1′〜R8′を介してＤフリツプフロツプ群
２１の出力に接続されている。このような構成で
あれば、Ｄフリツプフロツプ群２１の出力によつ
てメモリの状態が表示素子群２２によつて表示さ
れるが、その明るさは抵抗R1〜R8とR1′〜R8′によ
つて決定される電流に対応する明るさになる。ま
たトランジスタT1〜T8のベースには点滅信号が
入力されることにより、メモリの番号は対応する
表示素子の点滅で表示され、書込まれているメモ
リ番号の時はR1〜R8によつて決定される電流に
対応する明るさと、前記R1〜R8とR1′〜R8′によつ
て決定される電流に対応する明るさとの変化とし
て表示され、書込まれていないメモリ番号の時は
R1〜R8によつて決定される電流に対応する明る
さの点滅として表示される。このように、１組の
表示素子群２２によりメモリ番号と書込状態を同
時に表示することができる。第９図は表示素子群
２２を直線上に配置した例を示し、第１０図は表
示素子群２２を円状に配置した例を示し、いずれ
もメモリの書込状態は消灯あるいは中間明度の点
灯で表示され、メモリ番号は最大明度での点滅あ
るいは明るさの変化によつて表示される。
以上本発明によれば、複数個のメモリの状態を
同時に把握することができ、従来動作中どのプロ
グラムを実行するのか、あるいは何回プログラム
されているか等が表示されないため、使用に際し
て伴う不安を拭いきれなかつた欠点を克服できる
に至つた。
同時に把握することができ、従来動作中どのプロ
グラムを実行するのか、あるいは何回プログラム
されているか等が表示されないため、使用に際し
て伴う不安を拭いきれなかつた欠点を克服できる
に至つた。
第１図は本発明によるプログラムタイマの全体
構成図、第２図および第３図は入出力のタイミン
グチヤート、第４図は本発明の一実施例を示す構
成図、第５図はリングカウンタの動作を示すタイ
ミングチヤート、第６図および第７図はそれぞれ
その表示素子群の配置図、第８図は他の実施例を
示す構成図、第９図および第１０図はそれぞれそ
の表示素子群の配置図である。 １１……プログラムタイマ、１３……表示装
置、１４，１９……リングカウンタ、１５，２０
……アンドゲート群、１６，２１……Ｄフリツプ
フロツプ群、１７，１８，２２……表示素子群。
構成図、第２図および第３図は入出力のタイミン
グチヤート、第４図は本発明の一実施例を示す構
成図、第５図はリングカウンタの動作を示すタイ
ミングチヤート、第６図および第７図はそれぞれ
その表示素子群の配置図、第８図は他の実施例を
示す構成図、第９図および第１０図はそれぞれそ
の表示素子群の配置図である。 １１……プログラムタイマ、１３……表示装
置、１４，１９……リングカウンタ、１５，２０
……アンドゲート群、１６，２１……Ｄフリツプ
フロツプ群、１７，１８，２２……表示素子群。
Claims (1)
- 【特許請求の範囲】 １ 書込、呼出、消去入力を有し、複数回のタイ
マ動作時刻設定可能なシフトレジスタ型メモリを
備え、書込、呼出時あるいは設定時刻と現在時刻
の一致時にメモリをシフトさせるシフトクロツク
を出力し、書込時に書込パルスを出力するプログ
ラムタイマにおいて、シフトクロツクと書込パル
スを入力とする表示回路と第１および第２の表示
素子群とを設け、表示回路の出力により第１およ
び第２の表示素子群を点灯あるいは消灯し、一方
の表示素子群で複数個のメモリのどのメモリを現
在書込中、あるいは呼出中もしくは待機中である
かを表示し、他の表示素子群で複数個のメモリの
うち、どのメモリが書込まれて時刻設定されてい
るかを表示するようにしたことを特徴とするプロ
グラムタイマの表示装置。 ２ 表示回路はリングカウンタとメモリの数に等
しい数のフリツプフロツプとを有し、リングカウ
ンタの出力により現在書込中あるいは呼出中もし
くは待機中のメモリを表示し、フリツプフロツプ
で書込状態を記憶し出力するようにした特許請求
の範囲第１項記載のプログラムタイマの表示装
置。 ３ 第１および第２の表示素子群をそれぞれ直線
上に配置したことを特徴とする特許請求の範囲第
１項記載のプログラムタイマの表示装置。 ４ 第１および第２の表示素子群をそれぞれ円状
に配置したことを特徴とする特許請求の範囲第１
項記載のプログラムタイマの表示装置。 ５ 書込、呼出、消去入力を有し、複数回のタイ
マ動作時刻設定可能なシフトレジスタ型メモリを
備え、書込、呼出時あるいは設定時刻と現在時刻
の一致時にメモリをシフトさせるシフトクロツク
を出力し、書込時に書込パルスを出力するプログ
ラムタイマにおいて、シフトクロツクと書込パル
スを入力とし、メモリの数に等しい数の表示素子
を点灯、消灯させるためのリングカウンタとフリ
ツプフロツプを有し、かつ表示素子の明るさを２
段階に設定された表示回路を設け、第１の明るさ
によつてどのメモリが書込状態であるかを表示
し、消灯および第１の明るさと第２の明るさとの
間の繰返し変化によりどのメモリが現在書込中あ
るいは呼出中あるいは待機中であるかを表示する
ようにしたことを特徴とするプログラムタイマの
表示装置。 ６ 表示素子を直線上に配置したことを特徴とす
る特許請求の範囲第５項記載のプログラムタイマ
の表示装置。 ７ 表示素子を円状に配置したことを特徴とする
と特許請求の範囲第５項記載のプログラムタイマ
の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7365078A JPS54164166A (en) | 1978-06-16 | 1978-06-16 | Display device of program timer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7365078A JPS54164166A (en) | 1978-06-16 | 1978-06-16 | Display device of program timer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54164166A JPS54164166A (en) | 1979-12-27 |
| JPS62476B2 true JPS62476B2 (ja) | 1987-01-08 |
Family
ID=13524364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7365078A Granted JPS54164166A (en) | 1978-06-16 | 1978-06-16 | Display device of program timer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54164166A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55145320U (ja) * | 1979-04-04 | 1980-10-18 | ||
| JPS5679990A (en) * | 1979-12-05 | 1981-06-30 | Casio Comput Co Ltd | Miniature electronic apparatus |
| JPS56174093U (ja) * | 1980-05-27 | 1981-12-22 |
-
1978
- 1978-06-16 JP JP7365078A patent/JPS54164166A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54164166A (en) | 1979-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0645912A (ja) | 構成を変更可能な記憶回路 | |
| JPH0237386A (ja) | 輝度切換システム | |
| JPH087392B2 (ja) | カメラの情報入出力装置 | |
| CN109152128B (zh) | 脉宽调制模式发生器电路、对应的设备和方法 | |
| JPS62476B2 (ja) | ||
| US6489943B1 (en) | Data driver for use in liquid crystal display | |
| JPH0579967B2 (ja) | ||
| US6011997A (en) | Time-division multiplex control unit I/O unit and programming system | |
| US4051471A (en) | Key input means providing common key identifying and display driving digit timing signals | |
| JPS5936787B2 (ja) | 入出力情報消去方式 | |
| US4348616A (en) | Preset lighting device | |
| JPH01266595A (ja) | 発光ダイオードマトリックスディスプレイの点灯輝度制御装置 | |
| JPS5856026A (ja) | 表示装置 | |
| JP2589169B2 (ja) | 表示回路 | |
| JPS6219930A (ja) | 表示駆動機能を有するマイクロコンピュータ | |
| KR970000263B1 (ko) | 진공형광 디스플레이를 내장한 마이크로 컴퓨터의 키스캔회로 | |
| KR890000888B1 (ko) | 대형 전광판 표시방법 및 장치 | |
| KR930003169B1 (ko) | 마이크로 컴퓨터의 표시장치 | |
| JPS6118476Y2 (ja) | ||
| SU598225A1 (ru) | Формирователь импульсов | |
| JPS6236569B2 (ja) | ||
| JPS63208905A (ja) | シ−ケンス発生回路 | |
| JPS5866860A (ja) | プログラマブルオツシロスコ−プにおけるプログラムステツプの部分書込み方法 | |
| JPS60170895A (ja) | デジタルスコ−プ | |
| JP2639986B2 (ja) | マイクロコンピュータの表示装置 |