JPS6248022A - 半導体基板エツチング装置 - Google Patents

半導体基板エツチング装置

Info

Publication number
JPS6248022A
JPS6248022A JP18884885A JP18884885A JPS6248022A JP S6248022 A JPS6248022 A JP S6248022A JP 18884885 A JP18884885 A JP 18884885A JP 18884885 A JP18884885 A JP 18884885A JP S6248022 A JPS6248022 A JP S6248022A
Authority
JP
Japan
Prior art keywords
etching
refractive index
semiconductor substrate
film
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18884885A
Other languages
English (en)
Inventor
Shoichi Ogura
小倉 昭一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18884885A priority Critical patent/JPS6248022A/ja
Publication of JPS6248022A publication Critical patent/JPS6248022A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子製造装置た関し、特に反応性イオン
エツチングやプラズマエツチングなどの高周波電圧と反
応性ガスによるプラズマ放電を利用した半導体素子形成
膜のエツチング装置の改良に関するものである。
〔従来の技術〕
近年、IC、LSIの高性能化、高集積化に伴い、半導
体基板上に形成された酸化シリコン(S i O2)膜
、多結晶シリコン膜、アルミニウム膜等の微細加工が要
求されている。この為、加工精度の高い反応性イオンエ
ツチング方法を利用したエツチング装置が多く使用され
ている。
反応性イオンエツチング装置は真空容器内を高真空(例
えば1〜50 Pa )にした後、反応性ガス(例えば
フレオンガスやハロゲンガス)を導入し、真空容器内に
相対向して設けられた電極に高周波電圧(多くは13.
561■Hzが用いられている)を印加して電極間にグ
ロー放電によるガスプラズマを発生させ、ガスプラズマ
中のイオンによって電(1上に載せた半導体基板の被エ
ツチング膜をイオン衝撃という物理的反応と、化学的反
応によってエツチングするようになっている。
〔発明が解決しようとする問題点〕
この反応性イオンエツチングで被エツチング膜のエンチ
ング終点検出は発光分光分析法(5olidState
 Technology 24 : 115+ 198
L April)が現在量も広く使われている方式であ
るが、この方法も被エツチング領域が少ない場合、終点
検出が困難となる為、例えば、半導体素子における一層
目の配線上に形成した絶縁膜(リンやボロンがドープさ
れた酸化シリコン膜やプラズマCVD法による窒化シリ
コン膜が多く用いられる。)の極一部の領域をエツチン
グするような二層目の配線と導通を取る為の微小な穴明
け(コンタクトホール)のエツチングなどの場合には、
発光量が少な過ぎて終点検出ができないという問題があ
る。
この為、定期的に別な試料でエッチレートを測定したり
、走査電子顕微鏡等により断面形状を観察するという繁
雑な作業を必要とするばかりでなく、同一な膜厚であっ
ても絶縁膜形成時の条件の差によるエッチレートのバラ
ツキでエツチング不足や過度のオーバーエッチを招くこ
とも多い。すなわち、コンタクトホールでの絶縁不良、
デバイスの汚染(秋季応用物理学会連合講演会予稿集7
a−H−10,11)、エッチャントであるH2がシリ
コン結晶中にイオン注入され、欠陥を生じ、ライフタイ
ムを低下させるなど多くの問題点があった。
〔問題点を解決するだめの手段〕
本発明の半導体基板エツチング装置は真空容器に隣接さ
せて半導体基板を載せる台座と被エツチング膜の屈折率
を測定する測定器とを設置し、真空容器と台座及び測定
器との間を仕切弁で仕切ったことを特徴とするものであ
る。
〔実施例〕
次に本発明の一実施例について図面を参照して説明する
。第1図は本発明の一実施例の断面図である。図中、1
はステンレススチール等からなる真空容器である。真空
容器1には絶縁部材2で電気的に絶縁された状態で一対
の電極3a 、 3bが相対向して設けられている。電
極3aには整合器4を介して高周波電源5が接続されて
いる。又、電極3bは接地されている。真空容器1には
その内部に反応性ガスを供給する。6はガス導入管、7
は真空にする為の真空ポンプ、8は排気口8がある。さ
らに真空容器1に連接させて仕切弁9を介して半導体基
板載置台座10と屈折率測定器(例えば、He−Neレ
ーザ6328Xを用いたエリプンメータ)11とが取付
けられている。尚、台座1oは半導体基板12の任意の
箇所の測定が可能なようにX、Y、Zの3軸方向に可動
する。
このように構成されたエツチング装置13によれば、例
えばシリコンからなる半導体基板上に形成した酸化シリ
コン膜の上にフォトレジストを塗布し、所望する・ぐタ
ーンのマスクと投影露光装置を用いて焼き付けを行ない
、現像後前記台座10に載置し、屈折率測定器11によ
り被エツチング膜(この例では酸化シリコン膜)の屈折
率を測定する。ここで、台座10への載置をベルト搬送
又はロボットアームによる搬送とし、屈折率の測定箇所
を予め、X、Y、Z軸の座標で指定し、台座10を移動
させておけば、エツチング前に自動的に屈折率が求めら
れる。ここで、第2図は屈折率とエツチングレートの関
係を示す実験データであるが、一般的に第2図に示すよ
うな相関関係がある。この関係を利用して予め求めてお
いた屈折率によりエツチングレートを求め、これと被エ
ツチング膜形成時の膜厚により各半導体素子に最適なエ
ツチング時間を任意に設定するのである。
然る後、仕切弁9を開いて真空容器l内に半導体基板を
入れ、排気口8から真空ボン7°7で容器内を低圧(例
えば1〜50Pa )にし、ガス導入管6から反応性ガ
スを供給し、電極3a、3b間に印加した高周波電圧に
よってプラズマを発生させ、プラズマ中のイオンの衝撃
と化学反応により被エツチング領域をエツチングし所望
する・ぐターンを得るものである。
以上述べた実施例では屈折率の測定器11と半導体基板
載置台座10の両者が大気圧下に置かれていたが、第3
図に示すように両者を予備真空室14に入れることによ
り、エツチング用の真空容器1を毎回大気圧に戻す必要
がなく、予備真空室14に入れた枚数だり連続で作業が
可能となり、スループットの向上が計れる。
尚、本実施例では反応性イオンエツチング装置について
述べたが、プラズマエツチング装置についても本発明を
適用することは何ら問題なく、同様の効果が得られるこ
とは言うまでもない。
〔発明の効果〕
以上説明したように、本発明は反応性イオンニッチング
や、プラズマエツチングを行なう真空容器に仕切弁を介
して半導体基板載置台座及び屈折率測定器を設けること
により、被エツチング領域が少なく、発光分光析法等に
よる被エツチング膜のエツチング終点検出が困難な場合
にも、被エツチング膜の屈折率と測定し、エツチングレ
ートを求め、最適なエツチング時間の設定ができる効果
がある。
これにより、エツチングの膜厚方向に対する制御が容易
となり、任意の残膜厚を作ることが可能となり、又、任
意のオーバーエッチ量を選択でき、半導体素子に最適な
エツチング量を決定、実行できる効果がある。
更に、エツチング時間や過度のオーバーエッチが無くせ
ることから再エツチングが不要となシ、又、イオン衝撃
や汚染等による歩留低下も防止できることから、作業性
や品質の向上が計れるものである。
【図面の簡単な説明】
第1図は本発明の一実施例の縦断面図、第2図は屈折率
とエツチングレートの相関関係を示す実験データの図、
第3図は本発明の別の実施例の縦断面図である。 1・・・真空容器、2・・・絶縁部材、3a 、 3b
・・・電極、4・・・整合器、5・・・高周波電源、6
・・・ガス導入管、7・・・真空ポンプ、8・・・排気
口、9・・・仕切弁、10・・・半導体基板載置台、1
1・・・屈折率測定器、12・・・半導体基板、13.
15・・・反応性イオンエツチング装置、14・・・予
備真空室。

Claims (1)

    【特許請求の範囲】
  1. (1)相対向して設けられた電極対を有する真空容器に
    隣接させて半導体基板を載せる台座と被エッチング膜の
    屈折率を測定する測定器とを設置し、真空容器と台座及
    び測定器との間を仕切弁で仕切ったことを特徴とする半
    導体基板エッチング装置。
JP18884885A 1985-08-28 1985-08-28 半導体基板エツチング装置 Pending JPS6248022A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18884885A JPS6248022A (ja) 1985-08-28 1985-08-28 半導体基板エツチング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18884885A JPS6248022A (ja) 1985-08-28 1985-08-28 半導体基板エツチング装置

Publications (1)

Publication Number Publication Date
JPS6248022A true JPS6248022A (ja) 1987-03-02

Family

ID=16230898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18884885A Pending JPS6248022A (ja) 1985-08-28 1985-08-28 半導体基板エツチング装置

Country Status (1)

Country Link
JP (1) JPS6248022A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0170327U (ja) * 1987-10-29 1989-05-10

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0170327U (ja) * 1987-10-29 1989-05-10

Similar Documents

Publication Publication Date Title
JP5495476B2 (ja) プラズマプローブ装置およびプラズマプローブ装置を備えたプラズマ処理チャンバ
US8518209B2 (en) Apparatus for determining the endpoint of a cleaning or conditioning process in a plasma processing system
KR101234938B1 (ko) 플라즈마의 전기적 특성 세트를 측정하기 위한 장치
US4568410A (en) Selective plasma etching of silicon nitride in the presence of silicon oxide
US8778205B2 (en) Processing method and processing system
KR20070083803A (ko) 자체 바이어스 전압을 측정하여 플라즈마 처리시스템에서의 프로세스를 모니터링하는 방법 및 장치
KR20070068420A (ko) 플라즈마 주파수를 측정하여 플라즈마 처리 시스템에서의프로세스를 모니터링하는 방법 및 장치
KR100727205B1 (ko) 플라즈마 성막 방법 및 그 장치
US6475918B1 (en) Plasma treatment apparatus and plasma treatment method
US7754615B2 (en) Method and apparatus for detecting endpoint in a dry etching system by monitoring a superimposed DC current
US20040185380A1 (en) Method and apparatus for bilayer photoresist dry development
TW307027B (en) Process for reducing circuit damage during pecvd in single wafer pecvd system
US7951616B2 (en) Process for wafer temperature verification in etch tools
US8070972B2 (en) Etching method and etching apparatus
US7372582B2 (en) Method for fabrication semiconductor device
JPS6248022A (ja) 半導体基板エツチング装置
KR100474174B1 (ko) 에칭공정단계의 종료점을 측정하는 방법
US7189653B2 (en) Etching method and etching apparatus
JP2000124198A (ja) プラズマエッチング装置及びプラズマエッチング方法
US7115211B2 (en) Endpoint detection using laser interferometry
JPH07201832A (ja) 半導体製造装置
JPH0722401A (ja) プラズマエッチング装置
JP2005019763A (ja) ドライエッチング装置
JPH08203865A (ja) プラズマ処理装置
JPS6245120A (ja) エツチング装置