JPS6250903B2 - - Google Patents
Info
- Publication number
- JPS6250903B2 JPS6250903B2 JP56007708A JP770881A JPS6250903B2 JP S6250903 B2 JPS6250903 B2 JP S6250903B2 JP 56007708 A JP56007708 A JP 56007708A JP 770881 A JP770881 A JP 770881A JP S6250903 B2 JPS6250903 B2 JP S6250903B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- input
- nonlinear
- recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/24—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】
本発明は磁気録画再生装置等の映像信号記録再
生装置における記録装置および再生装置の信号処
理回路で共通な動作機能を行なう回路構成素子の
一部を、記録時および再生時に共用することによ
つて回路構成のより簡易化と装置の性能向上をは
かることを目的とするものである。DETAILED DESCRIPTION OF THE INVENTION The present invention provides a method for controlling some of the circuit components that perform common operational functions in the signal processing circuits of the recording device and the playback device in a video signal recording and playback device such as a magnetic recording and playback device during recording and playback. The purpose of this is to simplify the circuit configuration and improve the performance of the device by sharing the same information.
さらに詳述すれば、記録時に非線形エンフアシ
ス回路として機能する非線形回路素子を再生時に
おいて非線形デイエンフアシス回路として機能さ
せることにより回路構成素子の共用化をはかろう
とするものである。 More specifically, the nonlinear circuit element that functions as a nonlinear emphasis circuit during recording functions as a nonlinear de-emphasis circuit during reproduction, thereby attempting to share circuit elements.
家庭用磁気記録再生装置(以下VTRと呼ぶ)
は磁気テープの経済性の観点から最近高密度記録
方式の開発が積極的に行なわれている。 Household magnetic recording and reproducing device (hereinafter referred to as VTR)
Recently, high-density recording methods have been actively developed from the viewpoint of economical efficiency of magnetic tapes.
しかし、高密度記録方式を行なう場合の課題の
一つに再生信号レベルの低下に伴なう映像信号の
S/N比の劣化がある。その解決策の一方法とし
て記録時に映像信号を非線形エンフアシス回路に
より信号処理した後に周波数変調を行ない、これ
を磁気テープ上に記録する方法が行なわれてい
る。 However, one of the problems when using the high-density recording method is the deterioration of the S/N ratio of the video signal as the reproduction signal level decreases. As a solution to this problem, a method has been used in which a video signal is subjected to signal processing by a nonlinear emphasis circuit during recording, and then subjected to frequency modulation, and then recorded on a magnetic tape.
以下第1図の図面を用いて説明する。第1図は
非線形エンフアシス回路、非線形デイエンフアシ
ス回路をそれぞれ独自に構成した従来のVTRの
信号処理回路部のブロツク図で、第1図aは記録
時の回路構成、第1図bは再生時の回路構成を示
すものである。第1図aにしたがつて記録時にお
ける構成について説明する。 This will be explained below using the drawing of FIG. Figure 1 is a block diagram of the signal processing circuit section of a conventional VTR, which has a non-linear emphasis circuit and a non-linear de-emphasis circuit independently configured. Figure 1 a shows the circuit configuration during recording, and Figure 1 b shows the circuit during playback. This shows the configuration. The configuration at the time of recording will be explained according to FIG. 1a.
端子1に入力された映像信号はAGC回路2で
出力信号レベルが一定レベルになるように制御さ
れ、低域フイルター4を通過後に非線形エンフア
シス回路5に入力される。その出力はクランプ回
路6、エンフアシス回路7、クリツプ回路8を介
して周波数変調器9に入力され、周波数変調器9
の出力FM信号を記録増幅器10で増幅し、ビデ
オヘツド11を介して磁気テープ(図示せず)に
記録される。なお、3はAGC検出回路である。 The video signal input to the terminal 1 is controlled by the AGC circuit 2 so that the output signal level is at a constant level, and after passing through the low-pass filter 4, is input to the nonlinear emphasis circuit 5. The output is input to a frequency modulator 9 via a clamp circuit 6, an emphasis circuit 7, and a clip circuit 8.
The output FM signal is amplified by a recording amplifier 10 and recorded on a magnetic tape (not shown) via a video head 11. Note that 3 is an AGC detection circuit.
次に、再生時の構成について第1図bにしたが
つて説明する。 Next, the configuration during reproduction will be explained with reference to FIG. 1b.
磁気テープに記録された信号はビデオヘツド1
1で再生され、再生増幅器12、リミツタ回路1
3、FM復調器14によつてFM信号から映像信
号に再現される。さらに、デイエンフアシス回路
15、低域フイルタ16、非線形デイエンフアシ
ス回路17のそれぞれの信号処理回路によつて正
規の映像信号に再現され、出力回路18を介して
出力端子19から出力されるものである。 The signal recorded on the magnetic tape is sent to video head 1.
1, regenerative amplifier 12, limiter circuit 1
3. The FM demodulator 14 reproduces the FM signal into a video signal. Furthermore, it is reproduced into a regular video signal by the respective signal processing circuits of the de-emphasis circuit 15, the low-pass filter 16, and the non-linear de-emphasis circuit 17, and is outputted from the output terminal 19 via the output circuit 18.
次に非線形エンフアシス回路について第2図の
回路構成図および第3図の特性図にしたがつて説
明する。 Next, the nonlinear emphasis circuit will be explained with reference to the circuit configuration diagram in FIG. 2 and the characteristic diagram in FIG. 3.
第2図において、端子31に入力される入力信
号E1と端子33に出力される出力信号E2の比で
表わされる回路構成ブロツク32の伝達関数をG
(s)とする。このときダイオードD1,D2が短絡
状態であると仮定すると、伝達関数G(s)=G1
(s)は
但し、S=jω
となる。 In FIG. 2, the transfer function of the circuit configuration block 32 expressed by the ratio of the input signal E 1 input to the terminal 31 and the output signal E 2 output to the terminal 33 is expressed as G.
(s). At this time, assuming that diodes D 1 and D 2 are short-circuited, transfer function G (s) = G 1
(s) is However, S=jω.
またダイオードD1,D2が共に開放状態である
と仮定すると、伝達関数G(s)=G2(s)は
となる。 Also, assuming that both diodes D 1 and D 2 are open, the transfer function G (s) = G 2 (s) is becomes.
ここでダイオードD1,D2がそれぞれ短絡状態
か、もしくは開放状態かは下記のような条係時に
ほぼ等価な状態になり得る。すなわち抵抗R1、
コンデンサC1,C2を介してダイオードD1,D2に
供給される入力信号E1の大きさがダイオード
D1,D2を導通させるに十分大きなレベルであれ
ば、ダイオードD1,D2はほぼ短絡状態であると
考えられるし、入力信号E1のレベルが小さくて
ダイオードD1,D2が導通しなければ、ダイオー
ドD1,D2は開放状態であると考えられる。 Here, whether the diodes D 1 and D 2 are in a short-circuited state or an open state, respectively, can be in substantially equivalent states in the following conditions. i.e. resistance R 1 ,
The magnitude of the input signal E 1 supplied to the diodes D 1 and D 2 via the capacitors C 1 and C 2 is
If the level is large enough to make D 1 and D 2 conductive, it can be considered that the diodes D 1 and D 2 are almost short-circuited, and if the level of the input signal E 1 is small, the diodes D 1 and D 2 become conductive. Otherwise, diodes D 1 and D 2 are considered open.
また、第2図において回路時定数R1・C1=
R2・C2になるように抵抗R1,R2、コンデンサ
C1,C2の値を設定するとダイオードD1,D2が短
絡状態のときの伝達関数G1(s)は、
G1(s)=R2/R1+R2
となり入力信号E1の周波数の入力周波数に依存
しないことになる。 Also, in Fig. 2, the circuit time constant R 1・C 1 =
Resistor R 1 , R 2 , capacitor so that R 2・C 2
When the values of C 1 and C 2 are set, the transfer function G 1 (s) when the diodes D 1 and D 2 are short-circuited is G 1 (s) = R 2 /R 1 + R 2 , and the input signal E 1 is The frequency will not depend on the input frequency.
第3図は第2図に示す非線形エンフアシス回路
において、R1C1=R2C2とし、入力信号E1の信号
レベルが0dB(2Vp―p),−10dB,−20dBの各信号
レベルにおける周波数特性の一例を示したもので
ある。すなわち、ダイオードD1,D2の非線形動
作により出力信力E2は入力信号E1のレベルが大
きいとき(0dB入力時)は、ほとんどエンフアシ
スされず、入力信号E1のレベルが小さいとき
(−20dB入力時)はエンフアシスされるものであ
る。 Figure 3 shows the nonlinear emphasis circuit shown in Figure 2, where R 1 C 1 = R 2 C 2 , and the signal level of input signal E 1 is 0 dB (2V p - p ), -10 dB, and -20 dB. This figure shows an example of the frequency characteristics of . In other words, due to the nonlinear operation of the diodes D 1 and D 2 , the output signal power E 2 is hardly emphasized when the level of the input signal E 1 is high (at 0 dB input), and when the level of the input signal E 1 is low (− (at 20dB input) is emphasized.
次に第2図の回路構成により記録時に非線形エ
ンフアシスされた信号を再生時に非線形デイエン
フアシスする場合の回路構成について第4図にし
たがつて説明する。端子34に入力される入力信
号E3と端子36に出力される出力信号E4の比で
表わされる伝達関数G′(s)は差動増幅器35
の利得をA0、帰還ループ37の伝達関数をG0
(s)とすると、
となる。ここで記録時の出力信号E2を再生時の
入力信号E3として入力すると、
E3=KE2 (Kは定数)
また、
E2/E1=G(s)であるから、
E3=K・G(s)・E1
となる。したがつて、
E4/E1=E4/E3・E3/E1=G′(s)・
K・G(s)
となるから再生時の出力信号E4が記録時の入力
信号E1と等しい特性に再現させるためには、
G′(s)=1/G(s)
であればよい。 Next, a circuit configuration in which a signal nonlinearly emphasized during recording using the circuit configuration shown in FIG. 2 is nonlinearly de-emphasized during reproduction will be described with reference to FIG. 4. The transfer function G'(s) expressed as the ratio of the input signal E 3 input to the terminal 34 and the output signal E 4 output to the terminal 36 is the transfer function G'(s) of the differential amplifier 35.
The gain of is A 0 and the transfer function of the feedback loop 37 is G 0
(s), then becomes. Here, if the output signal E 2 during recording is input as the input signal E 3 during playback, then E 3 = KE 2 (K is a constant) Also, since E 2 /E 1 = G (s), E 3 = K・G(s)・E becomes 1 . Therefore, E 4 /E 1 =E 4 /E 3・E 3 /E 1 =G′(s)・
K・G(s) Therefore, in order to reproduce the characteristics of the output signal E4 during playback with the same characteristics as the input signal E1 during recording, it is sufficient that G'(s) = 1/G(s). .
したがつて、第4図の回路構成において、差動
増幅器35の利得A0が十分大きく、帰還ループ
37の伝達関数G0(s)を第2図に示す回路構
成ブロツク32と同一のものを使用すれば、
G′(s)≒1/G(s)
が満足するため、再生時の出力信号E4は記録時
の入力信号E1とほぼ等しい特性の信号として再
現できるものである。 Therefore, in the circuit configuration shown in FIG. 4, the gain A 0 of the differential amplifier 35 is sufficiently large, and the transfer function G 0 (s) of the feedback loop 37 is the same as that of the circuit configuration block 32 shown in FIG. If used, since G'(s)≈1/G(s) is satisfied, the output signal E4 at the time of reproduction can be reproduced as a signal with almost the same characteristics as the input signal E1 at the time of recording.
よつて、第2図に示す回路構成ブロツク32は
第1図aの記録時の非線形エンフアシス回路5と
して機能することができ、また第4図に示す回路
構成において帰還ループ37に第2図の回路構成
ブロツク32を用いると第4図の回路構成は第1
図bの再生時の非線形デイエンフアシス回路17
として機能することができる。 Therefore, the circuit configuration block 32 shown in FIG. 2 can function as the nonlinear emphasis circuit 5 during recording shown in FIG. 1a, and in the circuit configuration shown in FIG. Using the configuration block 32, the circuit configuration of FIG.
Nonlinear de-emphasis circuit 17 during playback in Figure b
can function as
しかしながら、第1図a,bに示す従来例では
非線形エンフアシス回路5および非線形デイエン
フアシス回路17としてそれぞれに第2図に示す
回路構成ブロツク32を2つ用いることになり、
部品工数、直材コストの点でも無駄であり、かつ
回路構成ブロツク32を構成する抵抗、コンデン
サおよびダイオード等の非線形素子のバラツキに
よる記録時と再生時の特性の相異が生じる等の欠
点がある。 However, in the conventional example shown in FIGS. 1a and 1b, two circuit configuration blocks 32 shown in FIG. 2 are used as the nonlinear emphasis circuit 5 and the nonlinear de-emphasis circuit 17, respectively.
It is wasteful in terms of parts man-hours and direct material costs, and has drawbacks such as differences in characteristics during recording and playback due to variations in nonlinear elements such as resistors, capacitors, and diodes that make up the circuit configuration block 32. .
本発明は上記欠点を除去するため、第2図に示
すような非線形素子を含む回路構成ブロツク32
を記録時と再生時と共用することにより、回路構
成の簡易化と直材コストの低減および性能の向上
をはかろうとするものである。 In order to eliminate the above drawbacks, the present invention provides a circuit configuration block 32 including nonlinear elements as shown in FIG.
By using the same circuit for both recording and reproduction, it is possible to simplify the circuit configuration, reduce direct material costs, and improve performance.
第5図は本発明の一実施例を示すものである。
第5図において、第2図,第4図の従来例と同一
の機能を行うものは同一符号で示している。また
38は記録時Rと再生時Pとで信号を切換えるス
イツチである。記録時においては端子31に入力
された入力信号E1がスイツチ38のR端子を介
して第2図に示す非線形素子を含む回路構成ブロ
ツク32に供給され端子33に非線形エンフアシ
スされた出力信号E2が出力される。一方再生時
においては端子34丁に入力された入力信号E3
が差動増幅器35の一方の入力に供給され、差動
増幅器35の出力信号はスイツチ38のP端子お
よび回路構成ブロツク32を介して差動増幅器3
5の他方の入力に供給されており、したがつて端
子34に入力される入力信号E3が記録時の端子
33の非線形エンフアシスされた出力信号E2と
等しいものであれば、端子36に出力される出力
信号E4は第4図の従来例で説明したように、元
の記録時の入力信号E1に、ほぼ等しい信号とし
て再現されるものである。 FIG. 5 shows an embodiment of the present invention.
In FIG. 5, parts that perform the same functions as those in the conventional examples shown in FIGS. 2 and 4 are designated by the same reference numerals. Further, 38 is a switch for switching the signal between R during recording and P during reproduction. During recording, the input signal E 1 input to the terminal 31 is supplied via the R terminal of the switch 38 to the circuit configuration block 32 including nonlinear elements shown in FIG. 2, and the nonlinear emphasized output signal E 2 is output to the terminal 33. is output. On the other hand, during playback, the input signal E 3 input to the 34 terminals
is supplied to one input of the differential amplifier 35, and the output signal of the differential amplifier 35 is sent to the differential amplifier 3 via the P terminal of the switch 38 and the circuit configuration block 32.
If the input signal E 3 applied to the terminal 34 is equal to the non-linearly emphasized output signal E 2 of the terminal 33 during recording, the output signal E 2 is applied to the other input of the terminal 36. The output signal E 4 is reproduced as a signal substantially equal to the input signal E 1 at the time of original recording, as explained in the conventional example of FIG.
よつて、第5図のような回路構成を行えば、記
録時および再生時のそれぞれに必要とした非線形
素子を含む回路構成ブロツクが1つに削減するこ
とができ、その結果回路構成の簡易化と、性能の
向上がはかれるものである。 Therefore, if the circuit configuration as shown in FIG. 5 is implemented, the number of circuit configuration blocks including nonlinear elements required for each of recording and reproduction can be reduced to one, and as a result, the circuit configuration can be simplified. This means that performance can be improved.
第6図は第1図に示す従来のVTRの信号処理
回路部のブロツク図に本発明の構成を実施した具
体構成例である。第6図において、20は記録時
Rと再生時Pを切換えるスイチ、21は第1図に
おける記録時の低域フイルタ4と再生時の低域フ
イルタ16とを共用した低域フイルタ、22は第
5図の実施例で説明したように差動増幅器35、
スイツチ38および回路構成ブロツク32より構
成され、記録時には非線形エンフアシス回路とし
て動作し、再生時には非線形デイエンフアシス回
路として動作するものである。 FIG. 6 is a concrete example of a structure in which the structure of the present invention is implemented in the block diagram of the signal processing circuit section of the conventional VTR shown in FIG. In FIG. 6, 20 is a switch for switching R during recording and P during playback, 21 is a low-pass filter that shares the low-pass filter 4 during recording and the low-pass filter 16 during playback in FIG. 1, and 22 is a switch for switching between R during recording and P during playback. As explained in the embodiment of FIG. 5, the differential amplifier 35,
It is composed of a switch 38 and a circuit configuration block 32, and operates as a nonlinear emphasis circuit during recording, and as a nonlinear de-emphasis circuit during reproduction.
したがつて第6図の実施例のごとく構成するこ
とにより、非線形エンフアシス回路の機能を有す
る回路構成ブロツク32を記録時と再生時とに共
用することができるため回路構成が簡易化され、
さらに非線形回路の共用化にともない再生映像信
号の再現性が非常にすぐれ、特性・性能の向上に
つながるものである。さらにまた第6図の実施例
のように構成することにより、第1図の従来構成
にくらべ、記録時の低域フイルタ4と、再生時の
低域フイルタ16とを、低域フイルタ21でもつ
て共用することも可能である。 Therefore, by configuring as in the embodiment shown in FIG. 6, the circuit configuration block 32 having the function of a nonlinear emphasis circuit can be used in common for recording and reproduction, thereby simplifying the circuit configuration.
Furthermore, as non-linear circuits are shared, the reproducibility of reproduced video signals is extremely excellent, leading to improvements in characteristics and performance. Furthermore, by configuring as in the embodiment shown in FIG. 6, compared to the conventional configuration shown in FIG. It is also possible to share them.
また、以上の説明では映像信号を周波数変調信
号に変換して磁気テープ上に記録し、この信号を
再生して元の映像信号に再現するVTRの映像信
号の処理回路について述べたが、VTRにかぎら
ずS/N比改善のために映像信号を非線形エンフ
アシスして記録媒体に記録または記憶し、この信
号を再生して元の映像信号に再現する磁気シー
ト,デイスクメモリー等にも適用できることは明
らかである。 Also, in the above explanation, we talked about the VTR video signal processing circuit that converts the video signal into a frequency modulation signal, records it on magnetic tape, and plays back this signal to reproduce the original video signal. It is clear that the present invention can also be applied to magnetic sheets, disk memories, etc., where video signals are recorded or stored on a recording medium with nonlinear emphasis in order to improve the S/N ratio, and this signal is reproduced to reproduce the original video signal. It is.
第1図は従来のVTRの信号処理回路部のブロ
ツク図、第2図は非線形エンフアシス回路の具体
回路例を示す図、第3図は第2図に示す非線形エ
ンフアシス回路の特性図、第4図は非線形デイエ
ンフアシス回路の構成例を示す図、第5図は本発
明の一実施例を示すブロツク図、第6図は本発明
を第1図に示す従来のVTRの信号処理回路のブ
ロツク図に本発明を実施した具体構成例を示すブ
ロツク図である。
31,34……入力端子、32……回路構成ブ
ロツク、33,36……出力端子、35……差動
増幅器、38……スイツチ回路。
Figure 1 is a block diagram of the signal processing circuit section of a conventional VTR, Figure 2 is a diagram showing a specific circuit example of a nonlinear emphasis circuit, Figure 3 is a characteristic diagram of the nonlinear emphasis circuit shown in Figure 2, and Figure 4. 5 is a block diagram showing an embodiment of the present invention, and FIG. 6 is a diagram illustrating an example of the configuration of a nonlinear de-emphasis circuit. FIG. 6 is a block diagram showing an embodiment of the invention. FIG. 2 is a block diagram showing a specific example of a configuration in which the invention is implemented. 31, 34...Input terminal, 32...Circuit configuration block, 33, 36...Output terminal, 35...Differential amplifier, 38...Switch circuit.
Claims (1)
と、スイツチ回路とを有し、記録時には、入力映
像信号を前記スイツチ回路を介して前記非線形エ
ンフアシス回路に供給して得られた信号を記録
し、再生時には、再生された信号を前記差動増幅
回路の一方の入力端子に入力し、この差動増幅回
路の出力信号を前記スイツチ回路を介して前記非
線形エンフアシス回路に供給し、この非線形エン
フアシス回路の出力信号を前記差動増幅回路の他
方の入力端子に入力し、この差動増幅回路の出力
端子より非線形デイエンフアシスされた映像信号
を得ることを特徴とした映像信号の記録再生装
置。1 It has a nonlinear emphasis circuit, a differential amplifier circuit, and a switch circuit, and when recording, the input video signal is supplied to the nonlinear emphasis circuit through the switch circuit and the obtained signal is recorded, and when playing back, , the regenerated signal is input to one input terminal of the differential amplifier circuit, the output signal of the differential amplifier circuit is supplied to the nonlinear emphasis circuit via the switch circuit, and the output signal of the nonlinear emphasis circuit is A video signal recording/reproducing device characterized in that the video signal is input to the other input terminal of the differential amplifier circuit, and a nonlinear de-emphasized video signal is obtained from the output terminal of the differential amplifier circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56007708A JPS57123511A (en) | 1981-01-20 | 1981-01-20 | Recording and reproducing device for video signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56007708A JPS57123511A (en) | 1981-01-20 | 1981-01-20 | Recording and reproducing device for video signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57123511A JPS57123511A (en) | 1982-08-02 |
| JPS6250903B2 true JPS6250903B2 (en) | 1987-10-27 |
Family
ID=11673234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56007708A Granted JPS57123511A (en) | 1981-01-20 | 1981-01-20 | Recording and reproducing device for video signal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57123511A (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6139690A (en) * | 1984-07-30 | 1986-02-25 | Victor Co Of Japan Ltd | Video signal reproducing device and recording/reproducing device |
| JPH0685574B2 (en) * | 1984-09-19 | 1994-10-26 | 日本ビクター株式会社 | Signal processing circuit |
| US4860105A (en) * | 1987-05-22 | 1989-08-22 | Victor Company Of Japan, Ltd. | Noise Reducing circuit of a video signal |
| JPH0326183A (en) * | 1989-06-23 | 1991-02-04 | Matsushita Electric Ind Co Ltd | Recording and reproducing device for video signal |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5327415A (en) * | 1976-08-26 | 1978-03-14 | Sony Corp | Recordi ng and reproducing system |
-
1981
- 1981-01-20 JP JP56007708A patent/JPS57123511A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57123511A (en) | 1982-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6012858U (en) | noise reduction circuit | |
| JPS6250903B2 (en) | ||
| US4317142A (en) | Electronic gain and noise control for recording of analog information | |
| JPH0341882B2 (en) | ||
| JPH0115024Y2 (en) | ||
| JP2547732B2 (en) | Limiter circuit | |
| JP2937328B2 (en) | Nonlinear emphasis / deemphasis circuit | |
| JPS6284406A (en) | magnetic recording and reproducing device | |
| JPH0572028B2 (en) | ||
| JP2516943B2 (en) | Magnetic recording / reproducing device | |
| JPH10116401A (en) | Magnetic recording / reproducing device | |
| JP2919244B2 (en) | Video signal recording and playback device | |
| JP2831996B2 (en) | Signal recording device | |
| JPH056249B2 (en) | ||
| JPH05325406A (en) | Information signal recording / reproducing apparatus | |
| JPH0194501A (en) | Magnetic tape recording/reproducing device | |
| JPS63249973A (en) | Recording signal amplification device | |
| JPS6129406A (en) | Magnetic recorder | |
| JPS6281894A (en) | color signal regenerator | |
| JPS5826716U (en) | Video signal recording and playback device | |
| JPH04351112A (en) | FM equalization circuit and recording/reproducing device using the same | |
| JPH0644326B2 (en) | Magnetic recording / reproducing device | |
| JPS6281895A (en) | color signal regenerator | |
| JPS59107418A (en) | Magnetic recording and reproducing device | |
| JPH0422080B2 (en) |