JPS6253961B2 - - Google Patents
Info
- Publication number
- JPS6253961B2 JPS6253961B2 JP54052677A JP5267779A JPS6253961B2 JP S6253961 B2 JPS6253961 B2 JP S6253961B2 JP 54052677 A JP54052677 A JP 54052677A JP 5267779 A JP5267779 A JP 5267779A JP S6253961 B2 JPS6253961 B2 JP S6253961B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- amplitude
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【発明の詳細な説明】
本発明は、インバータ回路の入力と出力間に振
動子を接続した、PLL回路の基準周波数発振用な
どで有用な発振回路に関する。
動子を接続した、PLL回路の基準周波数発振用な
どで有用な発振回路に関する。
従来、発振振幅の大きな発振器を受信機の局発
に使用した場合、その発振周波数の高調波が他の
回路に飛び込み、受信機としての特性の悪化の原
因となつていた。特にPhase Lock Loop（以下
PLLと言う）で局発が構成された受信機で、振幅
の大きな基準周波数の発振出力が該PLL回路の一
部であるチヤージポンプ回路、ローパスフイルタ
回路に飛び込み、このループ内の電圧制御発振器
（VCO）に変調をかけることになり、キヤリア／
ノイズ比の悪化の原因となつていた。
に使用した場合、その発振周波数の高調波が他の
回路に飛び込み、受信機としての特性の悪化の原
因となつていた。特にPhase Lock Loop（以下
PLLと言う）で局発が構成された受信機で、振幅
の大きな基準周波数の発振出力が該PLL回路の一
部であるチヤージポンプ回路、ローパスフイルタ
回路に飛び込み、このループ内の電圧制御発振器
（VCO）に変調をかけることになり、キヤリア／
ノイズ比の悪化の原因となつていた。
このため従来は、第１図に示すインバータ回路
１の入力と出力との間に振動子２と自己バイアス
抵抗３とを接続した発振回路に対し、第２図に示
すように、インバータ回路１の出力端と振動子２
との間に直列に抵抗４を挿入して発振振幅の増大
を抑えていた。
１の入力と出力との間に振動子２と自己バイアス
抵抗３とを接続した発振回路に対し、第２図に示
すように、インバータ回路１の出力端と振動子２
との間に直列に抵抗４を挿入して発振振幅の増大
を抑えていた。
しかしこのような発振出力抑圧手段によると、
発振起動特性の悪化をまねき、電源変動により発
振停止となる場合が生じるという欠点があつた。
発振起動特性の悪化をまねき、電源変動により発
振停止となる場合が生じるという欠点があつた。
本発明は上記問題に鑑みなされたもので、発振
起動特性を損わずに、安定に発振振幅を抑制した
発振回路を得ることを目的としている。
起動特性を損わずに、安定に発振振幅を抑制した
発振回路を得ることを目的としている。
つぎに第３図により本発明の一実施例について
説明する。すなわち、本発明では、第１図の基本
回路に対し、互いに逆並列に接続された振幅抑圧
用ダイオード５と６を振動子２と並列に接続して
いる。
説明する。すなわち、本発明では、第１図の基本
回路に対し、互いに逆並列に接続された振幅抑圧
用ダイオード５と６を振動子２と並列に接続して
いる。
この回路動作について第４図を参照して説明す
ると、インバータ回路１はCMOS構造であるた
め、バイアス抵抗３により入力電圧と出力電圧の
等しい点で直流バイアス電圧がかかつている。こ
の直流バイアス電圧Vo2（静動作電圧）の近ぼう
での小振幅動作は振幅制限用ダイオード５，６は
発振動作になんら影響を与えない、すなわち、通
常の発振理論における正帰還による発振を行なつ
ている。しかし第４図において、Vo2→Vo1に振
幅が増大するにしたがつてダイオード５を通じて
の負帰還量が大きくなつてくる。最大振幅点Vo1
はこの負帰還量と正帰還量が平衡した点であり、
これ以上の電圧になろうとするとこのダイオード
５を通じての負帰還量が多くなり、Vo1以上の電
圧にはならない。この場合出力電圧Voutと入力
電圧ＶINの差はほぼこのダイオード５の順方向電
圧ＶF2と等しくなる。次に出力電圧がVo2から
Vo3に減少する場合も同様に考えられる。すなわ
ち、発振振幅点Vo3はダイオード６による負帰還
量とこのダイオードがない場合の正帰還量とが平
衡した点である。この場合も出力電圧Voutと入
力電圧ＶINの差はダイオード６の順方向電圧とほ
ぼ等しくなる。すなわちVo3以下の電圧にはなら
ない。
ると、インバータ回路１はCMOS構造であるた
め、バイアス抵抗３により入力電圧と出力電圧の
等しい点で直流バイアス電圧がかかつている。こ
の直流バイアス電圧Vo2（静動作電圧）の近ぼう
での小振幅動作は振幅制限用ダイオード５，６は
発振動作になんら影響を与えない、すなわち、通
常の発振理論における正帰還による発振を行なつ
ている。しかし第４図において、Vo2→Vo1に振
幅が増大するにしたがつてダイオード５を通じて
の負帰還量が大きくなつてくる。最大振幅点Vo1
はこの負帰還量と正帰還量が平衡した点であり、
これ以上の電圧になろうとするとこのダイオード
５を通じての負帰還量が多くなり、Vo1以上の電
圧にはならない。この場合出力電圧Voutと入力
電圧ＶINの差はほぼこのダイオード５の順方向電
圧ＶF2と等しくなる。次に出力電圧がVo2から
Vo3に減少する場合も同様に考えられる。すなわ
ち、発振振幅点Vo3はダイオード６による負帰還
量とこのダイオードがない場合の正帰還量とが平
衡した点である。この場合も出力電圧Voutと入
力電圧ＶINの差はダイオード６の順方向電圧とほ
ぼ等しくなる。すなわちVo3以下の電圧にはなら
ない。
本発明の発振器の振幅はVo1―Vo3の値に制限
された振幅となり、小振幅では前述のように特別
に損失が入らないので第２図の例のように電圧変
動で発振不安定となることもなく、発振振幅は振
幅制限用ダイオード５，６の順方向電圧の和にほ
ぼ等しいものとすることができる。これを第４図
のVoutとして示す。Vout′は第１図回路例の制限
回路を接続しない場合の波形である。
された振幅となり、小振幅では前述のように特別
に損失が入らないので第２図の例のように電圧変
動で発振不安定となることもなく、発振振幅は振
幅制限用ダイオード５，６の順方向電圧の和にほ
ぼ等しいものとすることができる。これを第４図
のVoutとして示す。Vout′は第１図回路例の制限
回路を接続しない場合の波形である。
本発明において、振幅制限用のクランプ回路に
２つのダイオード５，６を互いに逆方向に並列に
接続したものを説明したが、希望する振幅を得る
には、ダイオード５，６に互いに複数個のダイオ
ードを直列に接続したものを使用してもよい。
２つのダイオード５，６を互いに逆方向に並列に
接続したものを説明したが、希望する振幅を得る
には、ダイオード５，６に互いに複数個のダイオ
ードを直列に接続したものを使用してもよい。
第１図は従来の基本発振回路を示す図、第２図
は従来の振幅制限手段を施した発振回路を示す
図、第３図は本発明の一実施回路図、第４図は第
３図回路の動作を説明するための波形図である。 １……インバータ回路、１ａ……入力端子、１
ｂ……出力端子、２……振動子、３……自己バイ
アス抵抗、５，６……振幅制限用ダイオード。
は従来の振幅制限手段を施した発振回路を示す
図、第３図は本発明の一実施回路図、第４図は第
３図回路の動作を説明するための波形図である。 １……インバータ回路、１ａ……入力端子、１
ｂ……出力端子、２……振動子、３……自己バイ
アス抵抗、５，６……振幅制限用ダイオード。
Claims (1)
- １ インバータ回路の入力と出力間に振動子を直
列に接続した発振回路において、１個のダイオー
ドまたは複数個のダイオードの直列接続を互いに
逆方向に並列に接続した振幅制限回路を該振動子
と並列に接続し、上記出力から振幅制限された正
弦波を得ることを特徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5267779A JPS55145406A (en) | 1979-04-27 | 1979-04-27 | Oscillating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5267779A JPS55145406A (en) | 1979-04-27 | 1979-04-27 | Oscillating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55145406A JPS55145406A (en) | 1980-11-13 |
| JPS6253961B2 true JPS6253961B2 (ja) | 1987-11-12 |
Family
ID=12921504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5267779A Granted JPS55145406A (en) | 1979-04-27 | 1979-04-27 | Oscillating circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55145406A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5873651U (ja) * | 1981-11-11 | 1983-05-18 | シャープ株式会社 | Ｆｍステレオマルチプレツクス復調回路 |
| JPS58114606A (ja) * | 1981-12-28 | 1983-07-08 | Fujitsu Ltd | 発振回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5132348Y2 (ja) * | 1971-03-02 | 1976-08-12 |
-
1979
- 1979-04-27 JP JP5267779A patent/JPS55145406A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55145406A (en) | 1980-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6188291B1 (en) | Injection locked multi-phase signal generator | |
| EP0449659A1 (en) | Linearized three state phase detector | |
| US6198317B1 (en) | Frequency multiplication circuit | |
| US4749949A (en) | Self biasing diode microwave frequency multiplier | |
| US6188739B1 (en) | Modified third order phase-locked loop | |
| JPS6130814A (ja) | デジタル式位相検波器 | |
| JPS6339161B2 (ja) | ||
| US6465992B2 (en) | Preconditioner generating feedback signal having reduced ripple | |
| JPS58209232A (ja) | 発振回路 | |
| JP2008028831A (ja) | 電圧制御発振器 | |
| US5721515A (en) | High stability single-port saw resonator oscillator | |
| JPS5938761Y2 (ja) | Ｐｌｌ回路のロ−パスフィルタ | |
| JP2714074B2 (ja) | 昇圧回路 | |
| JP2000004155A (ja) | Ｐｌｌ装置 | |
| Saavedra et al. | A clock frequency doubler using a passive integrator and emitter-coupled comparator circuit | |
| JPS6244572Y2 (ja) | ||
| CN1276587C (zh) | 频率和相位捕获设备 | |
| JPH08288983A (ja) | リンガ回路 | |
| JPH01282926A (ja) | 位相同期発振器 | |
| JP2837592B2 (ja) | 位相ロックループ回路の制御発振回路 | |
| SU1059655A1 (ru) | Кварцевый генератор ударного возбуждени | |
| JPH0575347A (ja) | 周波数変調器 | |
| US3382458A (en) | Variable frequency sine wave oscillator | |
| JP2656546B2 (ja) | 位相同期発振器 | |
| SU1647899A1 (ru) | Преобразователь напр жение-частота |