JPS62542B2

JPS62542B2 -

Info

Publication number: JPS62542B2
Application number: JP1348982A
Authority: JP
Inventors: Yoshihisa Shibata
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1982-01-29
Filing date: 1982-01-29
Publication date: 1987-01-08
Also published as: JPS58129629A

Description

【発明の詳細な説明】本発明は入出力制御装置に関する。情報処理装
置が周辺の入出力デバイス例えば磁気デスク、テ
レタイプ、ラインプリンタ等に対してデータの入
出力を行なう場合には、これらデータの入出力は
入出力制御装置を介して行なわれる。

一般に、入出力制御装置は複数のチヤンネルを
有し、さらにこれら各チヤンネルには複数のデバ
イスが割当てられている。

従つて、中央処理装置CPUがある特定のデバ
イスに対してデータの入出力を行なう場合には、
CPUはそのデバイスの属するチヤンネル番号
と、そのデバイスのデバイス番号とを指定してデ
ータの入出力を行なう。

このように複数のチヤンネルが存在し、各チヤ
ンネルが複数のデバイスに共通に使用され、さら
にまた各デバイスの動作速度が、CPUの動作速
度に比較して一般に遥かに遅いため、CPUがこ
れらのデバイスに対してデータの入出力を行なう
場合には、これらの点を考慮し一般に下記のよう
に行なわれる。

CPU（CPUのオペレーシヨンプログラム）
は、まず、この入出力デバイスが従うべき入出力
動作の詳細を規定したチヤンネルプログラムを作
成し、これを主記憶装置中の特定のメモリアドレ
スに格納する。つぎに、入出力制御装置に対し入
出力命令を指令する。この入出力命令は、これが
入出力命令であることを指定するオペコードと、
入出力を実行すべきデバイスの属するチヤンネル
番号と、このデバイスのデバイス番号と、さらに
主記憶装置中における上述のチヤンネルプログラ
ムの格納開始番地を示す情報とを含んでいる。

この入出力命令の指令を受けると、入出力制御
装置は直ちに指定されたチヤンネルおよびデバイ
スの現在の状態をチエツクし、そのチエツク結果
をコンデシヨンコードとしてCPUにリポートす
る。

このコンデシヨンコードCCは、例えば４段階
の異なる状態を区別して表示する。

CC＝０は指定されたチヤンネル、サブチヤン
ネルおよびデバイスが、現在この入出力命令を実
行できる状態にあり、従つてこの入出力命令は直
ちに実行開始されることを表示する。

CC＝１は現在デバイスが割込保留中または使
用中であることを表示し、CC＝２は現在このチ
ヤンネルまたはサブチヤンネルが使用中（ビジー
状態）または割込保留中であることを表示する。

また、CC＝３は指定されたチヤンネル、サブ
チヤンネルまたはデバイスが現在障害状態にある
とかまたは実際に存在しないとかの理由のため入
出力動作の実行が不可能であることを表示する。

さて、前記CC＝０のリポートを発生した場合
には、入出力制御装置は直ちに主記憶装置中の指
定された番地から前記チヤンネルプログラムを順
番に読み出し、それに従つて指令された入出力動
作の実行を開始する。

一方、CC＝０のリポートを受けたCPUは、そ
れによりこの入出力命令が成功したことを識別
し、実際の入出力動作の実行は入出力制御装置に
任せ、CPU自身は次のプログラムの実行に進
む。このようにして、比較的長時間を必要とする
入出力命令の実行をCPUのプログラムから入出
力制御装置の制御にうつし、これによつて入出力
命令のCPUプログラムに対するオーバーヘツド
を軽減している。

一方また、CC＝３がCPUにリポートされた場
合には、いずれにしてもこの入出力命令の実行は
不可能であるため、CPUのプログラムはこの入
出力命令をこれ以上くりかえすことなく、次のプ
ログラムに進むことができる。

これに対し、CC＝１またはCC＝２がリポート
された場合には、CPUのプログラムはこれによ
り入出力命令の一時的な実行失敗を識別し、適当
な時間をおいて再び同じ入出力命令の実行を指令
する。

このように、従来装置において入出力命令が一
時的に実行に失敗した場合には、CPUのプログ
ラムはこれに対して適当な処理をほどこし、再び
同じ入出力命令の実行を指令しなければならな
い。これは入出力命令の実行に対しそれだけ
CPUプログラムに対するオーバーヘツドを増大
するという欠点を有している。

本発明の目的は上述の従来の欠点を除去した入
出力制御装置を提供するにある。

本発明の装置は中央処理装置と主記憶装置とチ
ヤンネル制御装置と複数のチヤンネルと複数の入
出力デバイスとを含む情報処理装置において、前
記各チヤンネル対応に設けられ該チヤンネルごと
に作られる入出力命令待行列の先頭に登録された
前記デバイスのデバイス番号に関する情報を含む
複数の待行列ヘツダテーブル手段と、前記各デバ
イス対応に設けられ対応するデバイスが前記待行
列に登録されているか否かに関する情報と前記主
記憶装置中に格納されたこのデバイスに対する入
出力命令の格納開始番地に関する情報と前記待行
列中における次の順番のデバイスの有無に関する
情報とこれが有る場合に該デバイスのデバイス番
号に関する情報とを含む複数の入出力待行列連結
テーブル手段と、前記各チヤンネル対応に設けら
れ前記各待行列中で入出力命令の起動を待つ入出
力デバイスの有無を示す入出力命令起動待表示手
段と前記各チヤンネル対応に設けられ前記入出力
命令起動の禁止を示す入出力命令起動禁止表示手
段とを含み、前記中央処理装置から入出力命令を
受けた前記チヤンネル制御装置は前記入出力命令
により指定されたチヤンネル番号およびデバイス
番号により対応する前記ヘツダテーブル手段およ
び前記連結テーブル手段の内容を参照しこれを用
いて前記待行列を作成し前記起動待表示手段をセ
ツトし任意のチヤンネルがアイドル状態になつた
ときに該チヤンネルは対応する前記起動待表示手
段と前記起動禁止表示手段との表示を参照し前記
制御装置に割込みを発生しこれに応答して前記制
御装置は対応するチヤンネルの前記待行列を参照
し待行列中に登録されたデバイスに対する入出力
命令の起動を開始する。

次に図面を参照して本発明を詳細に説明する。

第１図は本発明の一実施例を説明するためのブ
ロツク図である。

本実施例は中央処理装置（以下CPU）１、主
記憶装置（以下MM）２、チヤンネル制御装置
（以下CHC）３、複数のチヤンネルCH４−１，
……４−Ｋ……４−Ｎ、および各チヤンネルに属
する複数の入出力デバイスIOD５−１−１，５−
１−２，……５−１−M₁，……５−Ｋ−１……
５−Ｋ−Ｒ，……５−Ｋ−Ｍ_K，……５−Ｎ−
１，５−Ｍ−２，……５−Ｎ−Ｍ_Nを有してい
る。

前記CHC３および前記チヤンネル４−１〜４
−Ｎが入出力制御装置６を構成している。

また、CHC３には、第２図に示すように各チ
ヤンネル対応に入出力待行列ヘツダテーブル３０
−１，……３０−Ｋ，……３０−Ｎと、各入出力
デバイス対応に入出力待行列連結テーブル３１−
１−１，３１−１−２……３１−１−M₁，……
３１−Ｋ−１，……３１−Ｋ−Ｒ，……３１−Ｋ
−Ｍ_K，……３１−Ｎ−１，３１−Ｎ−２……３
１−Ｎ−Ｍ_Nと、さらにまた各チヤンネル対応に
入出力命令起動待フリツプフロツプFF３２−
１，……３２−Ｋ，……３２−Ｎおよび入出力命
令起動禁止フリツプフロツプFF３３−１，……
３３−Ｋ，……３３−Ｎとを含んでいる。

前記各ヘツダテーブル３０は、第３図に示すよ
うに、予め定めた一定のビツト幅を有するレジス
タから成り、対応するチヤンネルに入出力命令待
行列が存在するか否かの１ビツトの情報を格納す
るVLDフイールドと、この入出力命令待行列が
存在する場合、この待行列の先頭に登録された入
出力デバイス対応の前記連結テーブル３１を指示
するポインタを格納するためのFSTフイールド
と、同じく待行列の最後尾に登録された入出力デ
バイス対応の連結テーブル３１を指示するポイン
タを格納するためのLSTフイールドとを含んで
いる。

また、前記各連結テーブル３１は、第４図に示
すように、予め定めた一定のビツト幅を有するレ
ジスタから成り、前記入出力命令待行列におい
て、この連結テーブルに対応する入出力デバイス
の、次の順番の入出力デバイスが存在するか否か
の１ビツトの情報を格納するNXTフイールド
と、このNXTフイールドの内容が“１”の場
合、上記次の順番の入出力デバイス対応の連結テ
ーブルを指示するポインタを格納するための
NXTDPフイールドと、この連結テーブル自身に
対応する入出力デバイスが現在入出力命令待行列
中に加わつているか否かの１ビツトの情報を格納
するENQフイールドと、この入出力デバイスが
入出力命令待行列に加わつているときにさらに新
らしい入出力命令が発生したか否かの１ビツトの
情報を格納するIPフイールドと、さらにこの入出
力デバイスに対するチヤンネルプログラム（チヤ
ンネルコマンドワード、CCW）のMM２中にお
ける格納開始番地を指示するポインタを格納する
CCWADフイールドとを含んでいる。

さて、本実施例によるデータ入出力動作は下記
のように行なわれる。

今、一例として、第Ｋ番目のチヤンネル（つま
りチヤンネル４−Ｋ）の第Ｒ番目の入出力デバイ
ス（つまりデバイス５−Ｋ−Ｒ）に対するデータ
の入出力動作について説明する。第５図、第６図
および第７図は本実施例の動作を説明するための
フローチヤートである。

CPU１のオペレーシヨンプログラムOSはま
ず、入出力デバイス５−Ｋ−Ｒが行うべき入出力
動作の詳細を規定したチヤンネルプログラム（こ
れをCCW：チヤンネルコマンドワードという）
を作りこれをMM２の特定のメモリアドレスに格
納する。

ついでCHC３をコールし、DAW（デバイスア
ドレスワード：これは実行すべきオペレーシヨ
ン、つまり現在の場合は入出力命令、を指定し、
かつ、このオペレーシヨンを実行すべき入出力デ
バイスのチヤンネル番号、現在の例ではＫ、およ
びデバイス番号、現在の例ではR″、を含んでい
るワードである）とCAW（コマンドアドレスワ
ード：これは前記CCWのMM２中における格納
開始番地を指示するポインタ）とを供給し（第５
図ア）、CHC３からのコンデシヨンコードによる
リポートの応答を待つ（第５図イ）。

一方、CPU１からの前記コール（第５図ア）
を受けたCHC３は供給された前記DAWとCAW
とを取り出し（第５図エ）、これを解読すること
によつて指定されたオペレーシヨンが入出力命令
SIOがそれ以外の命令かを判定する（第５図
オ）。もしこれが、現在の場合のように、入出力
命令SIOである場合には、前記DAWで指定され
たチヤンネルＫが現在有効か否か（実際に存在し
かつ現在障害状態でないかどうか）をチエツクす
る（第５図カ）。

もし有効でなければコンデシヨンコードを３と
し（CC＝３）、CPU１に対してリポートする
（第５図ク）。

またもし有効な場合にはコンデシヨンコードを
０とし（CC＝０）、CPU１に対してリポートす
る（第５図キ）。

このいずれかのリポートを受けたCPU１のプ
ログラムは、この受信を確認すると（第５図イ）
次の命令の実行に進む（第５図ウ）が、本実施例
においては入出力命令に対するCHC３のコンデ
イシヨンコードによるリポートがCC＝０とCC＝
３だけであり、前述の従来装置のCC＝１および
CC＝２に対するリポートを含まない点に特徴が
ある。このためにCPU側のプログラムにおいて
は前述の従来装置の欠点が除かれることになる。
なお、前記オペーレーシヨン判定（第５図オ）に
おいて、解読した命令が入出力命令以外の命令
（例えばテスト命令等）である場合には、指定さ
れたこの命令に対する処理を行ない（第５図
ケ）、その結果によつて定まるコンデシヨンコー
ドを発生し（第５図コ）、CPUにリポートする
が、この処理は従来装置と同様である。

さて、CC＝０を送出した場合（第５図キ）に
は、CHC３の処理はさらに進み、次に前記DAW
に含まれるチヤンネル番号Ｋとデバイス番号Ｒで
指定される連結テーブル３１−Ｋ−Ｒの内容を読
む（第５図サ）。そしてまず、ENQフイールドが
“１”か否かをチエツクする（第５図シ）。

最初、これが“０”である場合の処理について
説明する。ENQフイールドが“０”である
（“１”でない）ということは、この入出力命令を
受けた入出力デバイス５−Ｋ−Ｒが、まだ、この
チヤンネルの入出力命令待行列に加わつていない
ことを意味する（すなわちこの入出力デバイス５
−Ｋ−Ｒに対する入出力命令で待つているものが
ないことを意味する）。従つて、この入出力デバ
イス５−Ｋ−Ｒに対する入出力命令が発生した現
在、直ちにこのデバイスに対する連結テーブル３
１−Ｋ−ＲのENQフイールドを“１”としてこ
れが待行列に加わつたことを表示し、またそれと
共に前記CAW（この入出力命令のチヤンネルプ
ログラムのMM２における格納開始番地を示すポ
インタ）をこの連結テーブル３１−Ｋ−Ｒの
CCWADフイールドに書き込む（第５図ス）。

つぎに、このチヤンネル４−Ｋに対するヘツダ
テーブル３０−Ｋを読む（第５図セ）。そしてこ
のヘツダテーブル３０−ＫのVLDフイールドが
“０”かどうかをチエツクする（第５図ソ）。
VLDフイールドが“０”ということは、まだこ
のチヤンネルに待行列が存在しないことを意味す
る（つまりこのチヤンネルに属する入出力デバイ
スの中には、現在、入出力命令を受けその起動を
待つているものが一つもないことを意味する）。
従つて、現在入出力命令を受けた入出力デバイス
５−Ｋ−Ｒが最初に待行列を構成することになる
ので、それを表示するために、ヘツダテーブル３
１−Ｋ−ＲのVLDフイールドを“１”とし、か
つ、FSTフイールドおよびLSTフイールドに、
この入出力デバイス５−Ｋ−Ｒ対応の連結テーブ
ル３１−Ｋ−Ｒを指示するポインタを格納する
（第５図タ）。かくして、入出力デバイス３１−Ｋ
−Ｒはこのチヤンネル４−Ｋの待行列の先頭（か
つ最後尾）に登録されたことになる。

これがすむと、CHC３は、このチヤンネル４
−Ｋに対応する入出力命令起動待フリツプフロツ
プFF３２−Ｋをセツトし、このチヤンネル４−
Ｋに入出命令の起動を待つている入出力デバイス
があることを表示する（第５図チ）。

またもし、上記VLDのチエツク（第５図ソ）
においてVLDが“１”の場合には、このチヤン
ネル４−Ｋには待行列がすでに存在することを意
味し、その最後尾の入出力デバイスに対するポイ
ンタがこのヘツダテーブル３０−ＫのLSTフイ
ールドに格納されている。今回新らしく入出力開
始命令を受けた入出力デバイス５−Ｋ−Ｒは、現
在の最後尾にあるものの次に新らしい最後尾の入
出力デバイスとして登録する必要がある。そこで
まず、ヘツダテーブル３０−ＫのLSTフイール
ドに格納されたポインタが指示する連結テーブル
を選出し（第５図ツ）、この連結テーブルのNXT
フイールド（このフイールドのビツトは待行列に
おいて次の順位の入出力デバイスがこの待行列中
に存在することを示す）を“１”とし、かつ
NXTDPフイールド（これは上述の次の順位の入
出力デバイス対応の連結テーブルを指示するポイ
ンタを格納するフイールド）に現在新らしく待行
列の最後に加わつた入出力デバイス５−Ｋ−Ｒ対
応の連結テーブル３１−Ｋ−Ｒを指示するポイン
タを格納し（第５図テ）、またこの同じポインタ
をヘツダテーブル３０−ＫのLSTフイールドに
格納し（第５図ト）、入出力デバイス５−Ｋ−Ｒ
がこのチヤンネルの待行列の最後尾であることを
表示する。

これがすむと、入出力命令起動禁止フリツプフ
ロツプFF３３−Ｋをリセツトし（（第５図ナ）、
入出力命令起動待のデバイスが新らしく待行列に
加わり、起動禁止状態がとけたことを表示する。
（起動禁止フリツプフロツプ３３−Ｋをセツトす
る時点およびその作用については後述する）。こ
うして、入出力命令を受けた入出力デバイスがそ
れまでに待行列に加わつていない場合には新らし
く待行列に加えられ、それに従つて起動待フリツ
プフロツプ３２−Ｋがセツトされるか（待行列が
新たに作られた場合）または起動禁止フリツプフ
ロツプ３３−Ｋがリセツトされる（すでに待行列
ができていてその中にこのデバイスが加えられた
場合）。

さて、次に、前記第５図シのプロセスでENQ
フイールドが“１”である場合の処理について説
明する。ENQフイールドが“１”であること
は、今回、入出力命令を受けた入出力デバイス５
−Ｋ−Ｒは、すでに前に入出力命令を受けて、現
在その実行を待つための待行列に登録されている
状態であることを示す。この場合には、同じ入出
力デバイス５−Ｋ−Ｒを新らしい順位に二重登録
をするかわりに、対応する連結テーブル３１−Ｋ
−ＲのIPフイールドに“１”をセツトし（第５図
ナ）、この入出力デバイス５−Ｋ−Ｒに対する特
定の処理依頼のあることを表示する。その上で
CPU１に対し割込要求を出す（第５図ニ）。すな
わち、CHC３は指令された入出力命令に対しす
でにCC＝０（入出力命令の受付成功）のリポー
トをCPU１に返しているが、実際にはこれをそ
のまま受付けることが困難な特別の情況にあるた
め、これを割込みを用いてCPU１に知らせるの
である。これに対する処理については後述する。
ただしこの分枝を通る処理の発生する確率は低
い。

さて、こうして入出力命令は受付けられ、待行
列に登録され、さらにこの待行列の存在を示す起
動待フリツプフロツプ３２−Ｋがセツトされある
いは起動禁止フリツプフロツプ３３−Ｋがリセツ
トされたが、これら各命令の待行列からの取りは
ずしとその起動とは以下のようにして行なわれ
る。

すなわち、各チヤンネル４−１〜４−Ｎに対応
し、それぞれのチヤンネルが現在ビジ−状態（つ
まり何等かの処理を実行中で別の処理を実行でき
ない状態）にあるか、またはアイドル状態（つま
り、現在何等の処理も行なつておらず新らしい処
理にいつでも応じられる空状態）にあるかを監視
するチヤンネル状態監視プログラムが動作してい
る。前記チヤンネル４−Ｋに対するこの監視プロ
グラムはチヤンネル４−Ｋがアイドル状態か否か
を監視している（第６図ア）。

このチヤンネル４−Ｋのある入出力命令の実行
が終了し、一時このチヤンネル４−Ｋがアイドル
状態になると、このプログラムはこのチヤンネル
４−Ｋに対する前記入出力命令起動待フリツプフ
ロツプFF３２−Ｋおよび前記入出力命令起動禁
止フリツプフロツプFF３３−Ｋを参照し（第６
図イ）、前者が“１”にセツトされかつ後者が
“０”にリセツトされている状態のときにかぎり
CHC３に対して割込みを発生し（第６図ウ）、
CHC３の入出力命令待行列処理プロセスを起動
する（第６図エ）。

このプロセスが起動すると、まず対応するチヤ
ンネルのヘツダテーブル３０−Ｋを読み（第６図
オ）、このヘツダテーブル３０−ＫのFSTフイー
ルドおよびLSTフイールドで指定され、前述の
ようにして相互に連結されてこのチヤンネルの待
行列を構成している各連結テーブル対応のサブチ
ヤンネルを読み（第６図カ）、アイドル状態にあ
るものを探す（第６図キ）。このサブチヤンネル
とは、各チヤンネル毎に、そのチヤンネルが管理
する各入出力デバイスの状態等を格納したもので
ある。

こうして、アイドルのサブチヤンネルを有する
デバイスが見出されると、このデバイスを待行列
のリンクから取りはずす（第６図ク）。この取り
はずすための処理は前述の待行列に登録する場合
の逆の処理を行なえばよいので詳述を略すが、ま
ず、そのデバイス対応の連結テーブルのENQフ
イールドを０とし、待行列中でその前の順位にあ
るデバイスの連結テーブルのNXTDPフイールド
を更新する（前の順位のデバイスが存在しない場
合にはヘツダテーブルのFSTフイールドを更新
する。また取りはずされるデバイスが待行列の最
後尾のデバイスである場合には前の順位のデバイ
スのNXTフイールドを０としヘツダテーブルの
LSTフイールドの内容も更新する）。

この取りはずした結果、待行列が消滅したか否
かをチエツクし（第６図ケ）、待行列が消滅した
場合にはヘツダテーブルのVLDフイールドを０
とし（第６図コ、さらに入出力命令起動待フリツ
プフロツプFF３２−Ｋを０にして（第６図サ）
からこの入出力命令の起動処理に入る（第６図
シ）。入出力命令の起動は、取りはずしたデバイ
ス対応の連結テーブルのCCWADフイールドに格
納されたポインタの指示に従つてMM２から最初
のCCWを取り出しそれを実行することによつて
行なわれる。

取りはずしの結果、待行列がまだ残つている場
合には（第６図ケのＮの分枝）、VLDフイールド
および起動待フリツプフロツプ３２−Ｋをもとの
ままとして直ちに起動処理に入る（第６図シ）。

さて、上述の、リンク内の各サブチヤンネルを
読み（第６図カ）、アイドル状態のものを探した
とき（第６図キ）、待行列中にアイドル状態のサ
ブチヤンネルが見出されない場合には、入出力命
令起動禁止フリツプフロツプFF３３−Ｋを
“１”にセツトする（第６図ス）。これは、こうす
ることによつて上述の第６図イの判定条件を反転
し、この状況においてはこれ以上CHC３に対す
るチヤンネル４−Ｋからの割込み（第６図ウ）が
起らないようにするためのものである。この起動
禁止フリツプフロツプ３３−Ｋは、前述のよう
に、CPU１から新たに入出力命令が出されて待
行列に登録された場合（第５図ナ）、および後述
するように、一つのデバイスの入出力命令の処理
が終了した場合（第７図キ）にはそれに従つてサ
ブチヤンネルの情況が変化するので、“０”にリ
セツトされ、チヤンネル４−ＫからCHC３への
割込みを再び可能とする。

さて、最後に、前述の第５図ニによるCPUへ
割込要求を行なつた場合のプロセスは次のように
なる。

CHC３は、割込要求を出すときにはその割込
要求に対応するチヤンネル番号と、入出力デバイ
ス番号とを保持しておき、CPU１が割込を受付
けたときはこのチヤンネル番号とデバイス番号と
を用いて必要なヘツダテーブルおよび連結テーブ
ルにアクセスする。上記割込をCPU１が受けつ
けると、CHC３は上述の保持しているチヤンネ
ル番号デバイス番号を用いて対応するデバイスの
連結テーブルを読む（第７図ア）。該連結テーブ
ルのIPフイールドをチエツクすることにより（第
７図イ）、このIPフイールドが“１”の場合に
は、前述の第５図ニに対する割込要求の受付であ
ることを識別する。そして、待行列に入つている
入出力デバイスに重ねて入出力開始命令があつた
ことを示す予め定められているチヤンネルステー
タスワードCSWをMM２の予め定めた領域に格
納してCPU１にこれを知らせ（第７図ウ）、ま
た、これに対するCHC３の処理はこれですんだ
のでこの連結テーブルのIPフイールドを“０”に
リセツトする（第７図エ）。

なお、CHC３からCPU１に対する割込みは、
上述のもののほかに、前述の第６図シの起動処理
で起動した入出力命令の実行がすんで、その結果
をCPU１に報告する場合にも用いられるが、こ
の場合には第７図イで連結テーブルのIPフイール
ドをチエツクするとこのフイールドに“１”がな
いためにこれを識別し、入出力命令実行結果に対
するCSWをMM２の前記領域に格納してCPUに
リポートし（第７図オ）、この結果、少くも一つ
のサブチヤンネルの状況が変化し新らしく入出力
命令を起動できる可能性ができたのでチヤンネル
４−Ｋの入出力命令起動禁止フリツプフロツプ３
３−Ｋがもしセツトされている場合にはこれを
“０”にリセツトする（第７図カ）。

以上述べたように、本実施例を用いると、
CPUの入出力命令の指令に対し、CHCはそのチ
ヤンネル番号が有効の場合には常にこれを受付け
（CC＝０でCPUにリポートし）、入出力命令待行
列に登録し、こうして待行列が作られると入出力
命令起動待フリツプフロツプをセツトしあるいは
入出力命令起動禁止フリツプフロツプをリセツト
し、一方、各チヤンネルは自己がアイドルにな
り、新らしく入出力命令を実行できる状態になる
とこの二つのフリツプフロツプの状態を参照しそ
れに応答し割込みを発生して入出力命令の起動を
要求し、この割込みを受けたCHCは待行列中に
登録されたデバイスの中で現在入出力命令実行可
能なものから順番に待行列から取りはずし、この
デバイスに対して指令された入出力命令を実行す
るような動作を行なう入出力制御装置を提供する
ことができる。

このため、CPUは一度入出力命令を指令する
と、特別の場合を除き、以後の処理をすべて入出
力制御装置に委ねることができるので、入出力命
令に対するオーバーヘツドを節減することができ
る。

なお、本実施例の第５図、第６図および第７図
のフローチヤートで示したCHCおよびチヤンネ
ルCHの動作はフアームウエアを用いて容易に実
現することができる。また勿論専用のハードウエ
アを用いて実現することも可能である。

また、本実施例においては入出力命令起動待フ
リツプフロツプ３２−１〜３２−Ｎおよび入出力
命令起動禁止フリツプフロツプ３３−１〜３３−
Ｎの物理的位置をCHC３内としたが、勿論これ
を各チヤンネル中においてもよい。

また、本実施例で用いた入出力待行列ヘツダテ
ーブル３０−１〜３０−Ｎ、入出力待行列連結テ
ーブル３１−１−１〜３１−Ｎ−Ｍ_N、入出力命
令起動待フリツプフロツプ３２−１〜３２−Ｎお
よび入出力命令起動禁止フリツプフロツプ３３−
１〜３３−ＮはRAMの予め定めた領域のそれぞ
れのアドレスの内容として構成することもでき
る。

以上のように本発明を用いると、入出力デバイ
スがアイドル以外の状態でも入出力命令を受付け
てこれを待行列に登録し入出力デバイスがアイド
ルになるとそのアイドルになつたものからつぎつ
ぎに自動的にこれを処理する入出力制御装置を提
供することができる。このため中央処理装置のソ
フトウエアに対するオーバーヘツドを軽減できる
という効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を説明するためのブ
ロツク図、第２図は本実施例で用いる入出力待行
列ヘツダテーブル、入出力待行列連結テーブル、
入出力命令起動待フリツプフロツプおよび入出力
命令起動禁止フリツプフロツプを説明するための
図、第３図は前記入出力待行列ヘツダテーブルの
フオーマツトを説明するための図、第４図は前記
入出力待行列連結テーブルのフオーマツトを説明
するための図、第５図、第６図および第７図は本
実施例の動作を説明するためのフローチヤートで
ある。図において、１……中央処理装置CPU、２…
…主記憶装置MM、３……チヤンネル制御装置
CHC、４−１〜４−Ｎ……チヤンネルCH、５−
１−１〜５−Ｎ−Ｍ_N……入出力デバイスIOD、
６……入出力制御装置、３０−１〜３０−Ｎ……
入出力待行列ヘツダテーブル、３１−１−１〜３
１−Ｎ−Ｍ_N……入出力待行列連結テーブル、３
２−１〜３２−Ｎ……入出力命令起動待フリツプ
フロツプ、３３−１〜３３−Ｎ……入出力命令起
動禁止フリツプフロツプ。

Claims

【特許請求の範囲】１中央処理装置と主記憶装置とチヤンネル制御
装置と複数のチヤンネルと複数の入出力デバイス
とを含む情報処理装置において、前記各チヤンネル対応に設けられ該チヤンネル
ごとに作られる入出力命令待行列の先頭に登録さ
れた前記デバイスのデバイス番号に関する情報を
含む複数の待行列ヘツダテーブル手段と、前記各デバイス対応に設けられ対応するデバイ
スが前記待行列に登録されているか否かに関する
情報と前記主記憶装置中に格納されたこのデバイ
スに対する入出命令の格納開始番地に関する情報
と前記待行列中における次の順番のデバイスの有
無に関する情報とこれが有る場合に該デバイスの
デバイス番号に関する情報とを含む複数の入出力
待行列連結テーブル手段と、前記各チヤンネル対応に設けられ前記各待行列
中で入出力命令の起動を待つ入出力デバイスの有
無を示す入出力命令起動待表示手段と、前記各チヤンネル対応に設けられ前記入出力命
令起動の禁止を示す入出力命令起動禁止表示手段
とを含み、前記中央処理装置から入出力命令を受けた前記
チヤンネル制御装置は前記入出力命令により指定
されたチヤンネル番号およびデバイス番号により
対応する前記ヘツダテーブル手段および前記連結
テーブル手段の内容を参照しこれを用いて前記待
行列を作成し前記起動待表示手段をセツトし任意
のチヤンネルがアイドル状態になつたときに該チ
ヤンネルは対応する前記起動待表示手段と前記起
動禁止表示手段との表示を参照し前記制御装置に
割込みを発生しこれに応答して前記制御装置は対
応するチヤンネルの前記待行列を参照し待行列中
に登録されたデバイスに対する入出力命令の起動
を開始するようにしたことを特徴とする入出力制
御装置。