JPS6255754B2

JPS6255754B2 -

Info

Publication number: JPS6255754B2
Application number: JP55079257A
Authority: JP
Inventors: Tokuichi Tsunekawa
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1980-06-12
Filing date: 1980-06-12
Publication date: 1987-11-20
Also published as: JPS575476A

Description

【発明の詳細な説明】本発明は撮像装置に関し、特には、固体撮像素
子により像を走査する際に、該固体撮像素子より
該固体撮像素子内部で発生する暗電流信号と該暗
電流信号を含む走査信号とを出力せしめ、差動回
路により該走査信号から該暗電流信号を差し引く
ことにより上記像についての撮像信号を得ると共
に、積分時間制御回路により該撮像信号のレベル
に基づき、上記固体撮像素子の像信号積分時間を
制御する様に為した撮像装置における更なる改良
に係わるものである。

近年電荷結合デバイス（CCD）の如き固体撮
像素子が各方面に利用されるようになつて来た
が、CCDの如き固体撮像素子の出力にはその内
部での暗電流によるノイズ成分が含まれ、これに
より素子個有の性能が十分発揮できないことが多
くあつた。従つて固体撮像素子を用いた撮像装置
には上記の如き暗電流によるノイズ成分を検出し
て、これを出力から除去することが必要となり、
これについては既に提案されている。例えば、固
体撮像素子の受光部の一部を遮光して該遮光部に
より撮像素子内部での暗電流成分が得られる様に
し、該得られた暗電流成分を保持してこれを続い
て遮光されざる受光部によつて得られる走査信号
から差し引くことにより所謂暗電流補償を行う様
な技術が既に提案されている。

一方、これとは別に固体撮像素子は入射光の輝
度に対するそのダイナミツク・レンジを拡大する
ためにその電荷蓄積時間、即ち、光信号の積分時
間の制御を行うことが必要であり、これについて
も既に提案されている。例えば、固体撮像素子か
ら得られる走査信号の特定のレベル、例えば、ピ
ーク・レベルを検出してこれが所定の電圧範囲に
対してどの様な関係に在るか、即ち、該電圧範囲
内に納まつているか、或いはこれを上回つている
か又は下回つているかを判別し、上回つている場
合には積分時間をより短かくし、又、下回つてい
る場合にはより長くすることにより走査信号のピ
ーク・レベルが該所定の電圧範囲内に納まる様に
する様な積分時間の制御についての技術が既に提
案されている。

ところでこの様な固体撮像素子からの走査出力
の暗電流補償と走査信号のレベルを基いとするそ
の信号積分時間の制御と云う２つの技術を組合せ
て用いた場合、時として次の様な不都合が危惧さ
れることがある。即ち、それは、例えば、積分時
間制御回路による制御が可能な最長の積分時間の
下で固体撮像素子により光信号の積分が行れてい
る状態でその受光部に対する入射光の強度が急激
にしかも極度に増大した様な場合、該受光部にお
ける上記遮光部に対する漏光の強度が増大して該
遮光部での蓄積電荷量が極度に増大し、従つて、
該固体撮像素子からの走査出力の読み出しに当つ
て暗電流信号保持回路によつて保持される暗電流
信号のレベルが極端に増大するために続いて読み
出されて来る走査出力の、暗電流信号補償（又は
除去）回路（通常、これは差動回路である）によ
る暗電流成分除去後の走査信号のレベルが非常に
低くなつてしまい、これによりピーク検出回路に
よつて検出される走査信号のピーク・レベルが低
下するために、本来ならば固体撮像素子の信号積
分時間が短時間側に変更されなければならない
処、上記の最長の積分時間に固定されたままとな
ると云つた不都合の危惧である。勿論、この様な
不都合の危惧は、固体撮像素子の受光部の一部に
暗電流成分検出用の遮光部を設けた様な場合に限
らず、例えば、CCDフオト・センサにおいて電
荷転送用のCCDアナログ・シフト・レジスタの
内部で生起される電荷を暗電流成分として検出し
てこれにより暗電流補償を行おうとする様な場合
でも、受光部に対する入射光輝度の急激な増大に
よつて所謂ブルーミング現象を生じ、この時の拡
散による流出電荷が該CCDアナログ・シフト・
レジスタ内に流れ込んでしまう様な場合にも、或
いは又、この時の光励起によつて該CCDアナロ
グ・シフト・レジスタ内自体でも電荷が発生して
従つてその暗電流電荷分が著しく増大してしまう
様な場合等にも十分起り得ることであり、又、積
分時間の適否の判定方法についても、上に例記し
た走査信号のピーク・レベルを基いとする方法の
外、例えば、その平均値レベルを基いとする様な
方法や、或いは又、例えば、米国特許第4004852
号において開示されている様な該走査信号の２値
化処理後の、“１”又は“０”の計数値を基いと
する様な方法の場合等においても同様に生じ得る
ことであり、要するに固体撮像素子の走査出力の
暗電流補償と走査信号のレベルを基いとするその
信号積分時間の制御と云う２つの技術を組合せて
用いることによつて不可避的に生ずる致命的とも
言える欠陥である。

一般に、固体撮像素子を用いる撮像装置にあつ
ては該固体撮像素子の信号積分時間の制御範囲と
云うものは該撮像装置が使用される処の輝度条件
を予め想定してその最低輝度レベル及び最高輝度
レベルに応じてその上限及び下限が定められるの
が常であるが、ここで積分時間がその上限、即
ち、最長の時間に制御された状態でなお走査信号
のレベルが低過ぎると云う現象は、該撮像装置の
使用に適さない位に輝度が低いと云う状態もさる
こと乍ら、往々にして上述した様に、逆に輝度が
著しく高く、その結果、暗電流成分の信号レベル
が極度に増大している様な状態に陥つている様な
場合が多いものであり、そして、後者の場合には
固体撮像素子の信号積分時間を短時間側に切換え
ることにより装置は再び適正な走査信号を出力し
得る様になるものであり、従つて、この点におい
て、上述の様に固体撮像素子の走査出力の暗電流
補償と走査信号のレベルを基いとするその信号積
分時間の制御と云う２つの技術を組合せて用いる
場合には、それなり配慮が必要とされる訳であ
る。

本発明は以上に述べた様な事情に鑑みて為され
たもので、固体撮像素子からの走査出力の暗電流
補償と走査信号のレベルを基いとするその像信号
積分時間の制御と云う２つの技術を組合せて用い
る様にした撮像装置、即ち、具体的には、固体撮
像素子により像を走査する際に、該固体撮像素子
より該固体撮像素子内部で発生する暗電流信号と
該暗電流信号を含む走査信号とを出力せしめ、差
動回路により該走査信号から該暗電流信号を差し
引くことにより上記像についての撮像信号を得る
と共に、積分時間制御回路により該撮像信号のレ
ベルに基づき、上記固体撮像素子の像信号積分時
間を制御する様に為した撮像装置として、上述し
た様な、例えば、比較的長い像信号積分時間の下
で入射光輝度が急激に増大した様な場合に見られ
る像信号積分時間制御の好ましからぬ状態への進
行と云う不都合の危惧を確実に解消せしめて、斯
かる事態に対しても良好な像信号積分時間制御を
持続し得るより有利な改良を提供することを目的
とし、そして斯かる目的の下で本発明の撮像装置
は、上記積分時間制御回路により上記固体撮像素
子の像信号積分時間が制御可能な最長の積分時間
に調定されている状態で上記差動回路からの撮像
信号のレベルが所定のレベルを下回つたことを検
出することにより上記積分時間制御回路によつて
設定されるべき上記固体撮像素子の像信号積分時
間をより短かい積分時間にリセツトするためのリ
セツト用回路を備えたことを特徴とするものであ
る。

尚、以下に説明する本発明の実施例によれば、
上記リセツト用回路を、上記積分時間制御回路に
より上記固体撮像素子の像信号積分時間が制御可
能な最長の積分時間に調定されている状態で上記
差動回路からの撮像信号のレベルが上記所定のレ
ベルを下回つた状態が所定時間持続した際に該所
定時間の経過と共に上記積分時間制御回路によつ
て設定されるべき上記固体撮像素子の像信号積分
時間をより短かい積分時間にリセツトする様、構
成することが開示されているが、これは、前述し
た入射光輝度の急激な増大が瞬間的なもので従つ
て次の回の像の走査に際しては入射光輝度が元の
レベルに戻つている様な場合も往々にしてあり、
そして、この様な場合には無用な積分時間の切換
えを行わない方が好ましいと云う観点に鑑みて施
された工夫で、特に上述した様な入射光輝度の変
動に対して非常に有益なものである。

又、他の実施例によれば、上記リセツト用回路
を、上記積分時間制御回路により上記固体撮像素
子の像信号積分時間が制御可能な最長の積分時間
に調定されている状態で上記差動回路からの撮像
信号のレベルが上記所定のレベルを下回り、且
つ、この時、上記像の照度レベルが所定レベル以
上である場合に、上記積分時間制御回路によつて
設定されるべき上記固体撮像素子の像信号積分時
間をより短かい積分時間にリセツトする様、構成
することが開示されているが、これは、先に述べ
た様に積分時間が最長の時間に制御された状態で
なお走査信号のレベルが低過ぎると云う現像が、
撮像装置の使用に適さない位に入射光輝度が低い
と云う状態と、逆に該入射光輝度が著しく高く、
その結果、暗電流成分の信号レベルが極度に増大
している様な状態の双方において同様に生じ得る
ものである事実に鑑み、これらの各状態の相違を
弁別して、後者の場合にのみ積分時間のリセツト
を行うことにより適正な走査信号を得る様にする
と云う点で非常に有益なものである。

因みに、上記リセツト用回路によつてリセツト
されるべき上記のより短かい積分時間とは、実施
例によれば、制御可能な最短の積分時間若しくは
これに近い比較的短かい時間であるが、入射光輝
度が極度に上昇した様な場合に上述の如き不都合
が危惧されるものであることを考慮すると、最短
の積分時間とするものが最も効果的であろう。但
し、これは決して絶対的なものではなく、撮像装
置の使用目的等に応じて適宜決定されるものであ
ることは勿論のことである。

以下図面によつて本発明の実施例を詳細に説明
する。

先ず第１図は固体撮像素子に対する入射光輝度
及びこれに対するその信号積分時間、即ち、蓄積
時間（ここでは例えばt₁〜t₈の８段階でt₁は最
短、t₈は最長である）と画像信号出力との関係を
示したものである。Ｕ_MAX及びＵ_MINは画像信号出
力の例えばピーク値に対して設定された所定の適
正範囲の上限値及び下限値であり画像信号出力の
ピーク値がこれらの上限及び下限を越えると、即
ち、上限を上回るか、或いは下限を下回ると該適
正範囲内に復するように蓄積時間（t₁〜t₈）が制御
される。

次に第２図は、ブルーミングによる過剰電荷の
流出、或いは光のまわり込み等により生ずる暗電
流信号レベルの変動の様子とこれによる暗電流補
償後の出力の変動の関係を模式的に示したもので
ある。

Ａ，Ｂは固体撮像素子が画像情報を時系列的に
出力する場合の信号波形図であり、D₁〜D₃は暗
電流信号検出のためのダミー画素部の出力S₁〜S₅
…は感光画素部の出力である。ダミー画素部D₁
〜D₃にブルーミングあるいは光漏れを生じてい
ない場合がＡでありこれらを生じている場合がＢ
である。Ｃ，Ｄは感光画素部S₁〜S₅…によつて得
られる暗電流成分を含む画像情報からダミー画素
部D₁〜D₃によつて得られる暗電流信号成分を差
し引いた差動出力の信号波形図である。Ｃは真の
画像に対応する出力波形であり、Ｄは暗電流信号
の増大により真の画像に正確に対応しない出力波
形である。Ｄでは暗電流成分の増大により差動出
力信号のピーク値が上述の適正範囲の下限値Ｕ_MI
_Ｎを下回る様になるので蓄積時間制御回路系は画
像信号レベルが低いと判断して蓄積時間を更に長
くする様になり、従つて感光画素部の露光量（積
分量）は更に増大してダミー画素部へのブルーミ
ングによる過剰流出電荷の流れ込み或いは、光の
まわり込み量は更に増大する様になり、これによ
り差動出力信号のレベルは反対に低下の一途をた
どるので蓄積時間は更に長くなり、最終的には第
１図に示す最長の蓄積時間t₈に固定され、差動出
力信号もそのピーク値がt₈の破線で示すＵ_MIN以
下となる様なレベルに永久に固定（ラツチ）され
ることになる。

さて、それでは次に斯かる不都合を防止するこ
とを目的とした本発明の実施例について説明す
る。

第３図は本発明の一実施例を示すものであり、
図においてSPはCCDフオト・ダイオード・アレ
イ等の固体撮像素子で、S₁〜Ｓ_oはｎ個の画素か
ら成る感光画素部D₁，D₂は暗電流検出用の例え
ばマスクMSによつて遮光されたダミー画素部で
ある。FA₁，FA₂…，FA_n（ｍ＝ｎ＋２）は感光
画素部S₁〜Ｓ_o及びダミー画像部D₁，D₂に蓄えら
れた電荷を積分クリア信号ICGをハイ・レベルに
することによりクリアするための積分クリアゲー
ト、FB₁，FB₂，…FB_nは感光画素部S₁〜Ｓ_oにそ
の入射光の積分量に対応して蓄えられた電荷及び
ダミー画素部D₁，D₂に蓄えられた暗電流に対応
する電荷を電荷転送用アナログ・シフト・レジス
タCA₁〜CA₂mに移送するための電荷移送用ゲー
トである。アナログ・シフト・レジスタCA₁〜
CA₂mの出力電荷は抵抗R₁，R₂，R₃及びFET
FC₁，FC₂より成る電荷電圧変換回路を介して、
電圧情報として出力される。

AG₁は固体撮像素子SPの出力のうちダミー画
素部D₁，D₂によつて得られる信号のみを取り出
すためのアナログ・ゲートであり、これに続くホ
ールド用コンデンサＣ１、抵抗Ｒ４及びバツフア
増幅器BPは暗電流信号保持回路を構成する。抵
抗Ｒ４はコンデンサC₁とともにロウ・パス・フ
イルターを形成するための抵抗であり必ずしも必
要ではない。抵抗Ｒ５，Ｒ６，Ｒ７，Ｒ８及び演
算増幅器OP１は暗電流補償用作動回路としての
差動増幅回路を構成し、感光画素部S₁〜Ｓ_oによ
つて得られる暗電流成分を含む画像情報から上記
暗電流信号保持回路によつて保持されているダミ
ー画素D₁，D₂によつて得られた暗電流信号成分
を差し引くことにより、真の画像情報UFを出力
する。

AG₂上記差動増幅回路の出力のうち、感光画素
部S₁〜Ｓ_oに対応した信号のみを取り出すための
アナログ・ゲート、PDは該アナログ・ゲートAG
２を通じて得られる信号のピーク値（以下、VP
と記す）を検出するためのピーク検出回路、PH
は該ピーク検出回路で検出されたピーク値VPを
ホールドするためのピーク・ホールド回路、Ｒ
９，Ｒ１０，Ｒ１１は上記の上限及び下限の基準
電圧Ｖ_MAX及びＶ_MINを得るための分圧抵抗であ
る。CP１はピーク・ホールド・回路PHのホール
ド値VPを上限の基準電圧Ｖ_MAXに対して比較して
VP＞Ｖ_MAXでハイ・レベル信号を、VP≦Ｖ_MAXで
ロウ・レベル信号を出力するコンパレータ、CP
２は上記ホールド値VPを下限の基準電圧Ｖ_MINに
対して比較してVP＜Ｖ_MINでハイ・レベル信号
を、VP≧Ｖ_MINでロウ・レベル信号を出力するコ
ンパレータ、IVはコンパレータCP１の出力を反
転させるためのインバータで、その出力は蓄積時
間設定用のアツプ・ダウン・カウンタUDC（こ
こでは３ビツト構成のバイナリ・アツプ・ダウ
ン・カウンタである）のカウント・モード制御用
の信号として該アツプ・ダウン・カウンタUDC
に附与される。因みに該アツプ・ダウン・カウン
タUDCはここではインバータIVの出力のハイに
よりアツプ・カウント・モードとなり、ロウによ
りダウン・カウント・モードとなる様に設定され
ている。OR１はコンパレータCP１の出力とコン
パレータCP２の出力の論理和をとるためのオ
ア・ゲート、EXは上記アツプ・ダウン・カウン
タUDCの３ビツト出力Q₁，Q₂，Q₃と上記インバ
ータIVの出力との排他的論理和をとるためのイ
クスクルーシブ・オア・ゲート、ANは該オア・
ゲートOR１の出力とイクスクルーシブ・オア・
ゲートEXの出力と更に後述するタイミング・コ
ントロール回路TCCからのカウント用パルスCP
との論理積をとるためのアンド・ゲートで、その
出力は上記アツプ・ダウン・カウンタUDCのカ
ウント・クロツクとして該アツプ・ダウン・カウ
ンタUDCに附与される。尚、上記イクスクルー
シブ・オア・ゲートEXは蓄積時間が最短時間t₁
または最長時間t₈に設定された状態で更に短時間
または長時間側へのシフト情報がコンパレータ
CP１又はCP２から出力された場合にアツプ・ダ
ウン・カウンタUDCのリセツトを防止し、蓄積
時間を現在設定されている最短又は最長の蓄積時
間に固定するためのものである。因みに上記アツ
プ・ダウン・カウンタUDCの３ビツト出力Q₁〜
Q₃とこれによつて指定される上記８段階の蓄積
時間の対応関係は第４図に示す如くである。

TCCは第５図に示すタイミングチヤートに従
い、各種制御パルス及び制御信号を発生するため
のタイミング・コントロール回路であり、PUC
は電源オン時、固体撮像素子SPの電荷蓄積時間
を最短蓄積時間t₁にイニシヤル・セツトするため
の上記アツプ・ダウン・カウンタUDCに対する
リセツト用パルス、CPは固体撮像素子SPの信号
を１回読み出す毎に１回発生するアツプ・ダウ
ン・カウンタUDCのカウント用パルス（即ち、
蓄積時間制御用パルス）、Ａφ１は上記アナロ
グ・ゲートAG１を介して、１回の読み出し毎に
暗電流検出に必要な部分の信号、即ち、上記ダミ
ー画素部D₁，D₂に対応した信号を取り出すため
の、該アナログ・ゲートAG１に対するゲート制
御用信号、Ａφ２は上記アナログ・ゲートを介し
て、１回の読み出し毎に上記差動増幅回路の出力
のうち、上記感光画素部S₁〜Ｓ_oに対応した信号
を取り出すための、該アナログ・ゲートAG２に
対するゲート制御用信号、φ_Rは例えば各読み出
しの開始の直後に上記ピーク検出回路PDをリセ
ツトするためのピーク・リセツト用制御信号、φ
_Hは１回の読み出しの終了の度毎に上記ピーク検
出回路PDのリセツトされる以前のピーク検出値
VPをピーク・ホールド回路PHにホールドさせる
ためのピーク・ホールド用制御信号、SHは上記
固体撮像素子SPにおける電荷移送用ゲートFB₁〜
FB_nに対するゲート制御用パルス（シフト・パル
ス）、ICGは同じく積分クリア用ゲートFA₁〜
FA_nに対するゲート制御用信号（積分クリア信
号）、φ_１，φ_２は同じく電荷転送用アナログ・
シフト・レジスタCA₁〜CA₂mに対する転送用ク
ロツクパルス（即ち、ここではアナログ・シフ
ト・レジスタCA₁〜CA₂mは２相駆動型のもので
ある。又、ここではシフト・パルスSHはφ_１同
期である。）RSは同じく電荷―電圧変換回路
FET FC１に対するリセツト・パルスである。

尚、該タイミング・コントロール回路TCCは
アツプ・ダウン・カウンタUDCの出力Q₁〜Q₃に
よつて指示される時間情報に基づき固体撮像素子
SPの電荷蓄積時間の制御の機能を司るものであ
るが、具体的には第５図中にｔで示す積分クリア
信号ICGのロウ・レベルへの立下りからシフト・
パルスSHの立上りまでの期間をアツプ・ダウ
ン・カウンタUDCの出力Q₁〜Q₃の状態に応じて
上記のt₁〜t₈の８段階の間で制御することにより
該蓄積時間の制御を具現するものである。従つ
て、ここでは固体撮像素子SPの実際の電荷蓄積
時間は“上記の時間ｔ＋シフト・パルスSHのハ
イ・レベル持続期間△ｔ”と云うことになるもの
である。因みに上記固体撮像素子SPは上述した
様に２相駆動型のものであるが、その各画素の信
号はここではφ_１同期で出力され、且つ、シフ
ト・パルスSHと同期してその出力が開始されも
のである。

さて以上の撮像装置の構成に対し、ここでは本
発明による改良に従つて以下に説明する様な蓄積
時間リセツトのための構成が附加されている。即
ち、第３図において、NAは上記アツプ・ダウ
ン・カウンタUDCの出力Q₁〜Q₃の反転論理積を
とるためのナンド・ゲート・Ｒ１２及びＣ２は所
定の時定数回路を構成する抵抗及びコンデンサ、
Trはナンド・ゲートNAの出力のロウに応答して
該時定数回路を作動させるため上記コンデンサＣ
２に対する短絡用npnスイツチング・トランジス
タ、Ｒ１３及びＲ１４は所定の基準電圧を得るた
めの分圧抵抗、CP３は上記コンデンサＣ２の端
子電圧と抵抗Ｒ１３及びＲ１４による基準電圧と
を比較してコンデンサＣ２の端子電圧が基準電圧
を越えた際にハイ・レベル信号を出力するコンパ
レータで、その出力は一方で上記タイミング・コ
ントロール回路TCCからのアツプ・ダウン・カ
ウンタUDCに対するクリア・パルスPUCを受け
るオア・ゲートOR２に附与され、そして該オ
ア・ゲートOR２の出力は上記アツプ・ダウン・
カウンタUDCにリセツト・パルスとして附与さ
れる。

さて以上の構成において、先ず、装置の電源が
投入されると、この時、タイミング・コントロー
ル回路TCCよりアツプ・ダウン・カウンタUDC
に対するリセツト・パルスPUC（パワー・アツ
プ・クリア・パルス）が出力されてこれはオア・
ゲートOR２を通じて該アツプ・ダウン・カウン
タUDCに附与され、そして該アツプ・ダウン・
カウンタUDCがリセツトされてその出力Q₁〜Q₃
が全てロウとなることにより固体撮像素子SPの
指定蓄積時間は第４図に示す如く先ず最短蓄積時
間t₁にイニシヤル・セツトされる様になる。一
方、電源の投入によりタイミング・コントロール
回路TCCは更に固体撮像素子SPに対し転送用ク
ロツク・パルスφ_１，φ_２及びリセツト・パルス
RSの出力を開始すると共に、更に積分クリア信
号ICGをハイと為して積分クリア用ゲートFA₁〜
FA_nをオンと為すことによりその画素部D₁，D₂
及びS₁〜Ｓ_oにおける発生電荷の蓄積を禁止する
様になる。この状態で外部トリガ信号が該タイミ
ング・コントロール回路TCCに附与されると、
該タイミング・コントロール回路TCCはこのト
リガ信号に応答して第５図に示す如く積分クリア
信号ICGを直ちにロウと為して積分クリア用ゲー
トFA₁〜FA_nをオフと為すことにより画素部の
D₁，D₂及びS₁〜Ｓ_oでの発生電荷の蓄積を開始さ
せると共に、この時に上記アツプ・ダウン・カウ
ンタUDCの出力Q₁〜Q₃によつて指示されている
蓄積時間（即ち、この場合は最短の時間t₁であ
る）の計時を開始し、そして、この計時が終了す
るとシフト・パルスSHを出力する様になる。従
つて、この時点で、電荷移送用ゲートFB₁〜FB_n
がオンとなることにより上記の計時が行われてい
る間に画素部D₁，D₂及びSD₁〜SDnに蓄積された
電荷が該電荷移送用ゲートFB₁〜FB_nを通じて電
荷転送用アナログ・シフト・レジスタCA₁〜
CA₂mの各対応するビツトに取り込まれた後、該
アナログ・シフト・レジスタCA₁〜CA₂mを通じ
て電荷―電圧変換回路へ転送され、ここで電圧変
換されて電圧情報として出力される様になる。
尚、タイミング・コントロール回路TCCはシフ
ト・パルスSHを出力するとその後、再び積分ク
リア信号ICGをハイと為して積分クリア用ゲート
FA₁〜FA_nをオンと為すことにより画素部D₁，
D₂及びS₁〜Ｓ_oでの発生電荷の蓄積を禁止する様
になる。

さてこの様にして固体撮像素子SPから走査信
号の出力が開始されると、該走査信号の出力に際
し、タイミング・コントロール回路TCCは第５
図に示す如くダミー画素部D₁，D₂に対応した信
号が出力されるタイミングでアナログゲートAG
１に対するゲート制御用信号Ａφ１をハイと為し
て該アナログ・ゲートAG１をオンと為し、従つ
て、該ダミー画素部D₁，D₂に対応した信号がコ
ンデンサＣ１により固体撮像素子SPの暗電流信
号としてホールドされ、該ホールドされた暗電流
信号はバツフア増幅器BPを通じて差動増幅回路
の一方の入力に附与される様になる。従つて、該
差動増幅回路は続いてその他方の入力に感光画素
部S₁〜Ｓ_oに対応した信号を受けることにより該
信号から上記暗電流信号成分を差し引いた信号、
即ち、暗電流補償された画像情報信号VFを出力
する様になる。一方、この時、タイミング・コン
トロール回路TCCは第５図に示す如く固体撮像
素子SPから上記感光画素部S₁〜Ｓ_oに対応した信
号が出力される期間、アナログ・ゲートASG２
に対するゲート制御用信号Ａφ２をハイと為すこ
とにより該アナログ・ゲートAG２をオンと為
し、従つて、差動増幅回路の出力のうち、上記感
光画素部S₁〜Ｓ_oに対応した出力がピーク検出回
路PDに附与されることになる。該ピーク検出回
路PDはタイミング・コントロール回路TCCから
の第５図に示す如きリセツト信号φ_Rにより例え
ば上記ダミー画素部D₁，D₂に対応した信号が得
られる期間において既にリセツトされており、そ
して、アナログ・ゲートAG２を通じて上記感光
画素部S₁〜Ｓ_oに対応した差動増幅回路の出力を
附与されることによりそのピーク値を検出する様
になる。そして固体撮像素子SPからの上記感光
画素部S₁〜Ｓ_oに対応した信号の出力が終了する
と、この時点でタイミング・コントロール回路
TCCは第５図に示す如くゲート制御用信号Ａφ
_２をロウと為してアナログ・ゲートAG₂をオフと
為すことによりピーク検出回路PDによるピーク
値検出を終了させると共に、その後、ピーク・ホ
ールド回路PHに対してホールド信号φ_Hを附与し
てこの時点での該ピーク検出回路PDのピーク検
出出力VPをホールドさせる様になる。該ピー
ク・ホールド回路PHにピーク値VPがホールドさ
れると、コンパレータCP１及びCP２は夫々該ホ
ールドされたピーク値VPを上限及び下限の基準
電圧Ｖ_MAX及びＶ_MINに対して比較し、その比較結
果をハイ又はロウの論理信号として出力する様に
なる。即ち、今、例えば、VP＜Ｖ_MINであつたと
するとコンパレータCP１の出力はロウ、コンパ
レータCP２の出力はハイとなり、従つて、イン
バータIVの出力がハイとなることによりアツ
プ・ダウン・カウンタUDCがアツプ・カウン
ト・モードに設定されると共に、オア・ゲート
OR１の出力がハイとなり、又、この時、イクス
クルーシブ・オア・ゲートEXの出力もハイとな
る。従つて、ピーク・ホールド回路PHによるピ
ーク検出回路PDのピーク検出出力VPのホールド
の終了後、タイミング・コントロール回路TCC
より第５図に示す如くアツプ・ダウン・カウンタ
UDCに対するカウント・パルスCPが出力される
と、該カウント・パルスCPはアンド・ゲートAN
を通じて該アツプ・ダウン・カウンタUDCのカ
ウント入力に附与されて該アツプ・ダウン・カウ
ンタUDCが１つカウント・アツプし、従つて、
その出力Q₁〜Q₃がロウ，ロウ，ハイの状態とな
ることにより第４図に示す如く固体撮像素子SP
の指定蓄積時間が最短時間t₁から次のt₂に切換え
られることになる。従つて、タイミング・コント
ロール回路TCCは次回の走査に際しては積分ク
リア信号ICGのロウ・レベルへの立下りからシフ
ト・パルスSHの立上りまでの期間ｔを時間t₂に
従つて制御することにより固体撮像素子SPの蓄
積時間を伸長させる様になり、これより上記差動
増幅回路を通じて得られる画像情報信号VFのレ
ベルが上昇させられる様になる。この蓄積時間の
変更動作はＶ_MIN≦VP≦Ｖ_MAXの状態が得られる
まで繰り返され、そして最終的にＶ_MIN≦VP≦Ｖ
_MAXの状態が得られる様になると、この時点でコ
ンパレータCP１及びCP２の出力が共にロウとな
ることによりオア・ゲートOR１の出力がロウと
なつてタイミング・コントロール回路TCCから
のカウント・パルスCPの、アツプ・ダウン・カ
ウンタUDCに対する附与がアンド・ゲートANに
より禁止され、従つて、この時点で蓄積時間の変
更が停止されて蓄積時間はこの適正な時間に維持
されることになる。勿論、該適正な蓄積時間の下
で走査が繰り返される間に、再びVP＜Ｖ_MINの状
態を生ずれば上述の動作により蓄積時間は更に長
い時間へと切換えられる様になるし、また、逆に
VP＞Ｖ_MAXの状態を生ずれば、コンパレータCP
１の出力はハイ、コンパレータCP２の出力はロ
ウとなつてインバータIVの出力がロウとなるこ
とによりアツプ・ダウン・カウンタUDCがダウ
ン・カウント・モードに設定され、そしてタイミ
ング・コントロール回路TCCからのカウント・
パルスCPによつて１つカウントダウンすること
により蓄積時間が短い時間へと１段切換えられる
様になり、斯くしてこの様な動作を通じて固体撮
像素子SPの蓄積時間は常に適正な時間、即ち、
Ｖ_MIN≦VP≦Ｖ_MAXと云う適正な画像信号レベル
が得られる様な時間に制御されることになる。

尚、以上の説明において、イニシヤル・セツト
された最短の時間t₁が適正な蓄積時間、即ち、Ｖ
_MIN≦VP≦Ｖ_MAXとなる様な蓄積時間であれば蓄
積時間がこの時間t₁に維持されることは言うまで
もないことであるが、一方、この最短時間t₁の下
でVP＞Ｖ_MAXとなつても、この場合にはコンパレ
ータCP１の出力がハイ、コンパレータCP２の出
力がロウでインバータIVの出力がロウとなるこ
とによりイクスクルーシブ・オア・ゲートEXの
出力もロウとなり、従つて、蓄積時間の変更は行
われず、該最短時間t₁に固定されたままとなる。

さて、以上の様な制御の過程で、例えば、蓄積
時間が最長の時間t₈に制御された状態で、なお
VP＜Ｖ_MINの状態を生じたとすると、既に述べた
様に斯かる状態は固体撮像素子SPに対する入射
光の輝度が装置の使用に適さない位に極めて低い
状態であるか、或いは、入射光輝度の極端な増大
により暗電流信号レベルが極度に増大しているか
のいずれかであるが、ここでは後者に起因してい
るものと見做して以下に述べる様な制御が行われ
る。即ち、蓄積時間が最長時間t₈に指定されてい
る状態ではアツプ・ダウン・カウンタUDCの出
力Q₁〜Q₃は第４図に示す如く全てハイとなつて
いる訳であるが、この状態でVP＜Ｖ_MINとなると
コンパレータCP１の出力がロウ、コンパレータ
CP２の出力がハイとなり、そして、インバータ
IVの出力がハイとなることによりイクスクルー
シブ・オア・ゲートEXの出力がロウとなつてタ
イミング・コントロール回路TCCからのカウン
ト・パルスCPの、アツプ・ダウン・カウンタ
UDCに対する附与がアンド・ゲートANによつて
禁止される一方で、この時、それまでハイであつ
たナンド・ゲートNAの出力がロウとなることに
よりそれまで導通状態にあつたトランジスタTr
が不導通となつてコンデンサＣ２が抵抗Ｒ１２を
通じて充電される様になり、そして、該コンデン
サＣ２の端子電圧が抵抗Ｒ１３，Ｒ１４によつて
設定されている所定の基準電圧を越える様になる
と、即ち、所定の時間が経過すると、この時点で
コンパレータCP３の出力がロウからハイに変わ
り、従つて、この時の該コンパレータCP３のハ
イ・レベル出力がオア・ゲートOR２を通じてア
ツプ・ダウン・カウンタUDCに附与されること
により該アツプ・ダウン・カウンタUDCがリセ
ツトされてその出力Q₁〜Q₃は全てロウとなり、
斯くして固体撮像素子SPの蓄積時間が最短時間t₁
にリセツトされる様になる。従つて、蓄積時間が
最長の時間t₈に制御された状態でなおVP＜Ｖ_MIN
となる様な状態が、上述した様に、固体撮像素子
SPに対する入射光輝度の極端な増大による暗電
流信号レベルの極度の増大に起因しているもので
あれば、この蓄積時間のリセツトにより斯かる状
態から脱却させられて適正な画像信号、若しくは
これに近い画像信号が得られる様になる訳であ
る。

尚、ナンド・ゲートNAの出力のロウによるト
ランジスタTrの不導通によつてコンデンサＣ２
の充電が開始されてその端子電圧が上記の所定の
基準電圧を越える様になる前に次の走査が行われ
て、この時に、若しVP＜Ｖ_MINの状態が解消され
ていればコンパレータCP２の出力がロウとなる
ためにナンド・ゲートNAの出力はハイとなり、
従つて、トランジスタTrが導通することにより
コンデンサＣ２が直ちに放電させられて蓄積時間
のリセツトは行われない。因みにこの場合、Ｖ_MI
_Ｎ≦VP≦Ｖ_MAXとなつたのであれば蓄積時間はそ
のままt₈に維持され、又、VP＞Ｖ_MAXとなつたの
であればコンパレータCP１の出力がハイとなる
ことにより蓄積時間はt₈からt₇へと切換えられる
ことになる。

さて以上説明した本発明の一実施例にあつては
固体撮像素子SPの蓄積時間が最長の時間t₈に制御
された状態でなおVP＜Ｖ_MINとなつた場合には前
述した様に固体撮像素子SPに対する入射光輝度
が装置の使用に適さない位に低い状態であると云
うことはあるも、一応、全て、固体撮像素子SP
に対する入射光輝度の極端な増大により暗電流信
号成分が極度に増大している状態であると見做し
て無条件に蓄積時間のリセツトを行う様にしてい
たが、場合によつてはこれら両者の相違を積極的
に判別して後者の場合にのみ蓄積時間のリセツト
を行う様にしても良いことは勿論のことであり、
そしてそのためには例えば第６図に示す如き輝度
レベル判定用回路の構成を第３図示回路系の構成
に対して附加する様にすれば良いものである。即
ち、第６図において、LSは上記固体撮像素子SP
に対する入射光と実質的にほぼ同等の光の輝度を
測定するための測光素子、OP２は該測光素子LS
と共に測光回路を構成する演算増幅器、Ｒ１５及
びＲ１６は所定の基準電圧を設定するための分圧
抵抗、CP４は上記測光回路の出力を該基準電圧
に対して比較して測光回路出力が基準電圧以上の
場合にのみハイ・レベル信号を出力する様に為さ
れたコンパレータであり、斯かる回路構成によれ
ば固体撮像素子SPに対する入射光輝度が所定レ
ベル以上の場合にのみコンパレータCP４の出力
がハイになるものであるから該コンパレータCP
４の出力を第３図示ナンド・ゲートNAの入力に
附加的に与えることにより該ナンド・ゲートNA
の出力は蓄積時間が最長の時間t₈に制御され、し
かもVP＜Ｖ_MINとなつた状態でも入射光輝度が上
記所定レベルよりも低い場合には上記コンパレー
タCP４の出力がロウであるからその出力はハイ
のままであり、これに対し、同様の状態で入射光
輝度が上記所定レベル以上である場合には上記コ
ンパレータCP４の出力がハイであるからその出
力はロウとなり、斯くして固体撮像素子SPに対
する入射光輝度が装置の使用に適さない位に低状
態と逆に固体撮像素子SPに対する入射光輝度の
極端な増大により暗電流信号成分が極度に増大し
ている状態との判別が行なわれて後者の場合にの
み上述の蓄積時間のリセツトが行われることにな
る訳である。

又、以上に説明した実施例では上記のリセツト
すべき蓄積時間を最短の時間t₁としていたが、確
かに上述した様に入射光輝度の極端な増大が予想
される場合にはこの最短の時間t₁へのリセツトが
最も効果的なものであるが、場合によつては、特
に固体撮像素子SP特性等によつてはこのリセツ
トすべき蓄積時間を最短の時間t₁とせずにこれに
近い比較的短かい時間、例えば、第４図のt₂，t₃
若しくはt₄等の時間としても良いことは勿論のこ
とであり、そしてそのためには第３図示回路系の
構成の一部を第７図に示す如く変形すれば良いも
のである。即ち、第７図において、TCC′は第３
図示タイミングコントロール回路TCCと同様の
タイミング・コントロール回路であるが、ここで
は第３図示タイミング・コントロール回路TCC
が有する機能の外に更に上記コンパレータCP３
のハイ・レベル出力に応答してパワー・アツプ・
クリア・パルスPUCと同様の単一のクリア・パ
ルスCLRをアツプ・ダウン・カウンタUDCに対
して出力することにより該アツプ・ダウン・カウ
ンタUDCをリセツトさせると共に、更に該クリ
ア・パルスCLRの出力後、直ちに上記カウン
ト・パルスCPと同様の副カウント・パルスCP′を
所定数出力する機能を備えており、そして、該副
カウント・パルスCP′は一方で上記アンド・ゲー
トANの出力を受けるオア・ゲートOR３を通じて
上記アツプ・ダウン・カウンタUDCのカウント
入力に附与される様に為されている。以上の外は
オア・ゲートOR２が不要とされている点を除き
第３図示構成と同様の構成である。

斯かる構成によれば、上述した様にコンパレー
タCP３の出力がハイになると、これに応答して
タイミング・コントロール回路TCC′は直ちにク
リア・パルスCLRを出力してアツプ・ダウン・
カウンタUDCをリセツトさせると共に、該クリ
ア・パルスCLRの出力後、直ちに副カウント・
パルスCP′を所定数出力し、そしてこれはオア・
ゲートOR３を通じて該アツプ・ダウン・カウン
タUDCに附与される。一方、この状態ではVP＜
Ｖ_MINであるためにコンパレータCP１の出力がロ
ウとなつていて従つて該アツプ・ダウン・カウン
タUDCはアツプ・カウント・モードに設定され
ており、従つて、該アツプ・ダウン・カウンタ
UDCは一度リセツトされた後、該副カウント・
パルスCP′に応答してその附与数分だけカウン
ト・アツプし、斯くして、蓄積時間はこの時の該
副カウント・パルスCP′の附与数によつて決まる
時間にリセトされることになる。即ち、該副カウ
ント・パルスCP′の附与数を１とすればこの時の
リセツトされるべき蓄積時間は第４図からも明か
な様にt₂となり、附与数を２，３，…と増すこと
によりリセツトされるべき蓄積時間はt₃，t₄…と
なる訳である。

尚、第６図に示した輝度レベル判定用回路はこ
の第７図に示す変形例に対しても附加し得るもの
であることは言うまでもないことである。

以上詳述した様に本発明によれば、固体撮像素
子からの走査出力の暗電流補償と走査信号のレベ
ルを基いとするその像信号積分時間の制御と云う
２つの技術を組合せて用いる様にした撮像装置、
即ち、具体的には、固体撮像素子により像を走査
する際に、該固体撮像素子より該固体撮像素子内
部で発生する暗電流信号と該暗電流信号を含む走
査信号とを出力せしめ、差動回路により該走査信
号から該暗電流信号を差し引くことにより上記像
についての撮像信号を得ると共に、積分時間制御
回路により該撮像信号のレベルに基づき、上記固
体撮像素子の像信号積分時間を制御する様に為し
た撮像装置として、例えば、比較的長い像信号積
分時間の下で入射光輝度が急激に増大した様な場
合に見られる像信号積分時間制御の好ましからぬ
状態への進行と云う不都合の危惧が確実に解消さ
れて、斯かる事態に対しても良好な像信号積分時
間制御を持続し得ることにより常に適正な撮像信
号を得ることが出来る様になるもので、上述した
様な撮像装置において極めて有益なものである。

尚、固体撮像素子の像信号積分時間の適否の判
定方法としては実施例では画像信号のピーク・レ
ベルが所定のレベル範囲内に納つているか否かを
判別する如き方法を採用していたが、本発明が斯
かる実施例の形態のみに限られるものではないこ
とは言うまでもないことで、既に述べた様に例え
ば画像信号の平均レベルが所定のレベル範囲内に
納つているか否かを判別する様な方法や、或いは
画像信号を量子化してその量子化の状態を判別す
る様な方法を採用する場合にも十分有効なもので
ある。

同様に固体撮像素子内部に生ずる暗電流信号の
検出方法についても実施例では固体撮像素子の画
素配列の一部をマスク（これは例えばAl蒸着層
の如き手段によつて形成し得るものである）によ
つて遮光することにより該遮光されたダミー画素
部を通じて暗電流信号を得る様にしていたが、こ
の外に感光作用を全く有さない暗電流発生部を設
けてこれにより暗電流信号を得る様にしたり、或
いは又、これらに代えて電荷転送用アナログ・シ
フト・レジスタの一部に空転送部を設定して、該
空転送部により暗電流信号を得る様にしても良い
ものである。即ち、後者の場合には例えば第３図
に示す固体撮像素子SPの構成においてダミー画
素部D₁，D₂に対する電荷移送用ゲート部FB₁，
FB２等を削除してレジスタ部CA₁〜CA４等によ
つて得られる信号を暗電流信号として検出する様
にすれば良いものである。

又、実施例では蓄積時間リセツト用回路中に抵
抗Ｒ１２及びコンデンサＣ２から成るCR時定数
回路を設けて、蓄積時間が最長のt₈でなおVP＜
Ｖ_MINの状態が所定時間持続した場合にこの所定
時間の経過と共に蓄積時間のリセツトを行う様に
することにより例えばこの所定時間内に上述の様
な状態が解消された場合には蓄積時間のリセツト
は行わない様に配慮してあるが、この様な配慮を
必要としない場合にはコンパレータCP３の出力
に代えてナンド・ゲートNAの出力を直接オア・
ゲートOR２又は第７図示変形例の場合にはタイ
ミング・コントロール回路TCC′に附与する様に
しても良いものである。

因みに本発明の撮像装置は例えば本件出願人に
係る特願昭52―505号（特開昭53―85453号）、同
じく特願昭52―506号（特開昭53―85454号）、同
じく特願昭52―117235号（特開昭54―51556号）
等において提案されている様な距離検出装置、又
は、同じく特願昭53―38566号（特開昭54―
130825号）においてその実施例として開示されて
いる様な距離検出装置、或いは又、前述の米国特
許第4004852号において開示されている様な距離
検出装置等に適用し得るものである。

尚、実施例中のピーク検出回路PD及びピー
ク・ホールド回路PHとしては例えば上記の本件
出願人に係る特願昭53―38566号（特開昭54―
130825号）の実施例中に開示されている様なピー
ク検出回路及びピーク保持回路（サンプル・ホー
ルド回路）の構成を採用し得るものである。

【図面の簡単な説明】

第１図は固体撮像素子に対する入射光輝度及び
これに対するその信号積分時間と画像信号出力と
の関係を示す図、第２図は暗電流信号レベルに変
動の様子とこれによる暗電流補償後の出力の変動
の関係を示す図、第３図は本発明の一実施例の回
路系の構成を示す回路図、第４図は第３図示実施
例における蓄積時間（信号積分時間）設定用アツ
プ・ダウン・カウンタの出力とこれによつて指定
される蓄積時間との関係を示す図、第５図は第３
図示実施例の動作を表わすタイミング・チヤー
ト、第６図は第３図示実施例に対する改良例とし
て附加し得る輝度レベル判定用回路の一例を示す
部分回路図、第７図は第３図示実施例に対する一
変形例の特に変形に係わる要部の回路構成を示す
部分回路図である。 SP…固体撮像素子、D₁，D₂…暗電流検出用ダ
ミー画素部、MS…マスク、S₁〜Ｓ_o…感光画素
部、AG１，Ｒ４，Ｃ１…暗電流検出及び保持回
路の構成要素、OP１，Ｒ５〜Ｒ８…暗電流補償
用差動回路の構成要素、PD，PH，Ｒ９〜Ｒ１
１，CP１，CP２…信号積分時間適否判定用回路
の構成要素、UDC…積分時間設定用回路として
のアツプ・ダウン・カウンタ、TCC；TCC′…積
分時間制御回路としてのタイミング・コントロー
ル回路、NA，Tr，Ｃ２，Ｒ１２〜Ｒ１４，CP
３；TCC′，OR３…積分時間リセツト用回路の構
成要素、LS，OP２，Ｒ１５，Ｒ１６，CP４…輝
度レベル判定用回路の構成要素。

Claims

【特許請求の範囲】１固体撮像素子により像を走査する際に、該固
体撮像素子より該固体撮像素子内部で発生する暗
電流信号と該暗電流信号を含む走査信号とを出力
せしめ、差動回路により該走査信から該暗電流信
号を差し引くことにより上記像についての撮像信
号を得ると共に、積分時間制御回路により該撮像
信号のレベルに基づき、上記固体撮像素子の像信
号積分時間を制御する様に為した撮像素子におい
て、上記積分時間制御回路により上記固体撮像素
子の像信号積分時間が制御可能な最長の積分時間
に調定されている状態で上記差動回路からの撮像
信号のレベルが所定のレベルを下回つたことを検
出することにより上記積分時間制御回路によつて
設定されるべき上記固体撮像素子の像信号積分時
間をより短い積分時間にリセツトするためのリセ
ツト用回路を備えたことを特徴とする撮像装置。２上記リセツト用回路を、上記積分時間制御回
路により上記固体撮像素子の像信号積分時間が制
御可能な最長の積分時間に調定されている状態で
上記差動回路からの撮像信号のレベルが上記所定
のレベルを下回つた状態が所定時間持続した際に
該所定時間の経過と共に上記積分時間制御回路に
よつて設定されるべき上記固体撮像素子の像信号
積分時間をより短い積分時間にリセツトする様、
構成した特許請求の範囲第１項に記載の撮像装
置。３上記リセツト用回路を、上記積分時間制御回
路により上記固体撮像素子の像信号積分時間が制
御可能な最長の積分時間に調定されている状態で
上記差動回路からの撮像信号のレベルが上記所定
のレベルを下回り、且つ、この時、上記像の照度
が所定レベル以上である場合に、上記積分時間制
御回路によつて設定されるべき上記固体撮像素子
の像信号積分時間をより短い積分時間にリセツト
する様、構成した特許請求の範囲第１項又は同第
２項に記載の撮像装置。