JPS6255796B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はデジタル回路によつて波形を発生する
ようにし、特に高調波成分が変調信号によつて変
化するようにした電子楽器の楽音発生装置に関す
る。

デジタル技術の進歩に伴い、デジタル回路で波
形データを発生し、そのデジタル波形データをデ
ジタル−アナログ変換器でアナログ信号に変換し
てアナログ信号波形を発生することが可能となつ
た。このようなデジタル回路による波形発生は電
子楽器にも用いられ、種々の音色の波形が発生可
能な電子楽器が製品化されている。

従来、前述の様なデジタル回路による電子楽器
の楽音発生方式として、(イ)正弦波合成方式、(ロ)可
変フイルタ方式、(ハ)波形メモリ読み出し方式と、
(ニ)周波数変調方式等がある。

前述(イ)の正弦波合成方式は基本波並びに高調波
の正弦波信号をデジタル回路で発生し、そのデジ
タル波形信号を合成して所望の音色の楽音を発生
する方式である。この方式は所望の倍音構成の楽
音を得る場合には必要とする倍音の種類数の計算
チヤンネルを必要とする。さらに時間的にスペク
トラムを変化させる場合には各倍音ごとに振幅レ
ベルを可変するための倍音の種類数の高調波制御
信号を必要とする。この方式は前述の計算チヤン
ネル並びに高調波制御信号が倍音の種類数の回路
を必要とするので発生回路が大きくなり、さらに
高調波制御信号の発生制御が複雑となる問題を有
している。

(ロ)の可変フイルタ方式はデジタルフイルタを用
いるものでフイルタの周波数特性を高調波制御信
号によつて変化させる方式である。この方式はデ
ジタルフイルタの回路が大きくなる問題を有す
る。さらに固定サンプリングレートで波形を発生
した場合、すなわち固定サンプリングレートでデ
ジタルフイルタの入力となる原音を発生した場合
には高調波を多く有する波形を得ることが難し
く、ひいてはデジタルフイルタの高調波領域での
効果が半減するという問題を有する。またさらに
この方式は折返し歪を発生する問題を有してい
る。

(ハ)の波形メモリ読出し方式はあらかじめメモリ
等に記憶されている波形データを順次位相角に対
応して読み出して波形を発生する方式である。前
述の波形メモリに記憶されている波形データは楽
音として発生する楽音波形のデータであるため、
その波形のスペクトラムは固定となつていた。そ
のためスペクトラムを変化させるにはスペクトラ
ムの変化に対応した波形データをメモリに記憶し
ておかなければならず、さらにそれらを順次スペ
クトラムの変化に対応して読み出すための制御回
路を必要とする。それゆえこの方式はメモリの容
量は増大し制御回路も複雑となる問題を有してい
た。なお、この(ハ)の波形メモリ読出し方式のひと
つの展開を開示したものとして、特開昭54−
61511号公報、特開昭54−61512号公報、特開昭55
−164898号公報などがある。これらの開示技術
は、楽音の周波数を決定する周波数情報を、波形
一周期の途中で切換えるようにしたもので、波形
メモリに記憶された波形（例えば正弦波）を、歪
んだ形状の波形として読出すようになる。

しかし、この先行技術において、波形の歪ませ
方を変更しようとすれば、周波数情報を適宜変更
せねばならず、しかも発生楽音の周波数を変化さ
せることなく、波形の歪ませ方を変えるには、複
雑な計算を必要とするなど、改善すべき問題があ
つた。

(ニ)の方式は周波数変調を応用したものであり、
搬送波と変調波すなわち２個の正弦波を用いて周
波数比、変調深さを変えることにより倍音を変化
させる方式である。この方式は倍音をある程度制
御することは可能であるが、各倍音がベツセル関
数的に変化するため、スペクトラムの包絡がなめ
らかに変化する楽音を得ることが困難であつた。

本発明は、上述した背景に基づきなされたもの
で、正弦波あるいは余弦波を歪ませて矩形波のよ
うな波形を得るもので、当該波形の位相の変調度
合を、変調信号によつて設定できるようにした電
子楽器の楽音発生装置を提供すること特徴とす
る。

即ち、本発明は、波形一周期にわたり均一レー
トで変化するアドレス信号の最上位ビツトを除く
残余ビツト信号と、変調信号生成手段から発生さ
れる変調信号とを入力して、前記残余ビツト信号
を前記変調信号にて除算することによつて、修正
手段は、波形の前半の半周期で、且つアドレス信
号が前記変調信号と一致するまでの第１の期間
に、波形の前半の半周期を読み出す修正アドレス
信号を得、また波形の前半の半周期で、且つ前記
変調信号より前記アドレス信号が大の範囲である
第２の期間に、前記第１の期間の最終の指定アド
レスである第１の最終アドレスを修正アドレス信
号として出力し、また波形の後半の半周期で、且
つ前記変調信号と前記波形の半周期との加算値
に、前記アドレス信号が一致するまでの第３の期
間に、前記波形の後半の半周期を読み出す修正ア
ドレス信号を得、更に、前記波形の後半の半周期
で、且つ前記変調信号と前記波形の半周期との加
算値により前記アドレス信号が大の範囲である第
４の期間に、前記第３の期間の最終の指定アドレ
スである第２の最終アドレスを修正アドレス信号
として出力するようにし、このようにして発生す
る修正アドレス信号にて、記憶手段に記憶された
正弦波もしくは余弦波をアクセスすることによつ
て前述のような歪んだ波形を得るようにしたこと
を特徴とする。

以下、図面を用いて本発明を詳細に説明する。

第１図は本発明の実施例の回路構成図である。
第１図においては本発明を電子鍵盤楽器に応用し
た実施例である。鍵盤１の第１の出力は周波数情
報発生回路２に、第２の出力は高調波制御信号発
生回路４とエンベロープ制御信号発生回路５に入
力する。周波数情報発生回路２の出力は位相角計
算回路３の第１の入力端子に加わる。位相角計算
回路３の出力はその第２の入力端子と波形合成回
路８の入力端子Ａに接続される。高調波制御信号
発生回路４の出力は加算回路６の第１の入力端子
に接続される。加算回路６の第２の入力端子には
図示しない他の回路からの制御信号が入力する。
加算回路６の出力は波形合成回路８の入力端子Ｂ
に入力する。エンベロープ乗算回路７の第１の入
力には波形合成回路８の出力端子Ｃが、第２の入
力にはエンベロープ制御信号発生回路５の出力が
それぞれ接続される。エンベロープ乗算回路７の
出力は図示しないデジタル−アナログ変換回路
DACに接続される。鍵盤１は押下された鍵の位
置情報や押下された鍵のタイミング信号を発生す
る回路であり、鍵の位置情報は周波数情報発生回
路２に、鍵のタイミング信号は高調波制御信号発
生回路４、エンベロープ制御信号発生回路５にそ
れぞれ入力する。周波数情報発生回路２は前述の
押下された鍵の位置情報から、その鍵に対応した
周波数情報すなわち位相角情報を発生する回路で
あり、たとえば特定のクロツクによつて順次位相
角情報を出力する。位相角計算回路３は第１の入
力端子と第２の入力端子とに加算される情報を加
算し出力する。位相角計算回路３の出力は位相角
計算回路３の第２の入力端子に加わるので周波数
情報発生回路２より発生した位相角情報は特定の
クロツクによつて順次位相角計算回路３の内容に
加算される。すなわち、位相角計算回路３によつ
て周波数情報発生回路２より発生した位相角情報
は累算される。その累算は１周期単位で行なわ
れ、１周期以上の位相角となつた場合には１周期
の位相が減算される。第１図の実施例において
は、たとえば2¹²を１周期の位相角（即ち２πに
相当する）とし、それ以上の値となつた時には、
キヤリーが出力されるがそのキヤリーを使用して
いないので、結果的には１周期分の位相角を減算
したものとなつている。位相角計算回路３の出力
は波形合成回路８の入力端子Ａに入力する。高調
波制御信号発生回路４には前記タイミング信号が
入力し、高調波制御信号発生回路４によつて例え
ば時間と共に高調波成分を変化させるための音色
制御信号に変換される。その出力すなわち音色制
御信号は加算回路６において外部からの制御信号
例えば外部の操作子によつて音色を変化させるた
めの制御信号と加算される。加算回路６は外部か
ら制御信号を入力しない場合には省略も可能であ
る。加算回路６の出力は波形合成回路８の入力端
子Ｂに加わる。波形合成回路８は入力端子Ａより
入力する均一レートで変化する位相角即ちアドレ
ス信号から１周期間にわたつてレートが変化する
修正アドレス信号を得、波形をアクセスするため
の回路であり、入力端子Ｂより入力する制御信号
によつてそのレートは変化する。

例えば、波形合成回路８は第２図に示すように
割算回路９と波形メモリ１０よりなる。割算回路
９は入力端子Ａより入力する位相角を特定の位相
角範囲で入力端子Ｂより入力する音色制御信号に
よつて割算し、他の特定範囲で異なる値でさらに
割算するような動作をする。すなわち、波形合成
回路８において位相角の進み方が１周期にわたつ
て一定ではなく、変化するようになされたもので
ある。その結果は波形合成回路８内の波形メモリ
１０をアクセスし、波形データが出力端子Ｃより
出力される。この時のメモリアクセスは１周期に
わたつて一定ではなく１周期で変化するので、波
形メモリ１０に格納されている波形の位相を歪ま
せた波形データが出力端子Ｃより出力される。

鍵盤１の音色情報はさらにエンベロープ制御信
号発生回路５に入力する。エンベロープ制御信号
発生回路５は、出力する楽音の振幅を変化させる
制御データを発生する。その出力すなわちエンベ
ロープ信号はエンベロープ乗算回路７に入力す
る。一方、波形合成回路８の出力端子Ｃより出力
された波形データがエンベロープ乗算回路７に入
力しており、エンベロープ乗算回路７において、
その波形データとエンベロープ信号が乗算され、
出力される。

第３図は第２図に示した本発明の実施例の波形
合成回路の構成をさらに詳細に示した回路図であ
る。

第３図の波形合成回路８は矩形波を発生する回
路である。第３図における本発明の実施例におい
ては、入力端子Ｎ，Ｍがそれぞれ第１図における
波形合成回路８の入力Ａ，Ｂに対応する。すなわ
ち入力端子Ｎには第１図の位相角計算回路３の出
力例えば12ビツトの位相角データN₀〜N₁₁が入力
し、入力端子Ｍには第１図の加算回路６からの例
えば12ビツトの変調深さデータM₀〜M₁₁が入力す
る。入力端子Ｍの各ビツトM₀〜M₁₁は割算器DIV
の入力端子B₀〜B₁₁にそれぞれ入力する。入力端
子Ｎの最上位ビツトを除く各ビツトN₀〜N₁₀は割
算器DIVの入力端子A₁〜A₁₁に接続されている。
割算器DIVの入力端子A₀は接地されている。割算
器DIVの出力端子D₀〜D₁₁は余弦波の1/2周期が格
納されているリードオンリメモリROMのアドレ
ス端子に接続される。一方、入力端子Ｎの最上位
ビツトN₁₁は排他的論理オアEOR₁の第１の入力
に接続されている。すなわち入力端子Ｎより入力
したデータの最上位ビツトN₁₁がローレベルのと
きは排他的論理オアEOR₁はバツフアとして、ま
たハイレベルのときはインバータとして動作す
る。排他的論理オアEOR₁の第２の入力にはリー
ドオンリメモリROMの出力O₀〜O₁₁がそれぞれ
加わり、排他的論理オアEOR₁の出力は端子Ｃに
接続されている。

ここで入力端子Ｎより入力する値を位相角アド
レス値NXとし、さらに1/2周期すなわち1/2Ｔ以
前のときの値をNX₁、1/2Ｔ以降のときの値を
NX₂とする。NX₁とNX₂は上位ビツトN₁₁が異な
り、NX₁はN₁₁がローレベル、NX₂はハイレベル
となる。

NX≦1/2Ｔのときには前述したように、上位ビ
ツトN₁₁はローレベルとなる。その出力は排他的
論理オアEOR₁に入力しているので、排他的論理
オア群EOR₁はバツフアとして動作する。この状
態において、NX≦MXのときには、アドレス値
すなわち割算器DIVの出力D₁〜D₁₁は1/2波長の波
形を記憶しているリードオンリメモリROMのア
ドレスをアクセスする。入力端子Ｎが上位方向に
１ビツトシフトされているので、この範囲すなわ
ちNX≦1/2Ｔにおいて、全てのリードオンリメモ
リROMに記憶されているデータが指定されてリ
ードオンリメモリROMの出力がそのまま、端子
Ｃより出力される。一方、NX＞MXのときには
割算器DIVの出力は全てハイレベルとなる。これ
は割算器DIVの出力は小数点以下の値を出力して
おり、１以上の場合にはすべてハイレベルとなる
ように回路が構成されている。すなわち、NX＞
MXのときには出力はすべてハイレベルであるの
で、リードオンリメモリROMの出力はリードオ
ンリメモリROMに記憶されている1/2波長の最終
値となる。NX＞1/2Ｔのときには、上位ビツト
N₁₁はハイレベルとなる。その出力は排他的論理
オアEOR₁に入力しているので排他的論理オア
EOR₁はインバータとして動作する。この状態に
おいて、上位１ビツトすなわちN₁₁を除いた入力
端子Ｎより入力した値NX′がNX′≦MXのときに
は、割算器DIVの出力は前述のNX≦MXのときと
同じ働きとなる。しかしながら、このときのリー
ドオンリメモリROMの出力は排他的論理オア
EOR₁によつてインバートされ、さらにリードオ
ンリメモリROMに記憶されている波形は余弦波
の1/2波長であるので、端子Ｃより出力される波
形はNX≦MXのときと逆に変化する。NX＞MX
のときには割算器DIVの出力はすべてハイレベル
となり、排他的論理オアEOR₁がインバータとし
て動作しているので、端子Ｃより出力される値は
リードオンリメモリROMの出力値の逆の値とな
る。

第４図はその波形図を示す。横軸は時間ｔを、
縦軸は振幅の正規化値を示す。波形AXは変調深
さ情報MXがMX＝1/2Ｔの場合と、波形BXはMX
＜1/2Ｔの場合の波形である。前述したように１
周期の半分すなわち前半1/2Ｔにおいては、NX≦
MXのときには演算後の位相角アドレス値LX₁は
このときのNXの値NX₁に対して LX₁＝（NX₁／MX₁）・1/2Ｔ …(4) となる。さらにNX＞MXのときにはこのときの
演算後の位相角アドレス値LX₁′は前記したよう
にそのときのNXの値NX₁′に関係なく LX₁′＝1/2Ｔ …(5) となる。第３図の本発明の実施例においては、特
に1/2Ｔを乗じていないが、割算器DIVにおいて
はバイナリ演算であり、周期Ｔも二つのベキ乗の
値であるので、各ビツトの接続によつて等価的に
1/2Ｔを乗じた結果となつている。後半の1/2周期
においてはこのときのNX，LXの値、NX₂、LX₃
は(4)、(5)式と同じになる。前半の1/2Ｔ周期とほ
ぼ同じ動作となるが、リードオンリメモリROM
の出力が排他的論理オアEOR₁によつてインバー
とトれているので、その振幅は反転した波形とな
る。これによつてBX′のような矩形波となり、そ
の矩形波の波形、すなわち換言するならば、スペ
クトラムは変調深さ情報MXによつて変化する。

第５図、第９図は本発明の実施例における出力
波形ａとスペクトラムｂをそれぞれ示す。第５図
〜第９図ａの横軸は時間、縦軸は振幅を示す。ま
た、第５図〜第９図ｂの横軸は周波数ｆ、縦軸は
その各周波数の振幅を示す。

変調深さ100％すなわちMX＝1/2Ｔの場合に
は、その出力波形は余弦波となり、第５図はその
波形とスペクトラムを示す。しかし、第６図〜第
９図に示す変調深さが100％未満のときには高調
波を発生し、その高調波は３次、５次、７次……
…のように奇数次の高調波となる。この奇数次の
高調波は第５図〜第９図ｂに示すようにその構成
比がMXに関係して変化する。また、この動作に
おいては理想的には偶数次の高調波は発生しな
い。

以上の本発明の実施例においては割算回路を用
いるが、これは掛算回路でも可能である。さら
に、本発明の実施例の波形発生回路を複数用い
て、特有の波形を合成することにより様々な波形
を得ることが可能となる。このときの合成では基
本波の位相を変えることによつても様々な波形を
得ることができる。

また、さらに本発明の実施例においては、リー
ドオンリメモリROMに格納された波形は1/2周期
の余弦波であるが、これは1/4周期の余弦波でも
よく、更には正弦波でも可能である。さらに、第
１図の加算回路６に接続されている外部回路によ
り変調深さ情報MXを時間的に変化させることが
可能である。

以上述べたように本発明によれば、簡単なデジ
タル回路によつてスペクトラムの包絡がなめらか
に変化する波形を発生することが可能となるばか
りでなく、矩形波の高次の高調波を除去した波形
を得ることが可能となる。さらに、その高調波の
含まれ方、換言するならば、それらの波形の形状
を簡単に変えることができ、またその波形形状を
時間的に変化させることが可能となる。また、さ
らに変調深さを時間的に変化させることにより時
間的に高調波の構成比が変化するような波形を簡
単に得ることができる。

【図面の簡単な説明】

第１図は本発明を電子楽器に応用した実施例の
構成図、第２図は第１図における波形合成回路の
構成図、第３図は第２図のさらに詳細な割算回路
並びにメモリの回路構成図、第４図は本発明の波
形形成を説明する波形図、第５図ａ、第６図ａ、
第７図ａ、第８図ａ、第９図ａは本発明の実施例
による出力波形図、第５図ｂ、第６図ｂ、第７図
ｂ、第８図ｂ、第９図ｂはそのスペクトラム図で
ある。 ４……高調波制御信号発生回路、６……加算回
路、８……波形合成回路、９……割算回路、１０
……波形メモリ、EOR₁……排他的論理オア、
ROM……リードオンリメモリ、DIV……割算
器。

Claims (1)

1. 【特許請求の範囲】 １ 正弦波もしくは余弦波の少なくとも一部の波
   形を表現する波形情報を記憶する記憶手段と、 この記憶手段に記憶された前記波形情報を読み
   出すために、生成すべき楽音波形の周波数に対応
   し、波形一周期にわたり均一レートで変化するア
   ドレス信号を発生するようにしたアドレス信号生
   成手段と、 前記記憶手段に記憶された前記波形情報を歪ん
   だ波形を表現する波形情報として読み出す際の位
   相の変調度合を決定する変調信号を発生する変調
   信号生成手段と、 前記アドレス信号生成手段から発生される前記
   アドレス信号の最上位ビツトを除く残余ビツト信
   号と、前記変調信号生成手段から発生される前記
   変調信号とを入力し、前記残余ビツト信号を前記
   変調信号にて除算することにより、 (イ) 前記波形の前半の半周期で、且つ前記アドレ
   ス信号が前記変調信号と一致するまでの第１の
   期間に、前記波形の前半の半周期を読み出す修
   正アドレス信号を出力し、 (ロ) 前記波形の前半の半周期で、且つ前記変調信
   号より前記アドレス信号が大の範囲である第２
   の期間に、前記第１の期間の最終の指定アドレ
   スである第１の最終アドレスを修正アドレス信
   号として出力し、 (ハ) 前記波形の後半の半周期で、且つ前記変調信
   号と前記波形の半周期との加算値に、前記アド
   レス信号が一致するまでの第３の期間に、前記
   波形の後半の半周期を読み出す修正アドレス信
   号を出力し、更に、 (ニ) 前記波形の後半の半周期で、且つ前記変調信
   号と前記波形の半周期との加算値より前記アド
   レス信号が大の範囲である第４の期間に、前記
   第３の期間の最終の指定アドレスである第２の
   最終アドレスを修正アドレス信号として出力す
   るようにした修正手段と、 この修正手段から出力される前記修正アドレ
   ス信号を前記記憶手段に供給して前記波形情報
   をアクセスするアクセス手段と、 を具備したことを特徴とする電子楽器の楽音発生
   装置。 ２ 前記変調信号生成手段は、時間経過と共に変
   化する前記変調信号を生成するようにしたことを
   特徴とする特許請求の範囲第１項記載の電子楽器
   の楽音発生装置。 ３ 前記アドレス信号生成手段は、波形の位相角
   を指定する位相角情報を前記アドレス信号とし
   て、生成すべき波形の周波数に対応する均一レー
   トで出力するようにしたことを特徴とする特許請
   求の範囲第１項または第２項に記載の電子楽器の
   楽音発生装置。