JPS625632A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPS625632A JPS625632A JP60146203A JP14620385A JPS625632A JP S625632 A JPS625632 A JP S625632A JP 60146203 A JP60146203 A JP 60146203A JP 14620385 A JP14620385 A JP 14620385A JP S625632 A JPS625632 A JP S625632A
- Authority
- JP
- Japan
- Prior art keywords
- arsenic
- substrate
- doping
- molecular beam
- inas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体薄膜の製造方法に関する。[Detailed description of the invention] (Industrial application field) The present invention relates to a method for manufacturing a semiconductor thin film.
(従来の技術)
近年高速バイポーラ素子、マイクロ波用素子あるいけ超
格子構造素子などへの応用を目的とじてこれまでのシリ
コン薄膜成長技術に比べ、より低温で成長が行なわれ、
従って不純物分布を乱すことがほとんどないという特徴
を有する高真空内でのシリコン分子線成長(8iMEB
)技術が盛んに研究開発されている。(Conventional technology) In recent years, growth has been performed at lower temperatures than conventional silicon thin film growth techniques for the purpose of application to high-speed bipolar devices, microwave devices, and superlattice structure devices.
Therefore, silicon molecular beam growth (8iMEB) in a high vacuum is characterized by hardly disturbing the impurity distribution.
) technology is being actively researched and developed.
(発明が解決しようとする問題点)
この様なシリコン分子線成長技術において、ドーピング
方法としてシリコンと同時に分子線セルから分子状もし
くは原子状の不純物を飛ばす方法が一般的に行なわれて
いる。そこで、ドーピングのためのN型不純物としては
分子線セルから容易に飛ばすことができるアンチモンに
限られてきた。(Problems to be Solved by the Invention) In such a silicon molecular beam growth technique, the doping method generally involves blowing molecular or atomic impurities out of the molecular beam cell at the same time as silicon. Therefore, the N-type impurity for doping has been limited to antimony, which can be easily removed from the molecular beam cell.
しかし、現在の半導体素子製造プロセスにおいては、N
型不純物としてヒ素、リンが主として使われており、こ
れらの不純物に対する技術の蓄積も多い。ところが、K
−セル内で単体のヒ素を加熱してドーピングする場合に
1ま、ヒ素の昇化温度が低いために一七ルの温度を10
0℃前後で微小に制御しなければならず非常にむつかし
い。また、200℃で装置本体のベーキングを行なうだ
けでもヒ素は蒸気圧が高く回り込みが激しいため装置内
に充満し汚染する。また、ドーピング時においても中性
ヒ素分子のシリコンへの付着係数は非常に小さいために
、高濃度ドーピングを行なうためには多量のヒ素を飛ば
さねばならずやはり装置内が汚染される。さらに、中性
のヒ素をつかってドーピングを行なうと、シャッターの
開閉によって不純物プロファイルを変化させても基板表
面に不純物のパイルアップ(表面高濃度層)ができるた
めに実際の不純物プロファイルはシャッターの開閉に追
従せずキャリア濃度はゆるやかに変化し、その結果急峻
な不純物プロファイルが得られない。However, in the current semiconductor device manufacturing process, N
Arsenic and phosphorus are mainly used as type impurities, and many technologies have been accumulated for dealing with these impurities. However, K.
- When doping single arsenic by heating it in a cell, the heating temperature of arsenic is low;
It must be minutely controlled at around 0°C, which is extremely difficult. Furthermore, even if the main body of the device is simply baked at 200° C., the vapor pressure of arsenic is high and the amount of arsenic circulates around the device, causing it to fill and contaminate the device. Further, even during doping, since the adhesion coefficient of neutral arsenic molecules to silicon is very small, in order to perform high concentration doping, a large amount of arsenic must be blown away, which also contaminates the inside of the device. Furthermore, when doping is performed using neutral arsenic, even if the impurity profile is changed by opening and closing the shutter, a pile-up of impurities (surface high concentration layer) will occur on the substrate surface, so the actual impurity profile will change when the shutter opens and closes. The carrier concentration changes slowly without following the current, and as a result, a steep impurity profile cannot be obtained.
そこで、アイヤー(8,S、 Iyer )等はジャー
ナル・オプ・アプライド・フィツクス(J、 Appl
−Phys、)52(1981)5608に述べられ
ているように、新しい層を成長する場合最初にシリコン
は蒸発堆積させずに不純物のみ蒸発堆積して基板表面に
不純物のパイルアップをつくる方法1プレビルドアツプ
(prebui ld up )“、また、一つの層の
成長が終わった時、短時間950℃ないし1000℃の
高温処理を行ない表面に残った不純物を除去してしまう
方法ゝフラッシュオフ(flashoff )“を提案
しているが、これによると高温熱処理が必要となり、低
温成長という本来のシリコン分子線成長法の利点がそこ
なわれ今度は高温熱処理による不純物分布の変化が起こ
って来ると思われる。Therefore, Iyer (8, S, Iyer) et al.
-Phys, ) 52 (1981) 5608, when growing a new layer, silicon is not evaporated first, but only impurities are evaporated and deposited to create a pile-up of impurities on the substrate surface. "prebuild up" and "flashoff", a method in which when the growth of one layer is finished, a high temperature treatment of 950 to 1000 degrees Celsius is performed for a short period of time to remove impurities remaining on the surface. However, this would require high-temperature heat treatment, which would undermine the original advantage of silicon molecular beam growth, which is low-temperature growth, and would likely lead to changes in impurity distribution due to high-temperature heat treatment.
以上の様な欠点を克服するため、Be1l研のジェー・
シー・ビーン(J、 C−Bean )等はジャーナル
・オプ・バキューム・サイエンス・アンド・テクノロジ
(J−Vac−8c i、 Technol−) 20
(2)(1982)137、に述べられている↓うに
、成長中ホウ素及びヒ素の低速イオン打ち込みを行なう
方法を提案している。しかし、この方法ではイオン打ち
込み装置をMBE装置と結合させねばならず、装置が巨
大化する上にλIBk装置側の真空度の悪化が問題とな
る。In order to overcome the above drawbacks, Be1l Lab's J.
C-Bean et al., Journal of Vacuum Science and Technology (J-Vac-8ci, Technol-) 20
(2) (1982) 137, proposes a method of performing slow ion implantation of boron and arsenic during growth. However, in this method, the ion implantation device must be combined with the MBE device, which increases the size of the device and poses problems such as deterioration of the degree of vacuum on the λIBk device side.
本発明の目的は、この様な従来の欠点を除去せしめて、
高濃度のヒ素ドーピングを行ない、しかもエピタキシャ
ル膜の欠陥密度を減少し、しかも不純物のプロファイル
乞急峻にし、しかも装置内をヒ素によって汚染すること
がな一牛導体薄膜の製造方法を提供することにある。The purpose of the present invention is to eliminate such conventional drawbacks,
To provide a method for manufacturing a single conductor thin film which is doped with arsenic at a high concentration, reduces the defect density of the epitaxial film, makes the impurity profile steeper, and does not contaminate the inside of the device with arsenic. .
(問題前を解決するための手段)
本発明によれば、シリコン分子線成長における不純物ド
ーピングにおいて、インジウムヒ素もしくはガリウムヒ
素あるいけインジウムガリウムヒ素力)ら蒸発するヒ素
の一部をイオン化し基板上にシリコン分子線と共に照射
することによってドーピングを行なうことを特徴とする
半導体薄膜の製造方法が得られる。(Means for Solving the Problem) According to the present invention, in impurity doping in silicon molecular beam growth, a part of arsenic evaporated from indium arsenide or gallium arsenide (or indium gallium arsenide) is ionized and transferred onto a substrate. A method for manufacturing a semiconductor thin film is obtained, characterized in that doping is performed by irradiation with a silicon molecular beam.
(作用)
この方法によれば、ヒ素ドーピングの際、ヒ素単体を使
わずにヒ素の化合物を使うことにより通常の温度範囲で
必要とする蒸気圧が得られるので装置内の汚染が防止芒
れる。かつ、イオン化セルを用いることによりドーピン
グきれるヒ素分子の付着係数が実効的に大幅に増加して
、ドーピングm度を変化きせた時の遷移領域幅が極めて
小さくなり急峻な不純物分布が得られる。また中性分子
のみを用いる場合にくらべ大幅にドーピング濃度を増加
させることができる。さらに又、同時にイオン化により
格子欠陥の発生要因が減少し、欠陥密度も減少できる。(Function) According to this method, when doping with arsenic, by using an arsenic compound instead of using arsenic alone, the required vapor pressure can be obtained within a normal temperature range, thereby preventing contamination within the device. In addition, by using an ionization cell, the adhesion coefficient of arsenic molecules that can be doped effectively increases significantly, and when the degree of doping is varied, the width of the transition region becomes extremely small, resulting in a steep impurity distribution. Furthermore, the doping concentration can be significantly increased compared to the case where only neutral molecules are used. Furthermore, at the same time, ionization reduces the factors that cause lattice defects, and the defect density can also be reduced.
(実施例)
次に本発明の一実施例について図面を参照して説明する
。第1図(a)は、フィラメント近傍のI nAaを熱
放射により加熱し、InAsのインジウムとヒ素の昇華
温度の差を利用してヒ素分子線のみを発生しかつ生じた
ヒ素分子線に電子線を放射することによって、ヒ素分子
線の一部をイオン化させるセルをもちいてドーピングを
行なったときのヒ素のドーピング量とイオン加速電圧の
関係を示したものである。(Example) Next, an example of the present invention will be described with reference to the drawings. Figure 1 (a) shows that InAa near the filament is heated by thermal radiation, and only arsenic molecular beams are generated by utilizing the difference in sublimation temperature between indium and arsenic in InAs, and electron beams are applied to the generated arsenic molecular beams. This figure shows the relationship between the amount of arsenic doped and the ion acceleration voltage when doping is performed using a cell that ionizes a part of the arsenic molecular beam by emitting .
ここで用いたイオン化セルは第4図に示すような構造で
あり、フィラメント40により加熱されたヒ素蒸発源4
1から蒸発したヒ素分子はグリッド42付近でフィラメ
ントからの熱電子により部分的にイオン化される。これ
らのイオンは引き出し電極43により引き出された後、
さらに基板電位(アース電位)との間に加速電圧44(
0〜2KV)が印加されているため、基板に向って加速
されろ。引き出し電極と基板との間には、必要に応じ7
アラデーカ、プ45を位置させることができ、イオン電
流を測定可能となっている。The ionization cell used here has a structure as shown in FIG. 4, with an arsenic evaporation source 4 heated by a filament 40
The arsenic molecules evaporated from 1 are partially ionized near the grid 42 by hot electrons from the filament. After these ions are extracted by the extraction electrode 43,
Furthermore, an accelerating voltage 44 (
0 to 2 KV) is applied, so it is accelerated toward the substrate. 7 between the extraction electrode and the substrate as necessary.
It is possible to position the Aradeca 45 and measure the ion current.
また第1図(b)は、エピタキシャル膜中にあられれる
転位密度と加速電圧の関係を示したものである。基板は
、P型で(100)面方位の単結晶シリコンウェハー、
成長温度は750℃、シリコンの成長速度け10X/8
である。第1図(a)に示した結果かられかるように、
ヒ素のドーピング量は、加速電圧依存性をもち、加速が
Oのときけ、4 X 10”cm−”であるが加速電圧
の増加とともに増加し、加速が1.5 KVのとき8X
10”am ”と最大となり、2.OKV以上では急激
に減少する。また、第1図(b)に示した結果かられホ
る様に、このときの転位密度にも加速電圧依存性があり
、加速がIKVのとき最小値2000cm”となり、2
.OKV以上では転位密度は急激に増加する。従って、
加速電圧0.5〜1.5KVの間でイオン化ドーピング
を行なえば高濃度ドーピングが実現でき、しかも転位密
度も減少できることがわかる。さらに、InAsからの
ヒ素の昇華温度は約400’C75:ので150℃の装
置本体のベーキングによってヒ素が飛び装置内を汚染す
ることはなく、またイオン化の効果により付着係数が増
大するため余分なヒ素を飛ばし装置内を汚染することな
くヒ素の高濃度ドーピングを行なうことができる。また
、ヒ素単体からヒ素を飛ばす場合には100℃前後でセ
ル温度を微妙に制復しなければならずたいへんむつかし
いがInAsTから飛ばすことによってセル温度を40
0℃前後に上げることができ温度の制御も容易になる。Further, FIG. 1(b) shows the relationship between the density of dislocations formed in the epitaxial film and the accelerating voltage. The substrate is a P-type single crystal silicon wafer with (100) plane orientation.
Growth temperature is 750℃, silicon growth rate is 10X/8
It is. As can be seen from the results shown in Figure 1(a),
The doping amount of arsenic has an accelerating voltage dependence; when the acceleration is O, it is 4 x 10"cm-", but it increases as the accelerating voltage increases, and when the acceleration is 1.5 KV, it is 8 x
The maximum is 10"am", and 2. Above OKV, it decreases rapidly. Furthermore, as can be seen from the results shown in Figure 1(b), the dislocation density at this time also has a dependency on the acceleration voltage, with a minimum value of 2000 cm'' when the acceleration is IKV, and 2
.. Above OKV, the dislocation density increases rapidly. Therefore,
It can be seen that if ionization doping is performed at an accelerating voltage of 0.5 to 1.5 KV, high concentration doping can be achieved and the dislocation density can also be reduced. Furthermore, the sublimation temperature of arsenic from InAs is approximately 400°C, so baking the main body of the device at 150°C will not release arsenic and contaminate the inside of the device, and the ionization effect increases the adhesion coefficient, so excess arsenic High concentration arsenic doping can be performed without blowing off and contaminating the inside of the device. In addition, when arsenic is removed from arsenic alone, the cell temperature must be slightly controlled at around 100°C, which is very difficult, but by removing it from InAsT, the cell temperature can be lowered to 40°C.
The temperature can be raised to around 0°C, making it easier to control the temperature.
加速電圧が0.5〜15KVの間が良い理由は、次の様
に考えられる。加速電圧がこの範囲より低いときには、
各ヒ素イオンがドーピングに必要なエネルギーを持って
いないからで、加速電圧が高いときにはエネルギーが多
すぎて再蒸発か起こっているか、もしくは基板内に打ち
込まれて不活性な状態で止まっているからであると考え
られる。また、このヒ素イオン化セルの前にファラデー
カップを置きイオン電流を測定したところ加速電圧によ
らず0.1μAであった。そこで、ヒ素イオンの付着係
数を1とし、0.1μAのヒ素イオンすべてが基板に到
達し、このヒ素イオンだけがキャリア濃度に寄与してい
ると仮定して計算すると8 x 10”cm−’となっ
た。この計算値は、実験値より2桁低いものである。こ
れについては次の様に考えられる。シリコン表面では、
ヒ素分子とヒ素イオンが混在していると考えられるが、
この状態でイオン必ら分子へのエネルギーの移動が起こ
り、多数のヒ素分子が活性化されて高濃度ドーピングが
可能になったと思われる。従って、中性のヒ素分子線と
ヒ素イオンを混ぜることによって、中性の分子線もしく
けイオンを単独に用いる場合より、約100倍の高濃度
ドーピングX5≧可能となることがわ必る。The reason why it is preferable for the accelerating voltage to be between 0.5 and 15 KV is considered as follows. When the accelerating voltage is lower than this range,
This is because each arsenic ion does not have the energy necessary for doping, and when the accelerating voltage is high, there is too much energy and either reevaporation occurs, or it is implanted into the substrate and remains in an inactive state. It is believed that there is. Further, when a Faraday cup was placed in front of this arsenic ionization cell and the ion current was measured, it was 0.1 μA regardless of the accelerating voltage. Therefore, assuming that the adhesion coefficient of arsenic ions is 1, that all 0.1 μA arsenic ions reach the substrate, and that only these arsenic ions contribute to the carrier concentration, the calculation results in 8 x 10"cm-'. This calculated value is two orders of magnitude lower than the experimental value.This can be explained as follows.On the silicon surface,
It is thought that arsenic molecules and arsenic ions are mixed,
In this state, energy is transferred from the ions to the molecules, activating many arsenic molecules and making high-concentration doping possible. Therefore, by mixing a neutral arsenic molecular beam and arsenic ions, it is possible to achieve doping at a concentration X5≧about 100 times higher than when a neutral molecular beam or arsenic ions are used alone.
第2図は、分子線セルとイオン化セルで不純物プロファ
イルを変化させたときの拡がり抵抗測定の結果である。FIG. 2 shows the results of spreading resistance measurements when changing the impurity profile between the molecular beam cell and the ionization cell.
これより、分子線セルの場合3には、ドーピング条件に
対応したキャリア分布は得られていないが、イオン化セ
ルの場合4にはドーピング条件に対応した急峻なキャリ
ア分布が得られている。From this, in case 3 of the molecular beam cell, a carrier distribution corresponding to the doping conditions was not obtained, but in case 4 of the ionization cell, a steep carrier distribution corresponding to the doping conditions was obtained.
次に、第3図に示す様にN+シリコン基板31上にコレ
クターであるN型エピタキシャル層32、s* 1oo
oXのベースであるP型エピタキシャル層33、エミッ
ターであるN型エピタキシャル層34をすべてシリコン
分子線エピタキシャル層ヲもちいてつくり、ドーピング
に加速1.OKVのイオン化セルをもちいたところ急峻
な不純物分布か可能になるため、分子線セルを用いた場
合より遷移領域を薄くでき実効的に活性領域を薄くでき
るので、分子線セルをもちいてつくった場合と比較して
、約5倍の高速動作が可能となった。Next, as shown in FIG. 3, an N type epitaxial layer 32, which is a collector, is formed on the N+ silicon substrate 31.
The P-type epitaxial layer 33 that is the base of oX and the N-type epitaxial layer 34 that is the emitter are all made using a silicon molecular beam epitaxial layer, and the doping is accelerated 1. When using an OKV ionization cell, a steep impurity distribution is possible, so the transition region can be made thinner than when using a molecular beam cell, and the active region can be effectively made thinner. It is now possible to operate approximately five times faster than before.
以上の実施例では、InAsからのヒ素ドーピングの場
合についてのみ述べたが、GaAsからもあるいはIn
GaAsからも同様にヒ素ドーピングを行なうことがで
きる。In the above embodiments, only the case of arsenic doping from InAs was described, but it is also possible to dope from GaAs or InAs.
GaAs can also be doped with arsenic.
(発明の効果)
以上、詳細に述べ念通り本発明に↓れば、装置内をヒ素
によって汚染することなく高濃度のヒ素ドーピングを行
ない、しかもエピタキシャル膜の欠陥密度を減少し、し
かも急峻な不純物のプロファイルを得ること紗;できる
。(Effects of the Invention) As described above in detail, if the present invention is carried out as intended, it is possible to perform high-concentration arsenic doping without contaminating the inside of the device with arsenic, reduce the defect density of the epitaxial film, and further reduce the steep impurity It is possible to get a profile of.
第1図は、ヒ素イオン化ドーピングを行なった場合の加
速電圧とヒ素ドーピング量、工、チビ。
ト密度の関係を示した図であり、第2図は、分子線セル
とイオン化セルによる不純物プロフッ1′ルな比較する
ための拡がり抵抗測定の結果を示した図である。第3図
は、本発明をもちいて製作したバイポーラトランジスタ
の断面図である。第4図は、イオン化セルの構造模式図
である。
図において、3・・・分子線セルによるドーピングプロ
ファイル、4・−・イオン化セルによるドービン第1図
刀口達を圧 (XV)
第2図
イ
υ−rFigure 1 shows the accelerating voltage, arsenic doping amount, and width when arsenic ionization doping is performed. FIG. 2 is a diagram showing the result of spreading resistance measurement for comparing impurity profiles between a molecular beam cell and an ionization cell. FIG. 3 is a cross-sectional view of a bipolar transistor manufactured using the present invention. FIG. 4 is a schematic diagram of the structure of the ionization cell. In the figure, 3... Doping profile by molecular beam cell, 4... Dobin by ionization cell, Figure 1, Toguchi pressure (XV), Figure 2, I
Claims (1)
、インジウムヒ素(InAs)もしくはガリウムヒ素(
GaAs)あるいはインジウムガリウムヒ素(InGa
As)から蒸発するヒ素の一部をイオン化し基板上にシ
リコン分子線と共に照射することによってヒ素ドーピン
グを行なうことを特徴とする半導体薄膜の製造方法。In impurity doping in silicon molecular beam growth, indium arsenide (InAs) or gallium arsenide (
GaAs) or indium gallium arsenide (InGa
A method for manufacturing a semiconductor thin film, characterized in that arsenic doping is performed by ionizing a portion of arsenic evaporated from As) and irradiating it onto a substrate together with a silicon molecular beam.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60146203A JPS625632A (en) | 1985-07-02 | 1985-07-02 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60146203A JPS625632A (en) | 1985-07-02 | 1985-07-02 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS625632A true JPS625632A (en) | 1987-01-12 |
Family
ID=15402453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60146203A Pending JPS625632A (en) | 1985-07-02 | 1985-07-02 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS625632A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63303889A (en) * | 1987-05-30 | 1988-12-12 | Matsushita Electric Ind Co Ltd | Device for producing semiconductor crystal thin film |
| JPS6450515A (en) * | 1987-08-21 | 1989-02-27 | Nec Corp | Manufacture of semiconductor thin film |
-
1985
- 1985-07-02 JP JP60146203A patent/JPS625632A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63303889A (en) * | 1987-05-30 | 1988-12-12 | Matsushita Electric Ind Co Ltd | Device for producing semiconductor crystal thin film |
| JPS6450515A (en) * | 1987-08-21 | 1989-02-27 | Nec Corp | Manufacture of semiconductor thin film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4385946A (en) | Rapid alteration of ion implant dopant species to create regions of opposite conductivity | |
| US10134832B2 (en) | Semiconductor device and method of manufacturing the same | |
| US3562022A (en) | Method of doping semiconductor bodies by indirection implantation | |
| JPS6066814A (en) | Method of producing semiconductor device | |
| US5838027A (en) | Semiconductor device and a method for manufacturing the same | |
| US3457632A (en) | Process for implanting buried layers in semiconductor devices | |
| US4806502A (en) | Method for doping semi-conductor material during epitaxial growth | |
| US4550031A (en) | Control of Si doping in GaAs, (Al,Ga)As and other compound semiconductors during MBE growth | |
| JPH08316164A (en) | Method of making semiconductor device | |
| Sansbury et al. | CONDUCTIVITY AND HALL MOBILITY OF ION‐IMPLANTED SILICON IN SEMI‐INSULATING GALLIUM ARSENIDE | |
| US3936321A (en) | Method of making a compound semiconductor layer of high resistivity | |
| JP3949192B2 (en) | Method for manufacturing diamond semiconductor device | |
| JPH05117088A (en) | Method for forming diamond n-type and p-type | |
| JPH09162136A (en) | Method for manufacturing semiconductor device | |
| JP4029466B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| JPH04132232A (en) | Field-effect transistor and its manufacture | |
| Davies et al. | Indium-based ohmic contacts to n-GaAs, fabricated using an ion-assisted deposition technique | |
| Chatterjee et al. | Electrical properties of be-implanted GaA1-xPx | |
| CN118782656B (en) | A semiconductor device having an active region structure | |
| US7138688B2 (en) | Doping method and semiconductor device fabricated using the method | |
| KR100299912B1 (en) | Method for fabricating insulating gate bipolar transistor | |
| KR19990072541A (en) | A process for fabricating a device with shallow junctions | |
| JP2003092270A (en) | Compound semiconductor processing method | |
| JPS61185923A (en) | Formation of semiconductor low resistance layer | |
| Ren et al. | Low‐frequency noise in electron irradiated n‐GaAs epitaxial layers |