JPS6257110B2 - - Google Patents
Info
- Publication number
- JPS6257110B2 JPS6257110B2 JP54111009A JP11100979A JPS6257110B2 JP S6257110 B2 JPS6257110 B2 JP S6257110B2 JP 54111009 A JP54111009 A JP 54111009A JP 11100979 A JP11100979 A JP 11100979A JP S6257110 B2 JPS6257110 B2 JP S6257110B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- compensation
- gate
- stage
- output stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H15/00—Transversal filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H15/00—Transversal filters
- H03H15/02—Transversal filters using analogue shift registers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/40—Charge-coupled devices [CCD]
- H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes
- H10D44/452—Input structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/36—Unipolar devices
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
【発明の詳細な説明】
この発明はドーブされた半導体層内に作られた
この層に対して反対導電型の第一区域を含む入力
段と半導体層上に絶縁して設けられた二つの入力
ゲートを備え、一方の入力ゲートにはアナログ入
力信号が導かれ、他方の入力ゲートには直流定電
圧が加えられ、第一区域にはクロツク電圧が加え
られるモノリシツク集積電荷転送デバイスに関す
るものである。
この層に対して反対導電型の第一区域を含む入力
段と半導体層上に絶縁して設けられた二つの入力
ゲートを備え、一方の入力ゲートにはアナログ入
力信号が導かれ、他方の入力ゲートには直流定電
圧が加えられ、第一区域にはクロツク電圧が加え
られるモノリシツク集積電荷転送デバイスに関す
るものである。
この種の電荷転送デバイスをアナログ信号の伝
送又はフイルタリング等の処理に使用する場合に
は伝送関数又は処理関数の乱れが生ずる。これは
主として信号に関係する個々の電荷量の隣り合せ
た電位の谷への送り込みが不完全であることに基
くものである。この障害が半導体層を被覆する絶
縁層との境界面で発生するものであれば個々の信
号電荷量にフアツト・ゼロ（fatt zero）と呼ば
れている一定の基底電荷量を加えることによつて
対処することができる。しかし各基底電荷量の大
きさは給電電圧の変動に関係するから出力信号の
直流電圧分又は直流電流分もこの変動の影響を受
けるという欠点がある。
送又はフイルタリング等の処理に使用する場合に
は伝送関数又は処理関数の乱れが生ずる。これは
主として信号に関係する個々の電荷量の隣り合せ
た電位の谷への送り込みが不完全であることに基
くものである。この障害が半導体層を被覆する絶
縁層との境界面で発生するものであれば個々の信
号電荷量にフアツト・ゼロ（fatt zero）と呼ば
れている一定の基底電荷量を加えることによつて
対処することができる。しかし各基底電荷量の大
きさは給電電圧の変動に関係するから出力信号の
直流電圧分又は直流電流分もこの変動の影響を受
けるという欠点がある。
この発明の目的はこの種のデバイスの出力信号
に対する給電電圧の変動の影響を減小させること
である。この目的は本発明によれば、転送電極列
中に設けられた補償段が半導体層上に絶縁して設
けられた二つの補償ゲート電極を備え、出力段か
ら遠い方の補償ゲート電極の横に並べて伝送ゲー
トが半導体層上に絶縁して設けられこの伝送ゲー
トはドレン端子を備える反対導電型の第二区域の
横にある半導体層部分を覆つており、ドープされ
た半導体層に作られた反対導電型の第一区域を含
み半導体層上に絶縁して設けられた二つの入力ゲ
ートを有する入力段を備え、一方の入力ゲートに
はアナログ入力信号が導かれ、他方の入力ゲート
には直流定電圧が加えられ、第一区域にはクロツ
ク電圧が加えられ、前記直流定電圧は、入力信号
の一つの極値に対してデバイスに与えられる基底
電荷に対応する値だけ異なつており、前記補償ゲ
ート電極の一方にはアナログ入力信号に関係する
補償直流電圧が加えられ、他方には直流定電圧が
加えられることにより達成される。
に対する給電電圧の変動の影響を減小させること
である。この目的は本発明によれば、転送電極列
中に設けられた補償段が半導体層上に絶縁して設
けられた二つの補償ゲート電極を備え、出力段か
ら遠い方の補償ゲート電極の横に並べて伝送ゲー
トが半導体層上に絶縁して設けられこの伝送ゲー
トはドレン端子を備える反対導電型の第二区域の
横にある半導体層部分を覆つており、ドープされ
た半導体層に作られた反対導電型の第一区域を含
み半導体層上に絶縁して設けられた二つの入力ゲ
ートを有する入力段を備え、一方の入力ゲートに
はアナログ入力信号が導かれ、他方の入力ゲート
には直流定電圧が加えられ、第一区域にはクロツ
ク電圧が加えられ、前記直流定電圧は、入力信号
の一つの極値に対してデバイスに与えられる基底
電荷に対応する値だけ異なつており、前記補償ゲ
ート電極の一方にはアナログ入力信号に関係する
補償直流電圧が加えられ、他方には直流定電圧が
加えられることにより達成される。
この発明によつて得られる利点は出力信号の直
流電圧分又は直流電流分に及ぼす給電電圧の変動
の影響を極めて正確に補償することができること
である。これは基底電荷の変動の原因となる物理
量自体が補償段において基底電荷変動の補償に利
用されることによるものである。例えばトランス
バーサル・フイルタのように複数の入力段を持つ
電荷転送デバイスの場合同符号の入力信号を評価
する総ての入力段に戻される出力信号と給電電圧
との関係をこれらの段に共通に設けられた単一の
補償段によつて打消すことが可能となる。
流電圧分又は直流電流分に及ぼす給電電圧の変動
の影響を極めて正確に補償することができること
である。これは基底電荷の変動の原因となる物理
量自体が補償段において基底電荷変動の補償に利
用されることによるものである。例えばトランス
バーサル・フイルタのように複数の入力段を持つ
電荷転送デバイスの場合同符号の入力信号を評価
する総ての入力段に戻される出力信号と給電電圧
との関係をこれらの段に共通に設けられた単一の
補償段によつて打消すことが可能となる。
図面を参照してこの発明を更に詳細に説明す
る。第１図にこの発明による電荷転送デバイスを
示す。これはある導電型にドープされた半導体層
１、例えばｎシリコン層の表面に作られたCCD
デバイスである。半導体層１は半導体材料又は絶
縁材料の基板上に成長したエピタキシヤル層であ
つても、あるいは基板となる厚い半導体板の一部
であつてもよい。半導体層１は薄い絶縁層２、例
えばSiO2層で覆われている。３は反対導電型即
ちｐ型の半導体区域であつて拡散又はイオン注入
による反転ドープによつて作られる。絶縁層２上
には一連の電極４乃至１３が並べて設けられ、こ
れらは金属例えばアルミニウムで作られるか高濃
度ドープポリシリコンで作られる。電極４と５は
第一入力ゲートと第二入力ゲートであり接続導線
を通して直流電圧Ｕ１又はアナログ入力信号ｕが
導かれる。半導体区域３にはクロツク電圧φDが
加えられ、区域３と電極４および５が電荷結合デ
バイスの入力段ESを構成する。
る。第１図にこの発明による電荷転送デバイスを
示す。これはある導電型にドープされた半導体層
１、例えばｎシリコン層の表面に作られたCCD
デバイスである。半導体層１は半導体材料又は絶
縁材料の基板上に成長したエピタキシヤル層であ
つても、あるいは基板となる厚い半導体板の一部
であつてもよい。半導体層１は薄い絶縁層２、例
えばSiO2層で覆われている。３は反対導電型即
ちｐ型の半導体区域であつて拡散又はイオン注入
による反転ドープによつて作られる。絶縁層２上
には一連の電極４乃至１３が並べて設けられ、こ
れらは金属例えばアルミニウムで作られるか高濃
度ドープポリシリコンで作られる。電極４と５は
第一入力ゲートと第二入力ゲートであり接続導線
を通して直流電圧Ｕ１又はアナログ入力信号ｕが
導かれる。半導体区域３にはクロツク電圧φDが
加えられ、区域３と電極４および５が電荷結合デ
バイスの入力段ESを構成する。
入力段ESに続く電極６乃至１３の中６から９
までと１２および１３は転送電極と呼ばれるもの
で図に示した三相動作の場合続く三つの転送電極
が一つの段を構成し、それぞれの接続線を通して
三相クロツク電圧φ１，φ２，φ３の一つが加え
られる。転送電極９，１２および１３はCCDの
最終段を構成する。電極９と１２の間には並べて
設けられた第一補償ゲート１０と第二補償ゲート
１１を含む補償段KSTが置かれている。
までと１２および１３は転送電極と呼ばれるもの
で図に示した三相動作の場合続く三つの転送電極
が一つの段を構成し、それぞれの接続線を通して
三相クロツク電圧φ１，φ２，φ３の一つが加え
られる。転送電極９，１２および１３はCCDの
最終段を構成する。電極９と１２の間には並べて
設けられた第一補償ゲート１０と第二補償ゲート
１１を含む補償段KSTが置かれている。
電極１３に続いてよく知られている出力段AS
が設けられているが、この実施例の場合この出力
段は半導体層１に対して反対導電型の拡散区域１
４を含んでいる。区域１４は電界効果トランジス
タ１５のソースドレン区間を通して端子１６に結
ばれ、この端子に参照電圧ＵRが印加される。ト
ランジスタ１５のゲートには端子１７を通してク
ロツク電圧φaが印加される。区域１４は更に電
荷効果トランジスタ１８のゲートに結ばれ、この
トランジスタのソース−ドレン区間は給電電圧を
導く端子１９と地電位との間の電流路に含まれて
いる。電界効果トランジスタ１８と接続点１９の
間に負荷素子２０が挿入されるがこの素子は一例
としてゲートがソース端子に結ばれている電界効
果トランジスタである。電界効果トランジスタ１
８のドレン端子と負荷素子２０との結合点は同時
に電荷結合デバイスの出力端Ａであり、１８と２
０は一つのインバータ段を構成する。
が設けられているが、この実施例の場合この出力
段は半導体層１に対して反対導電型の拡散区域１
４を含んでいる。区域１４は電界効果トランジス
タ１５のソースドレン区間を通して端子１６に結
ばれ、この端子に参照電圧ＵRが印加される。ト
ランジスタ１５のゲートには端子１７を通してク
ロツク電圧φaが印加される。区域１４は更に電
荷効果トランジスタ１８のゲートに結ばれ、この
トランジスタのソース−ドレン区間は給電電圧を
導く端子１９と地電位との間の電流路に含まれて
いる。電界効果トランジスタ１８と接続点１９の
間に負荷素子２０が挿入されるがこの素子は一例
としてゲートがソース端子に結ばれている電界効
果トランジスタである。電界効果トランジスタ１
８のドレン端子と負荷素子２０との結合点は同時
に電荷結合デバイスの出力端Ａであり、１８と２
０は一つのインバータ段を構成する。
第１図の実施例では第一入力ゲート４に直流定
電圧が印加され第二入力ゲートにアナログ入力信
号が導かれる。従つて第一補償ゲート１０には入
力信号ｕに関係する補償直流電圧Ｕ２が加えら
れ、第二補償ゲート１１に一定直流定電圧Ｕ１が
加えられらる。
電圧が印加され第二入力ゲートにアナログ入力信
号が導かれる。従つて第一補償ゲート１０には入
力信号ｕに関係する補償直流電圧Ｕ２が加えら
れ、第二補償ゲート１１に一定直流定電圧Ｕ１が
加えられらる。
第１図の回路の動作情況を電極４乃至１３の下
の半導体層と区域３および１４の表面電位φSの
経過を示した第２図と第３図の電圧時間ダイヤグ
ラムによつて詳細に説明する。クロツク電圧φD
（第３図）の作用によりドープ区域３の表面の電
位はＰD1又はＰD0（第２図）となる。入力ゲート
５の下では表面電位φSは最小入力信号uminに対
するP0と最大入力信号umaxに対するP1との間の
値をとる。直流定電圧Ｕ１は第一入力ゲート４の
下に一定の電位しきい値ＰBを作る。ここでＵ１
は最小入力信号uminより電位差ΔＰ＝P0−ＰBだ
け小さくなつている。転送電極６乃至９，１２お
よび１３の下では転送クロツク電圧φ１，φ２，
φ３が印加されたとき電位の値がP61、P71……
P131となり、クロツク電圧が切られたときP60、
P70、……、P130となる。区域１４はクロツクパ
ルスφaの作用でそれぞれの電荷量を読出す前に
トランジスタ１５を通して端子１６に導かれてい
る参照電位ＵRに結ばれ、電位値ＰRを設定する。
クロツクパルスφaの終了後区域１４は外部の電
位から切り離される。
の半導体層と区域３および１４の表面電位φSの
経過を示した第２図と第３図の電圧時間ダイヤグ
ラムによつて詳細に説明する。クロツク電圧φD
（第３図）の作用によりドープ区域３の表面の電
位はＰD1又はＰD0（第２図）となる。入力ゲート
５の下では表面電位φSは最小入力信号uminに対
するP0と最大入力信号umaxに対するP1との間の
値をとる。直流定電圧Ｕ１は第一入力ゲート４の
下に一定の電位しきい値ＰBを作る。ここでＵ１
は最小入力信号uminより電位差ΔＰ＝P0−ＰBだ
け小さくなつている。転送電極６乃至９，１２お
よび１３の下では転送クロツク電圧φ１，φ２，
φ３が印加されたとき電位の値がP61、P71……
P131となり、クロツク電圧が切られたときP60、
P70、……、P130となる。区域１４はクロツクパ
ルスφaの作用でそれぞれの電荷量を読出す前に
トランジスタ１５を通して端子１６に導かれてい
る参照電位ＵRに結ばれ、電位値ＰRを設定する。
クロツクパルスφaの終了後区域１４は外部の電
位から切り離される。
第３図に示した時刻t0において各点の電位の値
はＰD0、ＰB、Ｐ、P60、P70等である。ここでＰ
は入力信号ｕによつて入力ゲート５の下に作られ
る電位の値である。この電位分布より入力ゲート
５の下に形成された電位井戸には区域３からのキ
ヤリヤがあふれる。時刻t1でＰD0はＰD1に移り、
キヤリヤが再び区域３に逆流してゲート電極５の
下の電位井戸はＰBで示された高さまで満たされ
る。この変化は第２図に一重斜線と二重斜線を引
いた面積F1とF0で示されている。ここでF1は入
力ゲート５の下に集められた電荷量の入力信号に
関係する部分の尺度であり、F0はこの電荷量の
入力信号に無関係な部分（これは基底電荷と呼ば
れる）の尺度である。時刻t2にはP60はP61に移り
Ｆ＝F0＋F1で表わされる電荷量が矢印２０ａで
示すように電極６の下に移される。
はＰD0、ＰB、Ｐ、P60、P70等である。ここでＰ
は入力信号ｕによつて入力ゲート５の下に作られ
る電位の値である。この電位分布より入力ゲート
５の下に形成された電位井戸には区域３からのキ
ヤリヤがあふれる。時刻t1でＰD0はＰD1に移り、
キヤリヤが再び区域３に逆流してゲート電極５の
下の電位井戸はＰBで示された高さまで満たされ
る。この変化は第２図に一重斜線と二重斜線を引
いた面積F1とF0で示されている。ここでF1は入
力ゲート５の下に集められた電荷量の入力信号に
関係する部分の尺度であり、F0はこの電荷量の
入力信号に無関係な部分（これは基底電荷と呼ば
れる）の尺度である。時刻t2にはP60はP61に移り
Ｆ＝F0＋F1で表わされる電荷量が矢印２０ａで
示すように電極６の下に移される。
第１図の装置では最小入力信号uminが到着す
るとＰ＝P0となりF0で表わされる基底電荷に対
応する最小電荷量が電極６の下に書き込まれる。
最大入力信号umaxが到着するとＰ＝P1となり最
大電荷量が第一電極６に書き込まれるがこれは入
力段ESによる入力信号の正の評価に該当する。
書き込み過程は転送クロツク電圧φ１乃至φ３の
一つの周波数で繰り返されるからこれは電荷結合
デバイスのクロツク周波数とも呼ばれる。基底電
荷と信号に関係する電荷部分から成る次々に書き
込まれる電荷量Ｆは電極間隔の３倍に対応する相
互間隔を保つて転送電極列６，７，８，……の下
を出力段ASに向つてステツプ状に転送され、ク
ロツク電圧の各周期において区域３に続く転送電
極の下を通り抜ける。
るとＰ＝P0となりF0で表わされる基底電荷に対
応する最小電荷量が電極６の下に書き込まれる。
最大入力信号umaxが到着するとＰ＝P1となり最
大電荷量が第一電極６に書き込まれるがこれは入
力段ESによる入力信号の正の評価に該当する。
書き込み過程は転送クロツク電圧φ１乃至φ３の
一つの周波数で繰り返されるからこれは電荷結合
デバイスのクロツク周波数とも呼ばれる。基底電
荷と信号に関係する電荷部分から成る次々に書き
込まれる電荷量Ｆは電極間隔の３倍に対応する相
互間隔を保つて転送電極列６，７，８，……の下
を出力段ASに向つてステツプ状に転送され、ク
ロツク電圧の各周期において区域３に続く転送電
極の下を通り抜ける。
クロツク電圧φ１が加えられ電位値P91が存在
するとき電極９の下にある電荷量Ｆは第２図に斜
線領域で示されている。同時に電極１２の下の表
面電位φSの値はP120となり電極１３の下ではP130
となる。時刻t3にP91はP90に移り電荷量Ｆの一部
は電位値P121によつて電極１２の下に作られた電
位の井戸に送られる。この送り込みではF1で示
される信号に関係する部分だけ電極１２の下に達
し、基底電荷F0は第一補償ゲート１０の下に残
されてそこの電位井戸を満たす。この井戸の底は
最小入力信号uminに対応する補償直流電圧が印
加されているためP0によつて定まりその上縁は補
償ゲート１１の下の電位の値ＰBによつて与えら
れる。従つてこの井戸の高さはΔＰとなる。この
場合補償ゲート１０の面積が第二入力ゲート５の
面積に対応するように注意しなければならない。
するとき電極９の下にある電荷量Ｆは第２図に斜
線領域で示されている。同時に電極１２の下の表
面電位φSの値はP120となり電極１３の下ではP130
となる。時刻t3にP91はP90に移り電荷量Ｆの一部
は電位値P121によつて電極１２の下に作られた電
位の井戸に送られる。この送り込みではF1で示
される信号に関係する部分だけ電極１２の下に達
し、基底電荷F0は第一補償ゲート１０の下に残
されてそこの電位井戸を満たす。この井戸の底は
最小入力信号uminに対応する補償直流電圧が印
加されているためP0によつて定まりその上縁は補
償ゲート１１の下の電位の値ＰBによつて与えら
れる。従つてこの井戸の高さはΔＰとなる。この
場合補償ゲート１０の面積が第二入力ゲート５の
面積に対応するように注意しなければならない。
この発明の展開によれば補償直流電圧U2＝
uminが容易に得られない場合その代りにumaxと
uminの算術平均に対応する補償直流電圧U3が補
償ゲート１０に接続される。その際同時に補償ゲ
ート１０の面積を係数U2／U3だけ縮小すること
が必要である。
uminが容易に得られない場合その代りにumaxと
uminの算術平均に対応する補償直流電圧U3が補
償ゲート１０に接続される。その際同時に補償ゲ
ート１０の面積を係数U2／U3だけ縮小すること
が必要である。
時刻t4に区域１４はスイツチングトランジスタ
１５を通して参照電位ＵRに接続され、時刻t5に
は電位値P121がP120に移り、P130はP131に移り、信
号に関係する電荷量F1は区域１４に達してその
電位は信号に関係する値Psaに下降する。これに
よつてトランジスタ１８のゲートの電位を下り増
幅段１８，２０の反転作用により出力端の信号電
圧値が上昇する。この信号電圧の上昇を続く走査
段に送り込まれる。
１５を通して参照電位ＵRに接続され、時刻t5に
は電位値P121がP120に移り、P130はP131に移り、信
号に関係する電荷量F1は区域１４に達してその
電位は信号に関係する値Psaに下降する。これに
よつてトランジスタ１８のゲートの電位を下り増
幅段１８，２０の反転作用により出力端の信号電
圧値が上昇する。この信号電圧の上昇を続く走査
段に送り込まれる。
第１図の装置により電圧U1と入力信号の直流
分の変動に基く基底電荷F0の変動を補償段KST
において完全に打ち消すことができる。この打消
しはΔＰの変動が入力段ESと補償段KSTの双方
に同様な影響を及ぼすことによるものである。
分の変動に基く基底電荷F0の変動を補償段KST
において完全に打ち消すことができる。この打消
しはΔＰの変動が入力段ESと補償段KSTの双方
に同様な影響を及ぼすことによるものである。
第１の構成に対応しているが一部の動作が異つ
ている実施例を第４図に示す。第１図に対応する
部分は同じ符号で示されているが相異点は入力信
号ｕが第一入力ゲート４の端子に導かれ、第二入
力ゲート５の端子には直流定電圧U4が加えら
れ、この電圧は入力信号ｕの最大値umaxより一
定値だけ大きいことである。これに対応して補償
段KSTの第一補償ゲート１０には直流定電圧U4
が加えられ、第二補償ゲート１１には入力信号の
最大値umaxに対応する補償直流電圧U5が加えら
れる。
ている実施例を第４図に示す。第１図に対応する
部分は同じ符号で示されているが相異点は入力信
号ｕが第一入力ゲート４の端子に導かれ、第二入
力ゲート５の端子には直流定電圧U4が加えら
れ、この電圧は入力信号ｕの最大値umaxより一
定値だけ大きいことである。これに対応して補償
段KSTの第一補償ゲート１０には直流定電圧U4
が加えられ、第二補償ゲート１１には入力信号の
最大値umaxに対応する補償直流電圧U5が加えら
れる。
入力ゲート４の下では表面電位φSが入力信号
ｕの瞬時値に関係して最小入力信号uminに対す
るP0と最大入力信号umaxに対するP1との間の値
Ｐをとる。直流定電圧U4は一定の電位しきい値
ＰB′を与える。ここでU4は最大値umaxより電位
差ΔP′＝ＰB′−P1に対応する一定値だけ大きい。
入力ゲート５の下の電位井戸に流れ込んでいたキ
ヤリヤは電位ＰD0から電位ＰD1へ移行後に流れ出
し、したがつて時刻t1で表わされる制御位相では
電位分布はＰD1、Ｐ、ＰB′、P60……で与えられ
るからこの電位井戸から区域３に逆流し、電位井
戸はＰで示されている縁まで満たされるようにな
る。充満度は第５図に一重斜線面F′1と二重斜面
F′0で示されている。このF′1は５の下に存在する
電荷量の信号に関係する部分の尺度となり、
F0′は信号に無関係な部分（これはここでも基底
電荷となる）の尺度となる。時刻t2に電位値P60
はP61に移り、F′＝F0′＋F1′で与えられる電荷量
は矢印２１で示すように電極６の下に移される。
ｕの瞬時値に関係して最小入力信号uminに対す
るP0と最大入力信号umaxに対するP1との間の値
Ｐをとる。直流定電圧U4は一定の電位しきい値
ＰB′を与える。ここでU4は最大値umaxより電位
差ΔP′＝ＰB′−P1に対応する一定値だけ大きい。
入力ゲート５の下の電位井戸に流れ込んでいたキ
ヤリヤは電位ＰD0から電位ＰD1へ移行後に流れ出
し、したがつて時刻t1で表わされる制御位相では
電位分布はＰD1、Ｐ、ＰB′、P60……で与えられ
るからこの電位井戸から区域３に逆流し、電位井
戸はＰで示されている縁まで満たされるようにな
る。充満度は第５図に一重斜線面F′1と二重斜面
F′0で示されている。このF′1は５の下に存在する
電荷量の信号に関係する部分の尺度となり、
F0′は信号に無関係な部分（これはここでも基底
電荷となる）の尺度となる。時刻t2に電位値P60
はP61に移り、F′＝F0′＋F1′で与えられる電荷量
は矢印２１で示すように電極６の下に移される。
第４図の装置では最小入力信号uminが到着す
るとＰ＝P0により最大電荷量が電極６の下に書き
込まれ、最大入力信号が到着するとＰ＝P1により
基底電荷F0′に対応する最小電荷量が書き込まれ
るから入力段ESにより入力信号ｕの負の評価が
実施される。第４図と第５図について説明した書
込み過程は入力段ESにおいて電荷結合デバイス
のクロツク周波数で繰り返される。基底電荷と信
号に関係する電荷量から成る蓄積電荷量F′は第
１図の電荷量Ｆと同様に出力段ASに向つてステ
ツプ動作で移動する。
るとＰ＝P0により最大電荷量が電極６の下に書き
込まれ、最大入力信号が到着するとＰ＝P1により
基底電荷F0′に対応する最小電荷量が書き込まれ
るから入力段ESにより入力信号ｕの負の評価が
実施される。第４図と第５図について説明した書
込み過程は入力段ESにおいて電荷結合デバイス
のクロツク周波数で繰り返される。基底電荷と信
号に関係する電荷量から成る蓄積電荷量F′は第
１図の電荷量Ｆと同様に出力段ASに向つてステ
ツプ動作で移動する。
クロツクパルスφ１が印加されたとき最終段の
電極９の下にある電荷量F′は第５図に斜線を引
いて面積で示されている。この時点で電極１２の
下の表面電位φSの値はP120であり電極１３の下
ではP130である。時刻t3にP91はP90に、P120はP121
に移り電荷量F′の一部がP121を底とする電位井戸
に流れ込む。その際面積F1′で示された信号に関
係する電荷分だけが電極１２の下に達し、基底電
荷F0′は第一補償ゲート１０の下に残されてそこ
のP1とＰB′の間に形成された電位井戸を埋める。
この井戸に基底電荷F0′だけが残されるようにす
るためには補償ゲート１０の面積が第二入力ゲー
ト５の面積に対応していなければならない。
電極９の下にある電荷量F′は第５図に斜線を引
いて面積で示されている。この時点で電極１２の
下の表面電位φSの値はP120であり電極１３の下
ではP130である。時刻t3にP91はP90に、P120はP121
に移り電荷量F′の一部がP121を底とする電位井戸
に流れ込む。その際面積F1′で示された信号に関
係する電荷分だけが電極１２の下に達し、基底電
荷F0′は第一補償ゲート１０の下に残されてそこ
のP1とＰB′の間に形成された電位井戸を埋める。
この井戸に基底電荷F0′だけが残されるようにす
るためには補償ゲート１０の面積が第二入力ゲー
ト５の面積に対応していなければならない。
第４図の装置の発展形態としては補償直流電圧
U5の代りにumaxとuminの算術平均に対応する補
償直流電圧U6を補償ゲート１１に導く。それと
同時に補償ゲート１０の面積は係数U6／U5だけ
縮小する。
U5の代りにumaxとuminの算術平均に対応する補
償直流電圧U6を補償ゲート１１に導く。それと
同時に補償ゲート１０の面積は係数U6／U5だけ
縮小する。
第４図の装置の上記のように構成され動作する
電圧U4と入力信号の直流電圧分の変動に記因す
る基底電荷F0′の変動は基底電荷F0′の大きさに影
響を及ぼす量ΔP′が入力段ESと補償段KSTにお
いて上記の変動に無関係に等大であるから補償段
KSTにおいては完全に打消される。
電圧U4と入力信号の直流電圧分の変動に記因す
る基底電荷F0′の変動は基底電荷F0′の大きさに影
響を及ぼす量ΔP′が入力段ESと補償段KSTにお
いて上記の変動に無関係に等大であるから補償段
KSTにおいては完全に打消される。
第１図および第４図の装置において補償ゲート
１０の下に残される基底電荷F0，F0′の除去方法
を第６図について説明する。第６図は第１図又は
第４図により構成された二つの並列入力段ES
１，ES２を持つ電荷結合デバイスの平面図であ
る。入力信号の正の評価（第１図）に際して周期
的に発生する電荷量は第１の入力段ES１に入
り、入力信号の負の評価（第４図）に際して発生
する電荷量F′は第２の入力段ES２に入る。出力
段ASの出力端Ａからは両入力段を通して評価さ
れた電荷量中の信号に関係する分を加え合せるこ
とによつて得られる和信号が取り出される。ES
１を通して同時に書き込まれた基底電荷F0は第
１図のKSTと同様に動作する補償段KTS１の補
償ゲート２２の下に残され、ES２を通して同時
に書き込まれた基底電荷F0′は第４図のKSTと同
様に動作する補償段KST２の補償ゲート２３の
下に残される。これらの残された基底電荷を取り
出すため伝送ゲート電極２４と２５が設けられ、
クロツクパルスφ３が印加されたとき電極２２と
２３の下にある半導体区域を半導体層１に対して
逆型にドープされた区域２６および２７と導電的
に結合する。これによつて電極２２と２３の下に
集められている基底電荷F0，F0′が端子２８を通
して給電電圧ＶDDに接続されているこれらの区域
２６，２７に送り込まれる。
１０の下に残される基底電荷F0，F0′の除去方法
を第６図について説明する。第６図は第１図又は
第４図により構成された二つの並列入力段ES
１，ES２を持つ電荷結合デバイスの平面図であ
る。入力信号の正の評価（第１図）に際して周期
的に発生する電荷量は第１の入力段ES１に入
り、入力信号の負の評価（第４図）に際して発生
する電荷量F′は第２の入力段ES２に入る。出力
段ASの出力端Ａからは両入力段を通して評価さ
れた電荷量中の信号に関係する分を加え合せるこ
とによつて得られる和信号が取り出される。ES
１を通して同時に書き込まれた基底電荷F0は第
１図のKSTと同様に動作する補償段KTS１の補
償ゲート２２の下に残され、ES２を通して同時
に書き込まれた基底電荷F0′は第４図のKSTと同
様に動作する補償段KST２の補償ゲート２３の
下に残される。これらの残された基底電荷を取り
出すため伝送ゲート電極２４と２５が設けられ、
クロツクパルスφ３が印加されたとき電極２２と
２３の下にある半導体区域を半導体層１に対して
逆型にドープされた区域２６および２７と導電的
に結合する。これによつて電極２２と２３の下に
集められている基底電荷F0，F0′が端子２８を通
して給電電圧ＶDDに接続されているこれらの区域
２６，２７に送り込まれる。
信号の正の評価を行なう第１の入力段ES１が
多数設けられているときも補償ゲート２２の面積
がこれらの入力段の出力段に近い方の入力ゲート
電極の面積の総和に対応するように大きく選ばれ
ていると第１の入力段を通して書き込まれた総て
の基底電荷の補償を一つの補償段KST１で行な
うことができる。第二入力段ES２が多数設けら
れている場合にも補償ゲート２３の面積をそれに
対応して大きくすることによつて単一の補償段
KST２で足りる。
多数設けられているときも補償ゲート２２の面積
がこれらの入力段の出力段に近い方の入力ゲート
電極の面積の総和に対応するように大きく選ばれ
ていると第１の入力段を通して書き込まれた総て
の基底電荷の補償を一つの補償段KST１で行な
うことができる。第二入力段ES２が多数設けら
れている場合にも補償ゲート２３の面積をそれに
対応して大きくすることによつて単一の補償段
KST２で足りる。
補償段KST１，KST２は一般に電荷結合デバ
イスの任意の転送電極の間、例えば第６図のクロ
ツクパルスφ２，φ３が印加される転送電極の間
に設けることができる。この場合基底電荷の除去
はクロツクパルスφ１によつて行なうのが有効で
ある。
イスの任意の転送電極の間、例えば第６図のクロ
ツクパルスφ２，φ３が印加される転送電極の間
に設けることができる。この場合基底電荷の除去
はクロツクパルスφ１によつて行なうのが有効で
ある。
第６図の装置は例えばCTDトランスバーサル
フイルタに使用することができる。その場合
CTDの信号ｕは複数の入力段例えばES１，ES２
等を通して並列に導入され、より分けられた信号
は一つのCTD出力端例えばＡから順次に取り出
される。
フイルタに使用することができる。その場合
CTDの信号ｕは複数の入力段例えばES１，ES２
等を通して並列に導入され、より分けられた信号
は一つのCTD出力端例えばＡから順次に取り出
される。
上記の実施例では電荷が半導体層の表面に沿つ
て移動する電荷結合デバイスが基礎になつている
が、この発明はBCCDと呼ばれている電荷の移動
が半導体層内部で行われる電荷結合デバイスに対
しても有効である。更にこの発明は一括して
CTDと呼ばれている総てのデバイス例えば
Sequin＆Tompsett著“Charge Tranfer
Devices”（Academic press、New York、
1975）p.1−18に記載されているものに対しても
応用される。これらのCTDは二相、三相、四相
等の多相動作が可能である。
て移動する電荷結合デバイスが基礎になつている
が、この発明はBCCDと呼ばれている電荷の移動
が半導体層内部で行われる電荷結合デバイスに対
しても有効である。更にこの発明は一括して
CTDと呼ばれている総てのデバイス例えば
Sequin＆Tompsett著“Charge Tranfer
Devices”（Academic press、New York、
1975）p.1−18に記載されているものに対しても
応用される。これらのCTDは二相、三相、四相
等の多相動作が可能である。
第１図と第２図はこの発明の一つの実施例の断
面図とその表面電位の分布図、第３図は第１図の
装置の電圧時間ダイヤグラム、第４図と第５図は
別の実施例の断面図と表面電位分布図、第６図は
二つの並列入力段を持つ実施例の平面図である。 第１図、第４図において１は半導体層、２は絶
縁層、３と１４は反対導電型区域、４乃至１３は
ゲート電極、ESは入力段、KSTは補償段、ASは
出力段である。
面図とその表面電位の分布図、第３図は第１図の
装置の電圧時間ダイヤグラム、第４図と第５図は
別の実施例の断面図と表面電位分布図、第６図は
二つの並列入力段を持つ実施例の平面図である。 第１図、第４図において１は半導体層、２は絶
縁層、３と１４は反対導電型区域、４乃至１３は
ゲート電極、ESは入力段、KSTは補償段、ASは
出力段である。
Claims (1)
- 【特許請求の範囲】 １ 転送電極列中に設けられた補償段が半導体層
上に絶縁して設けられた二つの補償ゲート電極１
０，１１を備え、出力段から遠い方の補償ゲート
電極１０，２２の横に並べて伝送ゲート２４が半
導体層上に絶縁して設けられこの伝送ゲートはド
レン端子を備える反対導電型の第二区域２６の横
にある半導体層部分を覆つており、ドープされた
半導体層に作られた反対導電型の第一区域３を含
み半導体層上に絶縁して設けられた二つの入力ゲ
ートを有する入力段ESを備え、一方の入力ゲー
ト５，４にはアナログ入力信号が導かれ、他方の
入力ゲート４，５には直流定電圧が加えられ、第
一区域３にはクロツク電圧が加えられ、前記直流
定電圧は、入力信号の一つの極値に対してデバイ
スに与えられる基底電荷に対応する値だけ異なつ
ており、前記補償ゲート電極の一方１０または１
１にはアナログ入力信号に関係する補償直流電圧
が加えられ、他方１１または１０には直流定電圧
が加えられることを特徴とするモノリシツク集積
電荷転送デバイス。 ２ 補償直流電圧が入力信号の極値に対応し、出
力段から遠い方の補償ゲート電極１０の面積が出
力段に近い方の入力ゲート５の面積に対応するこ
とを特徴とする特許請求の範囲第１項記載の電荷
転送デバイス。 ３ 補償直流電圧が入力信号の極値の算術平均に
対応し、出力段から遠い方の補償ゲート電極１０
の面積が出力段に近い方の入力ゲート５の面積に
対して入力信号の極値と入力信号の極値の算術平
均との比に対応する係数だけ小さくなつているこ
とを特徴とする特許請求の範囲第１項記載の電荷
転送デバイス。 ４ 同符号の入力信号を評価する複数の入力段が
設けられていること、二つの補償ゲート電極を持
つ補償段が設けられその出力段から遠い方の補償
ゲート電極１０は総ての入力段の出力段に近い方
の入力ゲート５の面積の和に対応する面積を持つ
ことを特徴とする特許請求の範囲第１項乃至第３
項の一つに記載の電荷転送デバイス。 ５ 異符号の入力信号を評価する複数の入力段が
設けられていること、二つの補償段が設けられて
いること、第一の補償段の出力段から遠い方の補
償ゲート電極２２が入力信号を一つの符号に応じ
て評価する総ての入力段の出力段に近い方の入力
ゲートの面積の和に対応する面積を持つこと、第
二の補償段の出力段から遠い方の補償ゲート電極
２３が入力信号を別の符号に応じて評価する総て
の入力段の出力段に近い方の入力ゲートの面積の
和に対応する面積を持つことを特徴とする特許請
求の範囲第１項乃至第３項の一つに記載の電荷転
送デバイス。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19782838037 DE2838037A1 (de) | 1978-08-31 | 1978-08-31 | Monolithisch integrierte ladungsverschiebeanordnung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5536998A JPS5536998A (en) | 1980-03-14 |
| JPS6257110B2 true JPS6257110B2 (ja) | 1987-11-30 |
Family
ID=6048381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11100979A Granted JPS5536998A (en) | 1978-08-31 | 1979-08-30 | Monolithic integrated charge transfer device |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4255673A (ja) |
| JP (1) | JPS5536998A (ja) |
| CA (1) | CA1145044A (ja) |
| DE (1) | DE2838037A1 (ja) |
| FR (1) | FR2435107A1 (ja) |
| GB (1) | GB2030362B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4625322A (en) * | 1983-11-18 | 1986-11-25 | Hitachi, Ltd. | Charge coupled device provided with automatic bias-voltage setting means |
| NL8500863A (nl) * | 1985-03-25 | 1986-10-16 | Philips Nv | Ladingsoverdrachtinrichting. |
| NL8701528A (nl) * | 1987-06-30 | 1989-01-16 | Philips Nv | Halfgeleiderinrichting voozien van een ladingsoverdrachtinrichting. |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3937985A (en) * | 1974-06-05 | 1976-02-10 | Bell Telephone Laboratories, Incorporated | Apparatus and method for regenerating charge |
| US3969634A (en) * | 1975-07-31 | 1976-07-13 | Hughes Aircraft Company | Bucket background subtraction circuit for charge-coupled devices |
-
1978
- 1978-08-31 DE DE19782838037 patent/DE2838037A1/de not_active Withdrawn
-
1979
- 1979-08-06 US US06/063,929 patent/US4255673A/en not_active Expired - Lifetime
- 1979-08-30 FR FR7921758A patent/FR2435107A1/fr active Granted
- 1979-08-30 JP JP11100979A patent/JPS5536998A/ja active Granted
- 1979-08-30 GB GB7930102A patent/GB2030362B/en not_active Expired
- 1979-08-31 CA CA000334869A patent/CA1145044A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5536998A (en) | 1980-03-14 |
| GB2030362A (en) | 1980-04-02 |
| US4255673A (en) | 1981-03-10 |
| FR2435107B1 (ja) | 1983-03-04 |
| DE2838037A1 (de) | 1980-04-10 |
| FR2435107A1 (fr) | 1980-03-28 |
| CA1145044A (en) | 1983-04-19 |
| GB2030362B (en) | 1983-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4686648A (en) | Charge coupled device differencer | |
| US4093872A (en) | Charge coupled device with input for direct injection of signal | |
| GB1457253A (en) | Semiconductor charge transfer devices | |
| US4255725A (en) | Differential device using charge transfer devices, a filter and delay line comprising this device | |
| US3784847A (en) | Dielectric strip isolation for jfet or mesfet depletion-mode bucket-brigade circuit | |
| US4084256A (en) | Sampled data analog multiplier apparatus | |
| JPS6233751B2 (ja) | ||
| US4163239A (en) | Second level phase lines for CCD line imager | |
| US4132903A (en) | CCD output circuit using thin film transistor | |
| US4377760A (en) | Device for reading a quantity of electric charge | |
| US4272693A (en) | Analysis circuit for a charge coupled device | |
| US3935477A (en) | Analog inverter for use in charge transfer apparatus | |
| US4103333A (en) | Charge coupled correlator device | |
| US4165537A (en) | Analog charge transfer apparatus | |
| US3789240A (en) | Bucket brigade scanning of sensor array | |
| GB1596335A (en) | Differential charge transfer device | |
| JPS61163777A (ja) | Ｃｃｄイメージャ | |
| US4350902A (en) | Input stage for a monolithically integrated charge transfer device which generates two complementary charge packets | |
| US4360745A (en) | Depletion capacitance compensator | |
| US4178519A (en) | Input circuit for charge transfer apparatus | |
| US4010484A (en) | Charge injection input network for semiconductor charge transfer device | |
| US4255673A (en) | Input charge corrected monolithically integrated charge transfer device (CTD) arrangement | |
| US4241263A (en) | Charge transfer dual frequency delay line with phase independent coupling | |
| US4293832A (en) | Transversal charge transfer filter | |
| CN87102618A (zh) | 半导体器件 |