JPS6257200A

JPS6257200A - サンプルホ−ルド回路

Info

Publication number: JPS6257200A
Application number: JP61203571A
Authority: JP
Inventors: ユージン・ガーション
Original assignee: Advanced Micro Devices Inc
Current assignee: Advanced Micro Devices Inc
Priority date: 1985-08-30
Filing date: 1986-08-28
Publication date: 1987-03-12
Also published as: EP0213845A3; EP0213845A2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】発明の背景この発明は、サンプルホールド回路の分野に関するもの
であり、より特定的言えば、ディスク上に書込まれるサ
ーボ情報を有する駆動機構のためのディスク駆動サーボ
制御装置で用いるための超高速サンプルホールド回路の
分野に関するものである。

ディジタル装置が機械装置およびセンサによって発生さ
れるアナログ信号とインターフェイスしなければならな
い多くのコンピュータ制御サーボ回路の部分として、ア
ナログ信号をコンピュータが用いることができるディジ
タル信号に変換する必要がある。これ有するために、通
常時間について大きさが変化しているアナログ信号は、
ディジタル値への変換が行なわれるような時間でその大
きさを定めるために、特定の時間でサンプリングされな
ければならない。サンプルホールド回路の機能は、所望
の時間で信号のこの「スナップショット」をとることで
ある。

ハードディスクシステムでは、しばしば、サーボヘッド
によって読出すためにサーボ情報の特殊なトラックが記
録される表面があり、他の表面の所望のデータトラック
上のデータヘッドの正しいトラック位置を制御する。サ
ーボトラックは、表面上に記録される予め定められた磁
束遷移であり、そのためサーボヘッドがそれらの上を飛
んでいるとき、サーボトラックは、サーボヘッドの出力
で予め定められた信号パターンを発生させる。通常、隣
接するサーボトラックは、その上に磁束遷移の異なるパ
ターンを有し、そのパターンは、サーボヘッドが奇数ト
ラック上を飛ぶときいわゆる「奇数」サーボ信号を生じ
、かつサーボヘッドが偶数トラック上を飛ぶとき「偶数
」サーボ信号を生じる。これらの信号は、それらのピー
ク値が異なる時間で生じるので区別されることができる
。

サーボヘッドは、アクチュエータがサーボヘッドを動か
すときデータヘッドが一致して動くように、データヘッ
ドに機械的に結合される。サーボトラックは、データヘ
ッドがデータトラック上に正確に集中されるとき、サー
ボヘッドが隣接する奇数および偶数サーボトラックの中
心間に正確に集中されるように記録される。モードに追
従しかツ適当にヘッド位置のアクチュエータを駆動する
トラックでサーボヘッドからの信号を適当に処理するこ
とによって、サーボヘッドは、２つのサーボトラック間
の、正しい位置で維持されることができ、その位置はデ
ータトラック上に正確に集中されるデータヘッドも維持
する。

ハードディスク記憶システムのディスクは正しい空力状
態を与えるために非常に迅速にスピンし１、それによっ
てヘッドが表面上を飛ぶので、サーボトラックからのデ
ータは、非常に迅速な速度で変化している。サーボデー
タを頻繁にサンプリングしかつサンプリング時間ごとに
そのアナログ値を迅速に定めることができるように、令
「獲得（ａＣｑｕｉｓｉｔｔｏｎ　）　Ｊ時間が短いサ
ンプルホールド回路を有することが重要である。ディス
ク駆動制御装置の分野以外に、また迅速なサンプルホー
ルド回路のために用いられる多くの他の応用がある。

ダイオードブリッジは、伝統的に、高速サンプルホール
ド回路のために用いられている。従来、これらのダイオ
ードブリッジは、２つの電流源を蓄積コンデンサに結合
している。第１図は、そのような配列を示す。２つの電
流源１０および１２は、スイツチ１６および１８を介し
てダイオードブリッジ１４に結合されており、それらの
スイッチは、閉じることによって、入力信号Ｖ、のサン
プルが所望されるように信号を送るのに役立つ。

電圧源２０およびその電圧源インピーダンス２２は、サ
ンプリングされるべきアナログ信号を発生させるアナロ
グ電圧源であった。スイッチが閉じられるとき、コンデ
ンサＣ５は、電圧Ｖ、およびＶ３の相対的な大きさに依
存して、ダイオードＤ２を介して充電、またはダイオー
ドＤ４を介して放電を開始する。この充電または放電は
、電圧Ｖ、およびＶ３が等しくなるまで続き、そのとき
ブリッジは平衡され、かついかなる他の充電または放電
も生じなかった。

この方法の問題点は、電流源からの電流が、ブリッジの
不平衡を避けるために密接に整合されなければならない
ということである。すなわち、電圧Ｖ、およびＶ、が等
しいとき、２つの電流Ｉ。

およびＩ２が等しくなければ、差電流によって、ブリッ
ジ上の電圧は、等しいと思われるとき電圧Ｖ、とＶ、と
の間に誤差またはオフセットを生じるよう十分シフトす
る。電流源、すなわち電流源１０がＰＮＰ　トランジス
タで、かつ電流源１２がＮＰＮ　トランジスタで構成さ
れなければならないので、ブリッジ１４のダイオードの
極性およびこれらの２つのタイプのトランジスタの極性
のため、整合を得るのは困難であった。同じダイ上にＰ
ＮＰおよびＮＰＮトランジスタを作るには、さらにステ
ップおよびマスクを用いることが必要とされるため、Ｎ
ＰＮ　トランジスタを作るために用いられる標準の方法
を変更する必要がある。これらの事項が共に追加される
と、より曳雑になるため、コストを増加させかつ方法の
歩留りを減少させる。

さらに、ＰＮＰおよびＮＰＮ素子は、正孔および電子の
移動度が異なるため、異なる利得特性、温度変化に対す
る異なる応答、および異なるスイッチング速度に変換す
る異なる真性的性質を有する。

これらの相違のため、同じ集積回路上に製作されるとき
でも電流源として接続されるＰＮＰおよびＮＰＮ素子を
整合するのは不可能になる。この発明は、この整合問題
を解決していない。それどころか、２つの電流源の使用
を避けることによってこの問題を回避している。

従来用いられているサンプルホールド回路の他の実施例
は、ダイオードブリッジ、および２次巻線が電流源の代
わりに用いられる変圧器を含んで　。

いる。しかしながら、変圧器または他のインダクタを集
積化するのが不可能であるため、これらの回路を集積化
するのは不可能である。集積化は、特に大容量の応用で
信頼性を増加させかつ回路のコストを減少させるので、
非常に望ましい。

したがって、ダイオードブリッジで同じダイ上に容易に
整合されかつ製作されることができるすべてのＮＰＮト
ランジスタまたは他のトランジスタを用いる集積サンプ
ルホールド回路の必要が生じている。この素子は、入力
信号の迅速な獲得が可能でなければならず、かつブリッ
ジ上の電圧がその自然レベルまでフロートすることが可
能でなければならない。出力電圧が蓄積コンデンサから
サンプリングされるべき入力電圧に整合されてブリッジ
が平衡することができるよう、後者の要求が必要である
。

発明の概要この発明は、最も一般的な意味で、電荷蓄積素子からの
出力電圧およびサンプリングされるべき入力電圧の相対
的な大きさに依存して、選択的に電気蓄積手段に結合さ
れる電流源および電圧源を利用する高速サンプルホール
ド回路を提供する。

電荷蓄積素子は、電荷を蓄積し、かつ蓄積された電荷の
量に比例する出力電圧を発生させる。選択結合によって
、蓄積された電荷は、出力電圧がサンプリングされるべ
き入力電圧より小さいか大きいかに依存して、増加され
または減少される。選択結合の目的は、蓄積された電荷
の量を充電することであり、それよって出力電圧は入力
電圧と整合するために増加されまたは減少される。

好ましい実施例では、選択結合は、ダイオードブリッジ
、好ましくは低少数キャリア電荷蓄積を有するショット
キダイオードまたは他のダイオードによって行なわれる
。電圧源および電流源は、ともにＮＰＮバイポーラトラ
ンジスタであり、一方は正しくバイアスされかつ電圧源
となるように接続される外部素子を存し、かつ他方はバ
イアスされかつ電流源となるように接続される外部素子
を存する。２つのトランジスタはまた、スイッチとして
作用し、それらのベースは、入力信号のサンプルが所望
されるときトランジスタをターンオンするサンプル信号
を受ける。電圧源は、抵抗器によってダイオードブリッ
ジに結合され、かつ電荷蓄積手段は、好ましい実施例で
はコンデンサである。すべての素子は、好ましい実施例
では同じダイ上に集積化されるが、他の実施例ではディ
スクリートな素子であってもよい。他の実施例は、スイ
ッチング、電圧源および電流源機能のために電界効果ト
ランジスタを用いてもよい。

動作において、ダイオードブリッジは、コンデンサにか
かる出力電圧が入力電圧より低いとき電流源をコンデン
サから切断し、そのためコンデンサは、出力電圧がサン
プリングされるべき電圧に等しくなるまでブリッジの１
つのダイオードを介して電圧源によって充電される。サ
ンプル信号が生じるとき、出力電圧がサンプリングされ
るべき電圧より大きければ、電流源は、コンデンサに接
続され、かつ電圧源は、コンデンサ上の電圧がサンプリ
ングされるべき電圧に等しくなるまでコンデンサが放電
されるように切断される。出力電圧がサンプリングされ
るべき電圧に等しいとき、ブリッジは平衡され、かつコ
ンデンサへまたはそれからいかなる電流も流れない。す
べてのダイオードは、平衡状態では順バイアスされ、か
つ電流源は、その固定電流をブリッジから引く。電圧源
およびそれをブリッジに結合する抵抗器は、電圧源から
ブリッジに供給される電流が電流源によって引かれる電
流にほぼ等しいように選択される。いかなる差も、サン
プリングされるべき電圧の電圧源へまたはそれから流れ
る。

好ましい実施例の詳細な説明第２図を参照すると、この発明のサンプルホ−ルド回路
の概略図が示される。ダイオードブリッジ２４は、電圧
源２６および電流源２８を蓄積コンデンサ３０に選択的
に結合するのに役立つ。ダイオードブリッジは４つの接
続点３１．３４を存し、ダイオードＤ、およびＤ２のア
ノードは接続点３１に結合され、かつカソードはそれぞ
れ接続点３２および３４に結合される。ダイオードＤ。

およびＤ４のカソードは接続点３３に結合され、かつア
ノードはそれぞれ接続点３２および３４に結合される。

電圧源は、スイッチ３６および抵抗器３８を介して接続
点３１に結合される。電流源２８は、スイッチ４０を介
して接続点３３に結合される。蓄積コンデンサは、接続
点３４と接地との間に結合され、かつサンプリングされ
るべき電圧は、接続点３２へ入力される。電圧Ｖ、を供
給しかつソース抵抗４４を何する電圧源４２は、サンプ
リングされるべき電圧を供給するように示される。

第２図のサンプルホールド回路は、接続点３４での電圧
が接続点３２にある電圧に等しくなるまで、コンデンサ
３０を充電するように設計され、この方法は、スイフチ
３６および４０が閉じるときに始まる。スイッチが閉じ
るとき、電圧源２６および電流［２ｇの選択結合は、接
続点３４での電圧Ｖ、および接続点３２での電圧Ｖ、の
相対的な大きさに依存してそれぞれ接続点３２および３
４に生じる。■、がＶ、より大きければ、ダイオードＤ
４およびり、は、本質的に短絡されるよう、に順バイア
スされ、かつダイオードＤ、およびＤ２は、本質的に開
回路となるように逆バイアスされる。これは、Ｖ４がＶ
、以下の１つの順バイアスされたダイオード降下より大
きい電圧であり得ず、かつｖ３が■、より大きいためで
ある。したがって、■、がＶ、の１つの順バイアスされ
たダイオード降下内になければ、Ｖ４はｖｌより大きく
、この特殊な場合を後に考察する。ダイオードＤ３はそ
れゆえに逆バイアスされ、一方り、は順バイアスされる
。同様に、電圧ｖ２は７１以上の１つの順バイアスされ
たダイオード降下より大きくなく、かつＶ、はＶ、より
小さく、そのためダイオードＤ２は逆バイアスされ、一
方ダイオードＤ、は順バイアスされる。

■３がＶ、より大きい状況での結果として生じる電流の
流れは、回路から除去されるダイオードＤ２およびり、
を示す第３図で図解される。この状況で、コンデンサ３
０は、コンデンサにかかる電圧を減じるために、ダイオ
ードＤ４を介して固定電流１０をコンデンサ３０から引
く電流源２８に選択的に結合され、その結果電圧Ｖ、を
電圧Ｖ、のレベルの方へ減じる。電流１ｏの値は、電流
源２８を構成するために用いられるバイアスおよび回路
エレメントによって定められる。同様に、電圧源２６は
、入力端子３２に選択的に結合され、かつ電流ＩＶをダ
イオードＤ、を介してサンプリングされるべき電圧の電
圧源４２に供給する。電ｉ１Ｌ　Ｉ　ｖ　ｌ、ｔ、（ｖ
−ｖｓ　）／　（Ｒ＋Ｒ５’）　に等しい。

理想的な電圧源は零電圧源抵抗４４を有し、電圧源抵抗
４４を介して流れる電流１ｖは、電圧Ｖ１を変えない。

より高い電圧源抵抗４４は、電圧Ｖ１をわずかに変化さ
せ、そのためＶ、とＶ、との間電圧差を最小にするため
に電圧源抵抗４４を最小にするのが最もよい。

獲得時間は、出力電圧がサンプリングされるべき電圧に
等しくなるようにサンプルホールド回路がそのコンデン
サを充電または放電するのにかかる時間である。第３図
の場合には、獲得時間は、コンデンサ３０の静電容ＲＣ
５に対するｒｏの値を、コンデンサが所望の獲得時間内
の接続点３２上の電圧に対する最大または最小期待値に
充電または放電されることができるように定めることに
よって合わせられることができる。スイッチ３６および
４０は、好ましくはともに閉じ、かつ少なくとも獲得時
間中閉じられていなければならないということに注目さ
れたい。

電圧Ｖ３はスイッチが閉じたとき電圧Ｖ、より小さけれ
ば、またはコンデンサ３０がＶ、がｖｌより小さい点ま
で放電されれば、第４図に描かれる状況が生じる。この
状況では、ダイオードＤ。

およびＤ４は、逆バイアスされ、かつ回路から消滅し、
すなわちそれらのダイオードは開回路として作用する。

反対に、ダイオードＤ３およびＤ２は、順バイアスされ
、かつ電流源２８を入力端子３２およびサンプリングさ
れるべき電圧の電圧源４２に選択的に結合し、かつ電圧
源２６を抵抗器３８およびダイオードＤ２を介してコン
デンサ３０に結合するように作用する。コンデンサ３０
は、電流１ｖがそれへ流れると充電を開始し、それによ
って電圧Ｖ、は電圧Ｖ、に接近する。電圧源２６からの
電圧ｖ１および抵抗器３８の値Ｒは、電流１ｖが電流１
．の値とほぼ整合されるように選択される。特定の時間
での電流Ｉｖの実際の値は、（Ｖ−Ｖ２）／Ｒ１，：等
しい。ｖ２がｖｌおよびＶ、の電圧揺れに関連する電圧
範囲にわたって揺れるので、電流Ｉｖはまた、範囲にわ
たって揺れる。

しかしながら、ＲおよびＶの値は、■が期待されたＶ、
より大きいように、かつ電流Ｉｖがその範囲の中央でＩ
ｏに等しいように選択される。

第４図では、ダイオードＤ、は、電流源２８によって電
圧′＃、４２から引かれる電流■０を導通させる。電圧
源抵抗４４が十分小さければ、電圧源抵抗４４を介する
この電流の流れ１．の結果、電圧Ｖ、は、それほど変化
しない。

■３が■、に接近すると、電流の流れｌｖの量は、（Ｖ
−Ｖ２）／Ｒによって規定される。電流Ｉｖは、ｖ２が
Ｖ、を追従するので、電圧Ｖ２が増加するにつれて減少
する。ＶがＶ２よりはるかに大きいと、コンデンサ３０
の充電、およびＶ。

の上昇は、はぼ時間と線形である。コンデンサ上の電圧
の上昇は、充電時間にわたって、電流の積分の１／Ｃ倍
である。

Ｖ、−Ｖ、であるとき、ｖ２は電圧Ｖ、およびＶ８以上
の１つのダイオード降下であり、一方Ｖ４はＶ、および
Ｖ、以下の１つのダイオード降下である。この状況では
、すべてのダイオードは順バイアスされ、かつ第２図の
状況が現われる。理想的なダイオードを仮定すると、ダ
イオードブリッジは、この場合接続点として作用し、か
つ電流（ＶＶ２）／Ｒは、抵抗器を介してブリッジ２４
へ流れ、かつブリッジを半分に分けたものの間で分けら
れ、一方電流■０は、電流源２８によって引かれるブリ
ッジ２４から流れる。■０と抵抗器３８を介して流れる
電流との間のいかなる不整合も、電圧［４２へまたはそ
れから流れる。コンデンサ３０を介するかつ接続点３４
から外界への漏れによる消滅された電荷の代わりに用い
るのに必要な電流を除いて、いかなる電流もコンデンサ
へまたはそれから流れない。コンデンサ３０へまたはそ
れから流れるかなりの大きさの電流があれ”ば、電圧Ｖ
３が電圧Ｖ１から立上がってまたは立下がっており、か
つ状況が第３図または第４図に描かれる不平衡ブリッジ
状態に戻るので、これが真であることは明らかである。

コンデンサは、それから、ｖ３がもう一度Ｖ、に等しく
なるまで充電または放電される。

接続点３４から外界への、かつコンデンサ３０にかかる
漏れ電流は、スイッチ３６および４０が開いた後ホール
ド時間ドリフト源を表わす。というのはこれらのスイッ
チが開いた後、電圧源２６から、消滅した電荷をそれ以
上取替えることはできない。接続点３４からの漏れは、
ダイオードを介する逆バイアス接合漏れ、スイッチ３６
および４０に関連する寄生静電容量を介する漏れ、かつ
接続点３４に結合される次の段の入力インピーダンスを
介する漏れからなり、電圧Ｖ３を読出し、かつそれを処
理されなければならないものは何でも処理する。コンデ
ンサ３０にとっての値は、その値が、ホールド時間中の
これらの漏れが耐えられない誤差を表わさないよう十分
大きいように選択されることができる。しかしながら、
コンデンサ３０にとって過度に大きい値は、大きい電圧
が電流源２８および電圧源２６から供給されることがで
きないならば、獲得時間を増加させる。抵抗器３８の値
が、獲得時間を最小にするためできる限り低く保たれな
ければならないということは当業者によって理解されよ
う。しかしながら、電圧ｖ２がＶ、からＶ、の範囲に関
連する範囲でフロートすることができるような抵抗器３
８がなければならない。抵抗器３８がなければ、かつ電
圧源２６の電圧源抵抗（示されず）が十分高くなければ
（理想的には零である）、接続点３１上の電圧は、強制
されて電圧Ｖとなり、そのためダイオードブリッジが正
しく作用することができない。というのはダイオードＤ
、およびＤ２は常にオンであり、それによって選択結合
作用が生じるのを妨げるからである。

第３図または第４図に示される場合のいずれかで、電流
源２８は、１つの電流源を１つの電圧源から引き、他の
電流源は引かないということに注目されたい。電圧源は
固定電圧で実質的にいかなる電流も供給することができ
るので、第１図の場合のように、２つの電流源の電流を
整合する必要はない。したがって、人工電圧がブリッジ
上に強制され、または不整合電流源によって生じるブリ
ッジの不平衡がサンプリング方法で誤差を生じるという
問題はない。

第５図を参照すると、この発明の最も一般的な形が示さ
れる。第５図に示される実施例は、電荷蓄積素子４６に
蓄積される電荷に関連する出力電圧を接続点３４上に生
じるように機能し、そのため蓄積されるより大きい電荷
はより高い出力電圧へ変換する。電荷蓄積手段４６は、
スイッチ３６および４０が閉じられている間、サンプル
期間にわたって電荷蓄積素子４６へまたはそれから流れ
た電流の二に関連する出力電圧を発生させるいかなる回
路であってもよい。スイッチ３６および４０は、線５２
上にサンプル信号を受けると、電圧源２６および電流源
２８を選択結合器４８との電流通信へ切換えることがで
きるいかなる素子であってもよい。スイッチのスイッチ
ング速度は、獲得時間よりかなり速くなければならない
。

インピーダンス５０は、線５４上の選択結合器４８へ流
れる電流の量を制御するのに役立ち、かつそのため線５
４に結合される選択結合器の接続点上の電圧は強制され
て電圧Ｖになることはできない。インピーダンスは、イ
ンピーダンスの誘導性または容量性部分が望ましくない
スイッチング過渡現象に至るとき抵抗でなければならな
い。

選択結合器４８は、蓄積された電荷を増加させまたは減
少させるために、電圧源２６または電流源２８のいずれ
かを電荷蓄積素子４６に結合するよう機能し、それによ
って出力電圧は入力端子上の電圧と整合する。選択結合
器は、接続点３４上の出力電圧が入力接続点５６上の電
圧より小さいとき電圧源２６を電荷蓄積素子４６に結合
し、かつ出力電圧がサンプル期間の初めに入力電圧より
大きいとき電流源２８を電荷蓄積素子４６に結合するい
かなる回路であってもよい。分岐５４に接続される接続
点上の電圧が上の機能を果たすのに重要ではない選択結
合器のいくつかの実施例では、インピーダンス５０は除
去されてもよい。

第６図を参照すると、この発明の好ましい実施例か示さ
れる。ダイオードブリッジ２４は、他の実施例における
のと同じ構造であり、かつ同じように機能する。抵抗器
３８は、同じであり、かつ同じ機能を果たす。電圧源２
６およびスイッチ３６は、１つのＮＰＮトランジスタ３
６へ結合される。トランジスタ３６のバイアス駆動機構
のためのバイアスレベルは、抵抗器６０および６２によ
って定められ、かつコレクタ負荷は、抵抗器６４によっ
て定められる。サンプルパルス入力６６は、トランジス
タ３６を駆動するのに十分な大きさの正に進むパルスで
あるサンプルパルスを受け、そのためエミッタ７０は、
接続点３１での電圧■２よりはるかに高い電圧である。

スイッチ４０および電流源２８の代わりに、第６図では
、ＮＰＮトランジスタ４０およびその関連する回路構成
が用いられる。トランジスタ４０は、抵抗器６８および
７０．ダイオードＤ５およびり５、およびエミッタフィ
ードバック抵抗器７２があることによって電流源として
バイアスされる。抵抗器６８および７０は、サンプルパ
ルス電圧を分け、トランジスタ４０のベース７４上のベ
ース駆動電圧を定め、かつこのベース駆動電圧は、ダイ
オードＤ５およびり、による２つの順バイアスされたダ
イオード降下に等しい温度補償ベース駆動基準電圧に調
整される。このベース駆動機構は、接続点３３から引か
れる固定コレクタ電流を定め、その一定の電流は、抵抗
器７２があることによって生じる、トランジスタ４０の
ベースエミッタ電圧への負帰還によって一定に維持され
る。

好ましい実施例では、トランジスタ４０および３６は、
ショットキクランプバイポーラトランジスタであるか、
他の実施例では、ＦＥＴ、砒化ガリウム素子、ジョセフ
ソン接合、衝撃効果素子、または他のスイッチング素子
であってもよい。ダイオードＤ、−Ｄ、が好ましい実施
例ではショットキダイオードであり、または最小スイッ
チング速度のために他の低少数キャリア蓄積ダイオード
である。ＩＯについて１０ミリアンペアの値かつコンデ
ンサ３０について２０ピコフアラドの値で、ナノ秒につ
き０．５Ｖのコンデンサ３０上の電圧変化が得られ、そ
の変化は、±ＩＶの入力電圧偏位につき１ナノ秒の獲得
時間を生じる。

この発明を上で示した実施例について説明してきたが、
発明の精神および範囲を逸脱することなく多くの修正を
行なうことができるということが当業者に理解されよう
。すべてのそのような修正は、前掲の特許請求の範囲内
に含まれるように意図されている。

【図面の簡単な説明】

第１図は、従来用いられているサンプルホールド回路の
概略図である。第２図は、この発明のサンプルホールド回路の概略図で
ある。第３図は、■、がＶ、より大きい場合の電流の流れの図
面である。第４図は、■、がＶ、より大きい場合の電流の流れの図
面である。第５図は、この発明の最も一般的な意味の概略図であり
、各エレメントの機能的関係およびエレメント間の関係
を図解する。第６図は、この発明の好ましい実施例の概略図である。図において、２８は電流源、２４はダイオードブリッジ
、３６および４０はスイッチ、２６および４２は電圧源
、３０は蓄積コンデンサ、３１ないし３４は接続点、３
８，６０，６２．６４および７２は抵抗器、４４は電圧
源抵抗器、４６は電荷蓄積素子、４８は選択結合器、５
０はインピーダンス、５４は分岐、５６は入力端子、７
０はエミッタである。特許出願人　アドバンスト・マイクロ・ディバイシズ・
インコーポレーテッド

Claims

【特許請求の範囲】

（１）サンプリングされるべき入力信号を受ける入力端
子、出力端子に、そこに蓄積される電荷の量に比例する出力
信号を生じさせる電荷蓄積手段、電流源、電圧源、実部を有しかつ１つの端子が前記電圧源に結合されるイ
ンピーダンス、および前記入力端子と前記電荷蓄積手段との間に結合され、前
記入力信号および前記出力信号の相対的な大きさに依存
して、前記電流源または前記インピーダンスの他の端子
のいずれかを前記電荷蓄積手段に選択的に結合し、それ
によって前記出力信号を、それが実質的に前記入力信号
に整合するまで変化させるブリッジ手段を備えるサンプ
ルホールド回路。
（２）サンプリングが所望されるとき、前記電圧源およ
び電流源を同時に前記ブリッジ手段に結合するスイッチ
手段をさらに備える、特許請求の範囲第１項記載の回路
。
（３）前記スイッチ手段は２つのバイポーラトランジス
タである、特許請求の範囲第２項記載の回路。
（４）前記スイッチ手段はバイポーラトランジスタを含
み、かつ前記電荷蓄積手段はコンデンサである、特許請
求の範囲第２項記載の回路。
（５）いつサンプリングが所望されるかを示すサンプル
信号を受けるサンプル入力をさらに備え、前記サンプル
入力は前記スイッチング手段の端子に結合され、それに
よって前記サンプル信号が受けられるとき前記スイッチ
ング手段は前記電圧源および前記電流源を結合する、特
許請求の範囲第２項記載の回路。
（６）前記電荷蓄積手段はコンデンサである、特許請求
の範囲第２項記載の装置。
（７）前記コンデンサ手段は、前記ブリッジ手段および
前記スイッチ手段での寄生静電容量、ならびに前記サン
プルホールド回路が動作しているとき前記出力端子に結
合されてもよい静電容量と比較して大きい値を有する、
特許請求の範囲第６項記載の装置。
（８）前記電圧源は、サンプリングされるべき期待信号
電圧より大きい一定の電圧を与えるように選択される、
特許請求の範囲第２項記載の装置。
（９）前記ブリッジ手段は、複数のダイオードを備え、
その少なくとも２つは、アノードが前記電圧源に結合さ
れ、かつカソードが前記入力端子および前記電荷蓄積手
段にそれぞれ結合され、かつ少なくとも２つのダイオー
ドのカソードは前記電流源に結合され、かつアノードは
前記入力端子および前記電荷蓄積手段にそれぞれ結合さ
れる、特許請求の範囲第１項記載の装置。
（１０）前記ダイオードは、低少数キャリア電荷蓄積ダ
イオードである、特許請求の範囲第９項記載の装置。
（１１）前記ダイオードはショットキダイオードである
、特許請求の範囲第９項記載の装置。
（１２）前記ダイオードは、コレクタがベースに接続さ
れるバイポーラトランジスタである、特許請求の範囲第
９項記載の装置。
（１３）前記ダイオードは、集積回路上に製作され、か
つ密接に整合した電気特性を有する、特許請求の範囲第
１０項記載の装置。
（１４）前記電圧源を前記ブリッジ手段に結合する抵抗
器をさらに備える、特許請求の範囲第１項記載の装置。
（１５）前記コンデンサは、回路の他の漏れファクタお
よびコンデンサの値に鑑み考慮すると、前記コンデンサ
は、ユーザが規定したホールドタイム崩壊仕様を満たす
のに十分小さい漏れファクタを有する、特許請求の範囲
第７項記載の装置。
（１６）前記電圧源は、コレクタが第１バイアス電圧源
に結合され、かつエミッタを前記ブリッジ手段に結合す
る抵抗器を有し、かつベースがサンプル信号入力に結合
されるバイポーラトランジスタである、特許請求の範囲
第１項記載の装置。
（１７）前記電流源は、コレクタが前記ブリッジ手段に
結合され、かつエミッタが抵抗器を介して第２バイアス
電圧源に結合され、かつベースがサンプル信号入力に結
合されるバイポーラトランジスタである、特許請求の範
囲第１項記載の装置。
（１８）前記トランジスタはＮＰＮである、特許請求の
範囲第１６項記載の装置。
（１９）前記トランジスタはＮＰＮである、特許請求の
範囲第１７項記載の装置。
（２０）蓄積された電荷に比例する出力電圧を発生させ
る電荷蓄積手段、サンプリングされるべき電圧を受ける入力端子、前記出
力電圧がサンプリングされるべき前記入力電圧より小さ
いとき第１の予め定められた可変電流を前記電荷蓄積手
段に供給し、かつ前記出力電圧がサンプリングされるべ
き前記入力電圧より大きいとき第２の予め定められた可
変電流を前記入力端子に結合される電圧源に供給する第
１手段、および、前記出力電圧がサンプリングされるべき前記入力電圧よ
り小さいとき第３の予め定められた実質的に固定された
電流を前記入力端子に結合される電圧源から引き、かつ
前記出力電圧がサンプリングされるべき前記入力電圧よ
り大きいとき前記第３の予め定められた固定電流を前記
電荷蓄積手段から引く第２手段を備えるサンプルホール
ド回路。
（２１）サンプル信号を受けると、前記第１および第２
手段を選択的に同時に起動させるスイッチング手段をさ
らに備える、特許請求範囲第２０項記載の装置。
（２２）前記第１および第２手段は、整合された、低少
数キャリア電荷ダイオードのブリッジを含む、特許請求
の範囲第２０項記載の装置。
（２３）前記第１手段は、サンプリングされるべき期待
入力電圧より大きい電圧を有する直流電圧源、および前
記電圧源を前記ダイオードブリッジに結合する限流抵抗
器を含み、かつ前記第２手段は、前記限流抵抗器の値で
割った前記電圧源の電圧に実質的に等しい電流を前記ブ
リッジから引く電流源を含む、特許請求の範囲第２２項
記載の装置。
（２４）前記入力端子および前記電荷蓄積手段に結合さ
れるダイオードブリッジをさらに備え、かつ前記スイッ
チング手段は、ベースがサンプル信号を受ける入力端子
に結合され、かつ前記サンプル信号を受けると前記第１
および第２手段を前記ダイオードブリッジに結合するよ
うに接続される２つのＮＰＮバイポーラトランジスタを
含む、特許請求の範囲第２１項記載の装置。
（２５）コンデンサ、電圧源、電流源、未知の信号を受ける入力端子、および前記未知の信号の電圧および前記コンデンサにかかる電
圧の相対的な大きさに依存して、前記コンデンサを前記
未知の信号の値に充電または放電するために、前記電圧
源または前記電流源を選択的に結合する手段を備える、
サンプルホールド回路。
（２６）前記ブリッジ手段は、サンプリングが所望され
ない時間中、前記入力端子を前記電荷蓄積手段から切断
する、特許請求の範囲第２２項記載の装置。
（２７）前記ブリッジ手段、前記電圧源および前記電流
源、並びに前記選択結合手段は、集積回路ダイ上に製作
される、特許請求の範囲第２５項記載の装置。
（２８）前記電荷蓄積手段は、集積回路ダイ上に製作さ
れるコンデンサであり、そのコンデンサの値および前記
電流源によって供給される電流は、コンデンサの大きさ
を考慮すると、獲得時間が５００ナノ秒より小さいよう
なものである、特許請求の範囲第１項記載の装置。
（２９）前記電圧源および前記電流源は、それぞれ電圧
源および電流源として駆動されるトランジスタである、
特許請求の範囲第１項記載の装置。
（３０）未知の信号をサンプルホールドし、かつ実質的
に同じ大きさを有する信号を発生させる方法であって、コンデンサにかかる電圧がサンプリングされるべき電圧
より小さいとき、電圧源からコンデンサを充電し、かつコンデンサにかかる電圧がサンプリングされるべき電圧
より大きいとき、電流源でコンデンサを放電するステッ
プを備える、方法。
（３１）サンプリングされるべき電圧およびコンデンサ
にかかる電圧の相対的な大きさに依存して、前記電圧源
および前記電流源を選択的に前記コンデンサに結合する
ステップをさらに備える、特許請求の範囲第３０項記載
の方法。
（３２）サンプリングが所望される以外の時間に、前記
コンデンサへの選択結合を防ぐステップをさらに備える
、特許請求の範囲第３１項記載の方法。