JPS6258555B2 - - Google Patents
Info
- Publication number
- JPS6258555B2 JPS6258555B2 JP56125455A JP12545581A JPS6258555B2 JP S6258555 B2 JPS6258555 B2 JP S6258555B2 JP 56125455 A JP56125455 A JP 56125455A JP 12545581 A JP12545581 A JP 12545581A JP S6258555 B2 JPS6258555 B2 JP S6258555B2
- Authority
- JP
- Japan
- Prior art keywords
- amorphous
- layer
- electrode
- thin film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】
本発明は、安定したトンネルバリア層を有する
ジヨセフソン素子の製造方法に関する。
ジヨセフソン素子の製造方法に関する。
トンネル形ジヨセフソン素子は第１図に示すよ
うに基本的には基板（Siやサフアイヤ等）１上に
下地電極（超伝導体）２があり、その上に電気的
に高抵抗のトンネルバリア層３があり、更にその
上に上部電極（超伝導体）４のある構造をしてい
る。このトンネルバリア層は20〜50Åと非常に薄
い高抵抗の誘電体膜であり素子特性を大きく左右
する。たとえばトンネルバリア層の膜厚が１割変
動するとトンネルバリアを流れるジヨセフソン電
流は１桁変動する。また、トンネルバリアの材質
および電極とバリアの界面の状態が素子性能に大
きな影響を及ぼす。このため良質のバリア層を制
御性よく形成する方法および、バリアと電極界面
の状態を電気的に完全な不連続状態にする方法を
開発することが素子の信頼性、安定性、歩留りの
向上の点からも重要であり、上記の要求を満たす
トンネルバリア層の形成は素子作製工程の中でも
最も重要な製造工程となる。一般に、トンネル形
ジヨセフソン素子の製造工程は下地電極薄膜形
成（PbあるいはPb合金，Nb，NbN，A15型化合
物）パターン形成トンネルバリア形成上部
電極形成に大別できる。のトンネルバリア層の
形成法には二通りの方法がある。一つはパターン
形成後の下地電極を直接酸化（プラズマ酸化，自
然酸化）して所定のバリア層を形成する方法であ
り、他は下地電極上に下地電極とは異なつたＡ
やSi等の蒸着あるいはCVD等により形成（数10
Åの厚さ）し、それを酸化してトンネルバリア層
とする方法である。前者はトンネルバリア層の厚
さを制御しやすいが、下地電極の種類によつて定
まつたバリアが得られることになる。一方、後者
は下地電極とは異種のSi等を下地電極上に形成
し、それを酸化することにより誘電率の小さな
SiO2等のバリアを形成する方法である。従来、
PbあるいはPb系合金素子においては前者の方法
で再現性のよい素子が出来ているが、Nb，NbN
その他A15化合物の素子においては十分満足のゆ
く特性が得られていない。特に、NbNやA15化合
物においてはいまだ十分なトンネル特性が得られ
ていない。その主なる原因の第１はNbやＶ系化
合物の下地電極を直接酸化した場合、選択酸化が
発生し、バリア層と下地電極界面が十数Å以上に
わたり不均一相を形成し、超伝導の特性も連続的
に変化した状態（境界層の形成）になつているた
めである。第２の原因はバリア層の品質にある。
すなわち、NbやＶは酸化されやすい金属であ
り、これらの化合物を酸化した場合、酸素は格子
間を拡散し選択酸化によつてNbやＶの酸化物が
形成されるが、このNbやＶの酸化物には金属性
のNb−Ｏや価数の一定しないＶxＯ1-xの酸化物が
生成され、一部には酸化されないNbやＶが残留
するし不均一な品質の悪いバリアが形成され、そ
してたとえ均一なバリアが形成されていても極薄
膜のバリアが結晶質の両電極にはさまれているた
め破壊されやすいためである。第３の原因はNb
やＶは活性な金属であるためこれらの合金が電極
として露出している場合、かなりの深さの表面層
が劣化し、このため、トンネルバリアを形成する
前にArイオンでスパツタクリーニングする必要
があるが、この工程によつてクリーニングされた
電極の表面層（数10Å）の結晶がダメージを受け
超伝導性を劣化させること等が原因となり、超伝
導体からなる下部電極を直接酸化法で形成して得
られた素子はブリツジ形のトンネル特性を示しや
すいためである。このように従来の直接酸化法で
は以上のような欠点を有していた。しかし上記の
問題点のいくつかを避けるために、下地電極表面
上に数10ÅのSiを蒸着によつて被覆しこのSiの上
層部を酸化することにより均一なSiOxのトンネ
ルバリアを形成することが行われ、現在、NbNや
V3Si等の下部電極素子で一応の成功をみている。
第２図にNbN素子の場合の断面図を示す。Siで下
部電極表面を被覆する場合、Siは下地電極とは異
なつた物質であり電極の成膜室とは別の成膜室が
必要である欠点を有していた。このSiの被覆方法
には蒸着とCVD法があるが、蒸着では極薄膜の
Siを制御性よく形成できない欠点があつた。一
方、CVD法ではSiH4のガスにより成形するがこ
の方法では膜厚の制御法は良好であるが膜中にＨ
原子がとり込まれ、この原子が電極の超伝導性を
劣化させる原因となつており、いずれも一長一短
を有していた。
うに基本的には基板（Siやサフアイヤ等）１上に
下地電極（超伝導体）２があり、その上に電気的
に高抵抗のトンネルバリア層３があり、更にその
上に上部電極（超伝導体）４のある構造をしてい
る。このトンネルバリア層は20〜50Åと非常に薄
い高抵抗の誘電体膜であり素子特性を大きく左右
する。たとえばトンネルバリア層の膜厚が１割変
動するとトンネルバリアを流れるジヨセフソン電
流は１桁変動する。また、トンネルバリアの材質
および電極とバリアの界面の状態が素子性能に大
きな影響を及ぼす。このため良質のバリア層を制
御性よく形成する方法および、バリアと電極界面
の状態を電気的に完全な不連続状態にする方法を
開発することが素子の信頼性、安定性、歩留りの
向上の点からも重要であり、上記の要求を満たす
トンネルバリア層の形成は素子作製工程の中でも
最も重要な製造工程となる。一般に、トンネル形
ジヨセフソン素子の製造工程は下地電極薄膜形
成（PbあるいはPb合金，Nb，NbN，A15型化合
物）パターン形成トンネルバリア形成上部
電極形成に大別できる。のトンネルバリア層の
形成法には二通りの方法がある。一つはパターン
形成後の下地電極を直接酸化（プラズマ酸化，自
然酸化）して所定のバリア層を形成する方法であ
り、他は下地電極上に下地電極とは異なつたＡ
やSi等の蒸着あるいはCVD等により形成（数10
Åの厚さ）し、それを酸化してトンネルバリア層
とする方法である。前者はトンネルバリア層の厚
さを制御しやすいが、下地電極の種類によつて定
まつたバリアが得られることになる。一方、後者
は下地電極とは異種のSi等を下地電極上に形成
し、それを酸化することにより誘電率の小さな
SiO2等のバリアを形成する方法である。従来、
PbあるいはPb系合金素子においては前者の方法
で再現性のよい素子が出来ているが、Nb，NbN
その他A15化合物の素子においては十分満足のゆ
く特性が得られていない。特に、NbNやA15化合
物においてはいまだ十分なトンネル特性が得られ
ていない。その主なる原因の第１はNbやＶ系化
合物の下地電極を直接酸化した場合、選択酸化が
発生し、バリア層と下地電極界面が十数Å以上に
わたり不均一相を形成し、超伝導の特性も連続的
に変化した状態（境界層の形成）になつているた
めである。第２の原因はバリア層の品質にある。
すなわち、NbやＶは酸化されやすい金属であ
り、これらの化合物を酸化した場合、酸素は格子
間を拡散し選択酸化によつてNbやＶの酸化物が
形成されるが、このNbやＶの酸化物には金属性
のNb−Ｏや価数の一定しないＶxＯ1-xの酸化物が
生成され、一部には酸化されないNbやＶが残留
するし不均一な品質の悪いバリアが形成され、そ
してたとえ均一なバリアが形成されていても極薄
膜のバリアが結晶質の両電極にはさまれているた
め破壊されやすいためである。第３の原因はNb
やＶは活性な金属であるためこれらの合金が電極
として露出している場合、かなりの深さの表面層
が劣化し、このため、トンネルバリアを形成する
前にArイオンでスパツタクリーニングする必要
があるが、この工程によつてクリーニングされた
電極の表面層（数10Å）の結晶がダメージを受け
超伝導性を劣化させること等が原因となり、超伝
導体からなる下部電極を直接酸化法で形成して得
られた素子はブリツジ形のトンネル特性を示しや
すいためである。このように従来の直接酸化法で
は以上のような欠点を有していた。しかし上記の
問題点のいくつかを避けるために、下地電極表面
上に数10ÅのSiを蒸着によつて被覆しこのSiの上
層部を酸化することにより均一なSiOxのトンネ
ルバリアを形成することが行われ、現在、NbNや
V3Si等の下部電極素子で一応の成功をみている。
第２図にNbN素子の場合の断面図を示す。Siで下
部電極表面を被覆する場合、Siは下地電極とは異
なつた物質であり電極の成膜室とは別の成膜室が
必要である欠点を有していた。このSiの被覆方法
には蒸着とCVD法があるが、蒸着では極薄膜の
Siを制御性よく形成できない欠点があつた。一
方、CVD法ではSiH4のガスにより成形するがこ
の方法では膜厚の制御法は良好であるが膜中にＨ
原子がとり込まれ、この原子が電極の超伝導性を
劣化させる原因となつており、いずれも一長一短
を有していた。
なお、第２図において１はNbNから成る下部電
極を、２は非晶質Si層を、３はSiOxトンネルバリ
ヤ層を、そして４はPb，Nb又はNbNから成る上
部電極をそれぞれ示す。
極を、２は非晶質Si層を、３はSiOxトンネルバリ
ヤ層を、そして４はPb，Nb又はNbNから成る上
部電極をそれぞれ示す。
本発明はV3Si化合物薄膜素子の作製において上
記従来の欠点を解決するため、高臨界温度を有す
るV3Si化合物薄膜下地電極表面上にV3Siの非晶質
の薄膜をスパツタ法で形成し、そのV3Si非晶質層
の上層部を酸化してトンネルバリア層を形成し、
その上に上部電極を形成することを特徴としたも
のであつて、その目的は信頼性の高い、高速スイ
ツチング可能なジヨセフソン素子を提供すること
にある。
記従来の欠点を解決するため、高臨界温度を有す
るV3Si化合物薄膜下地電極表面上にV3Siの非晶質
の薄膜をスパツタ法で形成し、そのV3Si非晶質層
の上層部を酸化してトンネルバリア層を形成し、
その上に上部電極を形成することを特徴としたも
のであつて、その目的は信頼性の高い、高速スイ
ツチング可能なジヨセフソン素子を提供すること
にある。
上記酸化工程の前において下地電極上に形成さ
れるV3Si非晶質層の厚さは好ましくは数10〜百数
10Åである。
れるV3Si非晶質層の厚さは好ましくは数10〜百数
10Åである。
第３図は本発明の素子の実施例であつて、図中
１１は熱酸化したSi基板、１２はV3Si超伝導下地
電極（超伝導臨界温度Tc〜16K）、１３はV3Si非
晶質薄膜、１４はV3Si非晶質を酸化したトンネル
バリア層、そして１５は上部電極（Pb，Nb、あ
るいはNbN）をそれぞれ示す。このような断面構
造を持つV3Si化合物素子を作製するにはSiやサフ
アイア基板上に高臨界温度のA15相V3Si下部電極
を形成し、その上に直ちに極薄膜の完全な非晶質
V3Si層を形成する必要がある。下地電極の形成法
と同一の蒸発源で非晶質層を形成できれば、下地
電極表面を汚染することなく、迅速に膜が形成で
き製造工程を簡略にできる利点がある。そこで、
V3Si合金ターゲツトを蒸発源として、低エネルギ
ー粒子でかつ膜形成速度が大きく、膜厚の制御性
の良い直流マグネトロンスパツタ法によりV3Si薄
膜の形成法を検討した。この作製法によつて重要
なことは下地電極には結晶性のよいA15構造をも
つ薄膜、被覆膜には完全な非晶質の薄膜を形成す
る形成条件を見いだすことである。この観点から
双方の薄膜を形成する方法を見いだした。生成す
るV3Si膜の結晶性はArスパツタ圧、膜形成速
度、不純物ガス濃度、基板温度等に影響される。
Arスパツタ圧，膜形成速度を適当に選べば基板
温度によりV3Siの良質なA15相と完全な非晶質相
が得られる。第４図ａおよびｂはそれぞれ600℃
と200℃で作製した薄膜のＸ線回折像であるが、
600℃で作製した膜はA15相の（200）（210）
（211）の回折線が観察されるが、200℃で作成し
た膜では回折線が観測されず、非晶質相であるこ
とが判る。第５図は各基板温度で得られた薄膜の
臨界温度の変化を示したものである。600℃以上
ではTc＝15〜16Kを示すが200℃以下で作製した
薄膜のTcは1.2K以下であり完全な非晶質が形成
されていることが判る。Arガス圧4.5×
10〜 2Torrにおいては膜形成速度は120Å／minで
あり、50Åの非晶質膜で被覆するには200℃の基
板温度で25秒スパツタすればよい。このようにし
て形成したV3Si非晶質薄膜を〜20Å酸化した場
合、結晶性薄膜のエピタキシヤル的酸化と異な
り、酸化層の先端（Oxidation front）は原子的
オーダで均一に進行するため、酸化層中には未酸
化の金属元素が残ることはない。また、非晶質
V3Siの電気抵抗は結晶質のA15相のものに比べ２
〜３桁大きく、また1.2Kでも非超伝導性を示
し、数10Åの非晶質がバリアハイトの低いトンネ
ルバリアとなり、酸化物バリアと合せた２層のト
ンネルバリアを構成する。このトンネルバリア上
に上部電極を非晶質の再結晶温度以下で形成し素
子を作製する。本発明における素子では超伝導材
料からなる上下両電極と非超伝導性の非晶質およ
びV3Si酸化物バリアの境界は空間的な広がりを示
さず、電気的に急峻な変化を示す。一般に、酸化
物トンネルバリアを形成する際、パターニング工
程で劣化した表面をArイオンでクリーニングす
るが超伝導体を直接クリーニングした場合Arイ
オンの衝撃によつてもろい化合物超伝導体の表面
層はダメージをうけ超伝導性は劣化する。しか
し、本発明においては、非晶質相のＶやNb自体
は結晶質の場合より不活性で劣化しにくく化学的
に安定である上に、非晶質相は延性があり強靭で
あるために、Arイオンでクリーニングしても、
非晶質層がArイオンの衝撃力を吸収し、より下
層にあるもろいA15V3Si結晶を劣化させることが
ないこと、さらに、残つた非晶質層はもろい酸化
物バリアを保護する働を有し、耐熱サイクル、耐
衝撃性を向上させることなどジヨセフソン素子の
素子特性にとつて信頼性、再現性を向上させる効
果をもつ。
１１は熱酸化したSi基板、１２はV3Si超伝導下地
電極（超伝導臨界温度Tc〜16K）、１３はV3Si非
晶質薄膜、１４はV3Si非晶質を酸化したトンネル
バリア層、そして１５は上部電極（Pb，Nb、あ
るいはNbN）をそれぞれ示す。このような断面構
造を持つV3Si化合物素子を作製するにはSiやサフ
アイア基板上に高臨界温度のA15相V3Si下部電極
を形成し、その上に直ちに極薄膜の完全な非晶質
V3Si層を形成する必要がある。下地電極の形成法
と同一の蒸発源で非晶質層を形成できれば、下地
電極表面を汚染することなく、迅速に膜が形成で
き製造工程を簡略にできる利点がある。そこで、
V3Si合金ターゲツトを蒸発源として、低エネルギ
ー粒子でかつ膜形成速度が大きく、膜厚の制御性
の良い直流マグネトロンスパツタ法によりV3Si薄
膜の形成法を検討した。この作製法によつて重要
なことは下地電極には結晶性のよいA15構造をも
つ薄膜、被覆膜には完全な非晶質の薄膜を形成す
る形成条件を見いだすことである。この観点から
双方の薄膜を形成する方法を見いだした。生成す
るV3Si膜の結晶性はArスパツタ圧、膜形成速
度、不純物ガス濃度、基板温度等に影響される。
Arスパツタ圧，膜形成速度を適当に選べば基板
温度によりV3Siの良質なA15相と完全な非晶質相
が得られる。第４図ａおよびｂはそれぞれ600℃
と200℃で作製した薄膜のＸ線回折像であるが、
600℃で作製した膜はA15相の（200）（210）
（211）の回折線が観察されるが、200℃で作成し
た膜では回折線が観測されず、非晶質相であるこ
とが判る。第５図は各基板温度で得られた薄膜の
臨界温度の変化を示したものである。600℃以上
ではTc＝15〜16Kを示すが200℃以下で作製した
薄膜のTcは1.2K以下であり完全な非晶質が形成
されていることが判る。Arガス圧4.5×
10〜 2Torrにおいては膜形成速度は120Å／minで
あり、50Åの非晶質膜で被覆するには200℃の基
板温度で25秒スパツタすればよい。このようにし
て形成したV3Si非晶質薄膜を〜20Å酸化した場
合、結晶性薄膜のエピタキシヤル的酸化と異な
り、酸化層の先端（Oxidation front）は原子的
オーダで均一に進行するため、酸化層中には未酸
化の金属元素が残ることはない。また、非晶質
V3Siの電気抵抗は結晶質のA15相のものに比べ２
〜３桁大きく、また1.2Kでも非超伝導性を示
し、数10Åの非晶質がバリアハイトの低いトンネ
ルバリアとなり、酸化物バリアと合せた２層のト
ンネルバリアを構成する。このトンネルバリア上
に上部電極を非晶質の再結晶温度以下で形成し素
子を作製する。本発明における素子では超伝導材
料からなる上下両電極と非超伝導性の非晶質およ
びV3Si酸化物バリアの境界は空間的な広がりを示
さず、電気的に急峻な変化を示す。一般に、酸化
物トンネルバリアを形成する際、パターニング工
程で劣化した表面をArイオンでクリーニングす
るが超伝導体を直接クリーニングした場合Arイ
オンの衝撃によつてもろい化合物超伝導体の表面
層はダメージをうけ超伝導性は劣化する。しか
し、本発明においては、非晶質相のＶやNb自体
は結晶質の場合より不活性で劣化しにくく化学的
に安定である上に、非晶質相は延性があり強靭で
あるために、Arイオンでクリーニングしても、
非晶質層がArイオンの衝撃力を吸収し、より下
層にあるもろいA15V3Si結晶を劣化させることが
ないこと、さらに、残つた非晶質層はもろい酸化
物バリアを保護する働を有し、耐熱サイクル、耐
衝撃性を向上させることなどジヨセフソン素子の
素子特性にとつて信頼性、再現性を向上させる効
果をもつ。
実施例 １
Ｖ−25.1at％Si合金ターゲツト（100mmφ）を
用いて直流マグネトロン法により熱酸化膜のある
Si基板（SiOx膜厚8000Å）上に600℃の基板温度
で4.5×10〜 2TorrのArガス中でスパツタし3000
Åの下地電極薄膜を形成した。この時の膜形成速
度は120Å／minであつた。その後直ちに基板温
度を200℃とし、基板温度以外同一スパツタ条件
で50Åの被覆を行つた。一方、非晶質被覆のない
薄膜基板も用意した。この２種類の薄膜基板を下
地電極として20μｍ巾にパターニングし、その
後、真空装置の中でArガスでスパツタクリーニ
ング（10-2Torr，Ｖpp＝600V，３分）したの
ち、Ar−４％O2ガス中（10-2Torr）でプラスマ
酸化（Ｖpp＝400V，５分）し、その上に、Pbの
上部電極を蒸着（10-7Torr）により形成し、素
子を作製した。非晶質V3Si被覆のない素子はトン
ネル形の特性を示したがギヤツプ電圧が小さく
（約１ｍＶ）リーク電流の大きな特性を示した。
一方、非晶質V3Si被覆のある素子はギヤツプ電圧
の大きな（3.5ｍＶ）トンネル特性を示した。
用いて直流マグネトロン法により熱酸化膜のある
Si基板（SiOx膜厚8000Å）上に600℃の基板温度
で4.5×10〜 2TorrのArガス中でスパツタし3000
Åの下地電極薄膜を形成した。この時の膜形成速
度は120Å／minであつた。その後直ちに基板温
度を200℃とし、基板温度以外同一スパツタ条件
で50Åの被覆を行つた。一方、非晶質被覆のない
薄膜基板も用意した。この２種類の薄膜基板を下
地電極として20μｍ巾にパターニングし、その
後、真空装置の中でArガスでスパツタクリーニ
ング（10-2Torr，Ｖpp＝600V，３分）したの
ち、Ar−４％O2ガス中（10-2Torr）でプラスマ
酸化（Ｖpp＝400V，５分）し、その上に、Pbの
上部電極を蒸着（10-7Torr）により形成し、素
子を作製した。非晶質V3Si被覆のない素子はトン
ネル形の特性を示したがギヤツプ電圧が小さく
（約１ｍＶ）リーク電流の大きな特性を示した。
一方、非晶質V3Si被覆のある素子はギヤツプ電圧
の大きな（3.5ｍＶ）トンネル特性を示した。
実施例 ２
実施例１と同様に直流マグネトロンスパツタに
より600℃の基板温度で下地電極を形成（2500
Å）し、その直後に100℃の基板温度で非晶質
V3Si膜を形成した。この際、スパツタ時間を変
え、被覆の厚さを変えた薄膜基板を作製した。非
晶質V3Si膜厚として０Å（被覆しないもの）、20
Å，50Å，100Å，150Åのものを作製した。これ
ら薄膜基板を20μｍ巾にパターニングしたのち真
空装置内でArガスによりスパツタクリーニング
（表面層30Å除去し）、その後、プラズマ酸化によ
りバリア層を30Å形成した。その後Pbを蒸着し
上部電極を形成した。得られたＶ−Ｉ特性の結果
を第６図に示す。図中の１，２，３，４，５は非
晶質V3Siの被覆厚、０，20，50，100，150Åの素
子に対応するＶ−Ｉ特性を示す。下地電極をパタ
ーニングしたのち、真空装置内でバリア層を形成
するが、この前に表面を清浄化するためにArイ
オンでスパツタクリーニングを行う。この表面層
の除去は約30Åであり、50Åの非晶質膜を被覆し
たものでもバリア層を形成する時点では約20Å程
度になつている。第６図にみられるように50Å〜
150Åの非晶質膜で被覆された素子がすぐれたト
ンネル特性を示しギヤツプ電圧は3.3〜3.5ｍＶを
示す。一方、20Åの非晶質を被覆したものは被覆
のないものよりすぐれた特性を示すもののギヤツ
プ電圧は2.4ｍＶと小さく、かつリーク電流が大
きい。この原因はArイオンによるスパツタクリ
ーニングで、下地電極のA15相の結晶性がダメー
ジをうけ超伝導性を劣化させたためと考えられ
る。この実験事実から非晶質のV3Si被覆は非常に
硬くてもろいA15型V3Si化合物超伝導体を保護す
る作用があることが判る。
より600℃の基板温度で下地電極を形成（2500
Å）し、その直後に100℃の基板温度で非晶質
V3Si膜を形成した。この際、スパツタ時間を変
え、被覆の厚さを変えた薄膜基板を作製した。非
晶質V3Si膜厚として０Å（被覆しないもの）、20
Å，50Å，100Å，150Åのものを作製した。これ
ら薄膜基板を20μｍ巾にパターニングしたのち真
空装置内でArガスによりスパツタクリーニング
（表面層30Å除去し）、その後、プラズマ酸化によ
りバリア層を30Å形成した。その後Pbを蒸着し
上部電極を形成した。得られたＶ−Ｉ特性の結果
を第６図に示す。図中の１，２，３，４，５は非
晶質V3Siの被覆厚、０，20，50，100，150Åの素
子に対応するＶ−Ｉ特性を示す。下地電極をパタ
ーニングしたのち、真空装置内でバリア層を形成
するが、この前に表面を清浄化するためにArイ
オンでスパツタクリーニングを行う。この表面層
の除去は約30Åであり、50Åの非晶質膜を被覆し
たものでもバリア層を形成する時点では約20Å程
度になつている。第６図にみられるように50Å〜
150Åの非晶質膜で被覆された素子がすぐれたト
ンネル特性を示しギヤツプ電圧は3.3〜3.5ｍＶを
示す。一方、20Åの非晶質を被覆したものは被覆
のないものよりすぐれた特性を示すもののギヤツ
プ電圧は2.4ｍＶと小さく、かつリーク電流が大
きい。この原因はArイオンによるスパツタクリ
ーニングで、下地電極のA15相の結晶性がダメー
ジをうけ超伝導性を劣化させたためと考えられ
る。この実験事実から非晶質のV3Si被覆は非常に
硬くてもろいA15型V3Si化合物超伝導体を保護す
る作用があることが判る。
実施例 ３
実施例１と同様に結晶性のよいA15相V3Siを
550℃の基板温度で形成（2800Å）し、この下地
電極上に直ちに150℃の基板温度で60Åの非晶質
V3Si膜を形成した。このV3Si薄膜基板をパターニ
ングし、そののち、スパツタクリーニングして20
Åの非晶質層を除去し、ついで30Åの酸化物バリ
アを形成した。次に上部電極を形成して素子を作
製したが、上部電極としてNb，NbN，Mo3Re2の
３つの上部電極素子を作製した。上部電極の形成
はNbの場合電子ビームで蒸着（蒸着時の真空度
１×10-7Torr以下）、Mo3Re2は合金ターゲツト
（100mmφ）を用いて直流マグネトロン法により基
板温度200℃で形成した。またNbNの場合にはAr
−15％O2ガス中（10-1Torr）RFスパツタ法によ
り基板温度200℃で形成した。このように形成さ
れた薄膜の臨界温度はNbが9K、NbNが14K，
Mo3Re2が14Kであつた。作製した素子はいずれ
もトンネル形のＶ−Ｉ特性を示しV3Si／Nb素
子、V3Si／NbN，V3Si／Mo3Re2の素子のギヤツ
プ電圧はそれぞれ3.6ｍＶ，4.7ｍＶおよび4.8ｍＶ
であつた。
550℃の基板温度で形成（2800Å）し、この下地
電極上に直ちに150℃の基板温度で60Åの非晶質
V3Si膜を形成した。このV3Si薄膜基板をパターニ
ングし、そののち、スパツタクリーニングして20
Åの非晶質層を除去し、ついで30Åの酸化物バリ
アを形成した。次に上部電極を形成して素子を作
製したが、上部電極としてNb，NbN，Mo3Re2の
３つの上部電極素子を作製した。上部電極の形成
はNbの場合電子ビームで蒸着（蒸着時の真空度
１×10-7Torr以下）、Mo3Re2は合金ターゲツト
（100mmφ）を用いて直流マグネトロン法により基
板温度200℃で形成した。またNbNの場合にはAr
−15％O2ガス中（10-1Torr）RFスパツタ法によ
り基板温度200℃で形成した。このように形成さ
れた薄膜の臨界温度はNbが9K、NbNが14K，
Mo3Re2が14Kであつた。作製した素子はいずれ
もトンネル形のＶ−Ｉ特性を示しV3Si／Nb素
子、V3Si／NbN，V3Si／Mo3Re2の素子のギヤツ
プ電圧はそれぞれ3.6ｍＶ，4.7ｍＶおよび4.8ｍＶ
であつた。
以上説明したように本発明によれば高臨界温度
を示す結晶性の良好なA15型V3Si下地電極上に、
直ちに、高抵抗を示す非超伝導性の完全な非晶質
V3Si薄膜をスパツタ法により制御性よく形成し、
パターニング後非晶質V3Si表面をスパツタクリー
ニングし、非晶質層の上層部を酸化し、その上に
上部電極を形成してジヨセフソン素子を作製する
のであり、、このジヨセフソン素子の作製工程に
おいて上部電極上の非晶質層の被覆に特徴がある
のであつて、、この非晶質は次の点に利点を有す
る。
を示す結晶性の良好なA15型V3Si下地電極上に、
直ちに、高抵抗を示す非超伝導性の完全な非晶質
V3Si薄膜をスパツタ法により制御性よく形成し、
パターニング後非晶質V3Si表面をスパツタクリー
ニングし、非晶質層の上層部を酸化し、その上に
上部電極を形成してジヨセフソン素子を作製する
のであり、、このジヨセフソン素子の作製工程に
おいて上部電極上の非晶質層の被覆に特徴がある
のであつて、、この非晶質は次の点に利点を有す
る。
超伝導材料からなる上下両電極と非超伝導性の
非晶質V3SiおよびV3Si酸化物バリアの境界は空間
的な広りを持たず、急峻な電気的特性の変化を実
現できること、また、酸化トンネルバリアを形成
する際、パターニング工程で劣化した表面をAr
イオンでクリーニングするが、A15型化合物超伝
導体を直接クリーニングした場合Arイオンの衝
撃によつてもろい化合物の表面層がダメージをう
け超伝導性を劣化させる。しかし本発明の場合に
は延性のある非晶質表面をArイオンによりクリ
ーニングするため下地電極のもろいA15型化合物
V3Si結晶にはダメージを与えないこと、さらに、
非晶質層の上層部を酸化するために、結晶面を酸
化した時とは異なり、酸化物の生成が結晶の方位
配列の影響を受けることなく、酸化は一様に進行
し、酸化物層には未酸化のＶ原子が存在しえない
こと、また、酸化されない下部電極に接している
非晶質層は高抵抗であるため、上層部の酸化物層
と合せ２層のトンネルバリアを形成し、安定した
トンネル特性を与える。更に、この非晶質層は強
靭で延性があるため、もろい酸化物バリアを保護
する働を有し、耐熱サイクル性、耐衝撃性を向上
させる。
非晶質V3SiおよびV3Si酸化物バリアの境界は空間
的な広りを持たず、急峻な電気的特性の変化を実
現できること、また、酸化トンネルバリアを形成
する際、パターニング工程で劣化した表面をAr
イオンでクリーニングするが、A15型化合物超伝
導体を直接クリーニングした場合Arイオンの衝
撃によつてもろい化合物の表面層がダメージをう
け超伝導性を劣化させる。しかし本発明の場合に
は延性のある非晶質表面をArイオンによりクリ
ーニングするため下地電極のもろいA15型化合物
V3Si結晶にはダメージを与えないこと、さらに、
非晶質層の上層部を酸化するために、結晶面を酸
化した時とは異なり、酸化物の生成が結晶の方位
配列の影響を受けることなく、酸化は一様に進行
し、酸化物層には未酸化のＶ原子が存在しえない
こと、また、酸化されない下部電極に接している
非晶質層は高抵抗であるため、上層部の酸化物層
と合せ２層のトンネルバリアを形成し、安定した
トンネル特性を与える。更に、この非晶質層は強
靭で延性があるため、もろい酸化物バリアを保護
する働を有し、耐熱サイクル性、耐衝撃性を向上
させる。
第１図および第２図は従来のジヨセフソン素子
の断面図、第３図は本発明のジヨセフソン素子の
一実施例の断面図、第４図ａおよびｂはV3Si薄膜
のＸ線回折パターン、第５図は基板温度とV3Si薄
膜の超伝導臨界温度との関係を示すグラフ、そし
て第６図は非晶質V3Si薄膜の膜厚を変化させた場
合のジヨセフソン素子のＶ−Ｉ特性を示すグラフ
である。 １１……基板、１２……下地電極、１３……非
晶質V3Si層、１４……V3Si酸化物トンネルバリア
層、１５……上部電極。
の断面図、第３図は本発明のジヨセフソン素子の
一実施例の断面図、第４図ａおよびｂはV3Si薄膜
のＸ線回折パターン、第５図は基板温度とV3Si薄
膜の超伝導臨界温度との関係を示すグラフ、そし
て第６図は非晶質V3Si薄膜の膜厚を変化させた場
合のジヨセフソン素子のＶ−Ｉ特性を示すグラフ
である。 １１……基板、１２……下地電極、１３……非
晶質V3Si層、１４……V3Si酸化物トンネルバリア
層、１５……上部電極。
Claims (1)
- 下地電極にV3Si超伝導薄膜を用いたトンネル形
ジヨセフソン素子の製造方法において、上記下地
電極上に非晶質V3Si層を形成し、その後この非晶
質層の上面を酸化してトンネルバリア層を生成さ
せ、このトンネルバリア層上に上部電極を形成す
ることを特徴とするジヨセフソン素子の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56125455A JPS5827385A (ja) | 1981-08-11 | 1981-08-11 | ジヨセフソン素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56125455A JPS5827385A (ja) | 1981-08-11 | 1981-08-11 | ジヨセフソン素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5827385A JPS5827385A (ja) | 1983-02-18 |
| JPS6258555B2 true JPS6258555B2 (ja) | 1987-12-07 |
Family
ID=14910516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56125455A Granted JPS5827385A (ja) | 1981-08-11 | 1981-08-11 | ジヨセフソン素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5827385A (ja) |
-
1981
- 1981-08-11 JP JP56125455A patent/JPS5827385A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5827385A (ja) | 1983-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6476413B1 (en) | High temperature superconducting Josephson junctions and SQUIDs | |
| JPH01161881A (ja) | ジョセフソン素子およびその製造方法 | |
| US5877122A (en) | Josephson element having a NdBa2 Cu3 O7-y superconductor thin-film wiring pattern | |
| JPS6258555B2 (ja) | ||
| Ishimaru et al. | Observation of barrier recrystallization process and properties of ramp-edge Josephson junctions with interface-modified barrier | |
| Thakoor et al. | Insulator interface effects in sputter‐deposited NbN/MgO/NbN (superconductor–insulator–superconductor) tunnel junctions | |
| JPS60149173A (ja) | 化合物半導体装置の製造方法 | |
| Patel et al. | Fabrication of Nb/Ta-based superconducting tunnel junctions for X-ray detectors | |
| JPS6167282A (ja) | 超伝導集積回路用抵抗素子及びその製法 | |
| JPH0523073B2 (ja) | ||
| JPH02298085A (ja) | ジョセフソン素子の製造方法 | |
| JPS6259915B2 (ja) | ||
| Michikami et al. | Nb and Nb-based A15 compound tunnel junctions fabricated using a new CF 4 cleaning process | |
| JP4863622B2 (ja) | ジョセフソン接合の作製方法、及びジョセフソン接合 | |
| JPH0494179A (ja) | 酸化物超伝導薄膜デバイスの作製方法 | |
| JPH054828B2 (ja) | ||
| JPS6257274B2 (ja) | ||
| JPH0634411B2 (ja) | 超電導装置 | |
| JPS58108739A (ja) | ジヨセフソン接合装置 | |
| JP2944238B2 (ja) | 超電導体の形成方法および超電導素子 | |
| JPS61111589A (ja) | トンネル型ジヨセフソン素子の製造方法 | |
| Konishi et al. | Improved characteristics of Nb3Ge tunnel junctions using sputter‐deposited amorphous‐silicon barrier | |
| JPH05102543A (ja) | 超電導デバイス及びその製造方法並びにそれを用いた超電導トランジスタ | |
| JPH01211983A (ja) | ジョセフソン素子 | |
| JP2950958B2 (ja) | 超電導素子の製造方法 |