JPS6258616A - 砒素化ガリウムエピタキシヤルウエハ及びその製造方法 - Google Patents
砒素化ガリウムエピタキシヤルウエハ及びその製造方法Info
- Publication number
- JPS6258616A JPS6258616A JP19563085A JP19563085A JPS6258616A JP S6258616 A JPS6258616 A JP S6258616A JP 19563085 A JP19563085 A JP 19563085A JP 19563085 A JP19563085 A JP 19563085A JP S6258616 A JPS6258616 A JP S6258616A
- Authority
- JP
- Japan
- Prior art keywords
- gallium arsenide
- layer
- phosphide
- gallium
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、各種の砒素化ガリウム系の化合物半導体装置
の製作に有用な砒素化ガリウムエピタキシャルウェハと
その製造方法に関する。
の製作に有用な砒素化ガリウムエピタキシャルウェハと
その製造方法に関する。
砒素化ガリウム系の■−■化合物半導体は、高移動度、
直接遷移型のバンド構造、３元、４元系の化合物による
バンドギャグと格子定数の可変性等の性質のため、高速
トランジスタ、レーザダイオード、発光ダイオード、フ
ォトトランジスタ、フォトダイオード、太陽電池等の個
別素子は勿論、これらの半導体素子を組み込んだＩＣへ
の応用が注目されている。これらの能動素子を形成した
活性層は、選択拡散、選択イオン注入等により砒素化ガ
リウム単結晶基板内に形成されるか、砒素化ガリウム単
結晶基板に、砒素化ガリウム系半導体をエピタキシャル
成長させたエピタキシャル層に形成させる方法が採用さ
れている。
直接遷移型のバンド構造、３元、４元系の化合物による
バンドギャグと格子定数の可変性等の性質のため、高速
トランジスタ、レーザダイオード、発光ダイオード、フ
ォトトランジスタ、フォトダイオード、太陽電池等の個
別素子は勿論、これらの半導体素子を組み込んだＩＣへ
の応用が注目されている。これらの能動素子を形成した
活性層は、選択拡散、選択イオン注入等により砒素化ガ
リウム単結晶基板内に形成されるか、砒素化ガリウム単
結晶基板に、砒素化ガリウム系半導体をエピタキシャル
成長させたエピタキシャル層に形成させる方法が採用さ
れている。
ところが、上記の砒素化ガリウム単結晶基板は、シリコ
ン単結晶基板に比べて口径の大きなものが得難いこと、
製造コストが高いこと、機械的強度に欠けること、等の
欠点がある。そこで、半導体材料のうち半導体のインゴ
ットの製造技術及び処理技術の最も進んだ単結晶シリコ
ンを基板として、砒素化ガリウムをその上にエピタキシ
ャル成長させて活性層を形成することが考えられている
が、格子不整合の為、未だ結晶性の高いエピタキシャル
成長膜は、得られていない。 本発明は、単結晶シリコン基板上に結晶性の良い砒素化
ガリウムのエピタキシャル成長層を形成することを主た
る目的とするものであり、そのことにより、砒素化ガリ
ウム系半導体装置の低コスト化、量産性の向上、光ＩＣ
等の新しい素子構成の実現化を図るものである。
ン単結晶基板に比べて口径の大きなものが得難いこと、
製造コストが高いこと、機械的強度に欠けること、等の
欠点がある。そこで、半導体材料のうち半導体のインゴ
ットの製造技術及び処理技術の最も進んだ単結晶シリコ
ンを基板として、砒素化ガリウムをその上にエピタキシ
ャル成長させて活性層を形成することが考えられている
が、格子不整合の為、未だ結晶性の高いエピタキシャル
成長膜は、得られていない。 本発明は、単結晶シリコン基板上に結晶性の良い砒素化
ガリウムのエピタキシャル成長層を形成することを主た
る目的とするものであり、そのことにより、砒素化ガリ
ウム系半導体装置の低コスト化、量産性の向上、光ＩＣ
等の新しい素子構成の実現化を図るものである。
本発明者らは、単結晶シリコン基板上に砒素化ガリウム
をエピタキシャル成長させるのに、シリコンと砒素化ガ
リウムの格子定数を整合させるための中間層（バッファ
層）と、基板結晶のエピタキシャル成長させるだめの主
面の面方位について各種検討を重ねて来た。 その結果、中間層をシリコン基板の主面側から、燐化ガ
リウム（ＧａＰ）から成る層、燐化ガリウム（ＧａＰ）
と砒素化燐化ガリウム（ＧａＡｓＰ）の超格子層、及び
砒素化燐化ガリウム（ＧａＡｓＰ）と砒素化ガリウム（
ＧａＡｓ）の超格子層とから戊る複層構造にすることに
より、エピタキシャル成長した砒素化ガリウムの結晶性
が高くなることが判明した。又、その時のシリコン単結
晶基板の主面の面方位が（１００）面に対する一定の範
囲のオフ角を有する時に、エピタキシャル成長した砒素
化ガリウムの結晶性が高くなることが判明した。 本発明は上記の発見に基づいて成されたものである。 即ち、本第１発明は、シリコン単結晶基板上にエピタキ
シャル成長させて形成した、シリコンと砒素化ガリウム
（ＧａＡｓ）との格子不整合を緩和する中間層を前記シ
リコン基板の主面側から、燐化ガリウム（ＧａＰ）から
成る層、燐化ガリウム（ＧａＰ）と砒素化燐化ガリウム
（ＧａＡｓＰ）の超格子口、及び砒素化燐化ガリウム（
ＧａＡｓＰ）と砒素化ガリウム（ＧａＡｓ）の超格子層
とで構成したことを特徴とする砒素化ガリウムエピタキ
シ士ルウエバである。 又、本第２発明は、シリコン単結晶基板の主面上に、該
主面側から順に、燐化ガリウム（ＧａＰ）から成る層、
燐化ガリウム（ＧａＰ）と砒素化燐化ガリウム（ＧａＡ
ｓＰ）の超格子層、及び砒累化燐化ガリウム（ＧａＡｓ
Ｐ）と砒素化ガリウム（ＧａＡｓ）の超格子層を順次エ
ピタキシャル成長させ、最上層の前記超格子層の主面上
に砒素化ガリウム（ＧａＡｓ）層をエピタキシャル成長
させる砒素化ガリウムのエピタキシャル成長方法である
。 シリコン基板のエピタキシャル成長させる主面の面方位
は（１００）面に対し０．５〜５度の笥囲、望ましくは
１〜３度、最も望ましくは約２度で傾斜している時、更
にエピタキシャル成長した砒素化ガリウムの結晶性が向
上した。 エピタキシャル成長した砒素化ガリウムの結晶性の評価
は、接触式表面粗さ計による表面精度、フォトルミネッ
センス半値幅、光学写真による表面像を測定することに
よって行った。
をエピタキシャル成長させるのに、シリコンと砒素化ガ
リウムの格子定数を整合させるための中間層（バッファ
層）と、基板結晶のエピタキシャル成長させるだめの主
面の面方位について各種検討を重ねて来た。 その結果、中間層をシリコン基板の主面側から、燐化ガ
リウム（ＧａＰ）から成る層、燐化ガリウム（ＧａＰ）
と砒素化燐化ガリウム（ＧａＡｓＰ）の超格子層、及び
砒素化燐化ガリウム（ＧａＡｓＰ）と砒素化ガリウム（
ＧａＡｓ）の超格子層とから戊る複層構造にすることに
より、エピタキシャル成長した砒素化ガリウムの結晶性
が高くなることが判明した。又、その時のシリコン単結
晶基板の主面の面方位が（１００）面に対する一定の範
囲のオフ角を有する時に、エピタキシャル成長した砒素
化ガリウムの結晶性が高くなることが判明した。 本発明は上記の発見に基づいて成されたものである。 即ち、本第１発明は、シリコン単結晶基板上にエピタキ
シャル成長させて形成した、シリコンと砒素化ガリウム
（ＧａＡｓ）との格子不整合を緩和する中間層を前記シ
リコン基板の主面側から、燐化ガリウム（ＧａＰ）から
成る層、燐化ガリウム（ＧａＰ）と砒素化燐化ガリウム
（ＧａＡｓＰ）の超格子口、及び砒素化燐化ガリウム（
ＧａＡｓＰ）と砒素化ガリウム（ＧａＡｓ）の超格子層
とで構成したことを特徴とする砒素化ガリウムエピタキ
シ士ルウエバである。 又、本第２発明は、シリコン単結晶基板の主面上に、該
主面側から順に、燐化ガリウム（ＧａＰ）から成る層、
燐化ガリウム（ＧａＰ）と砒素化燐化ガリウム（ＧａＡ
ｓＰ）の超格子層、及び砒累化燐化ガリウム（ＧａＡｓ
Ｐ）と砒素化ガリウム（ＧａＡｓ）の超格子層を順次エ
ピタキシャル成長させ、最上層の前記超格子層の主面上
に砒素化ガリウム（ＧａＡｓ）層をエピタキシャル成長
させる砒素化ガリウムのエピタキシャル成長方法である
。 シリコン基板のエピタキシャル成長させる主面の面方位
は（１００）面に対し０．５〜５度の笥囲、望ましくは
１〜３度、最も望ましくは約２度で傾斜している時、更
にエピタキシャル成長した砒素化ガリウムの結晶性が向
上した。 エピタキシャル成長した砒素化ガリウムの結晶性の評価
は、接触式表面粗さ計による表面精度、フォトルミネッ
センス半値幅、光学写真による表面像を測定することに
よって行った。
本発明では、シリコンと砒素化ガリウム（ＧａＡｓ）と
の格子不整合を緩和する中間層をシリコン基板の主面側
から、燐化ガリウム（ＧａＰ）から成る層、燐化ガリウ
ム（ＧａＰ）と砒素化燐化ガリウム（ＧａＡｓＰ）の超
格子層、及び砒素化燐化ガリウム（ＧａＡｓＰ）と砒素
化ガリウム（ＧａＡｓ）の超格子層とで構成したので、
結晶性の良い砒素化ガリウムのエピタキシャル成長層が
得られた。その結果、シリコンを基板とし、活性層を砒
素化ガリウム系半導体とする各種の高性能半導体素子、
ＩＣ，及び従来のシリコンＩＣと砒素化ガリウム系Ｉ−
Ｖ化合物半導体ＩＣとのハイブリッドＩＣ例えば光ＩＣ
等の半導体装置の安価な多量生産が可能となる。
の格子不整合を緩和する中間層をシリコン基板の主面側
から、燐化ガリウム（ＧａＰ）から成る層、燐化ガリウ
ム（ＧａＰ）と砒素化燐化ガリウム（ＧａＡｓＰ）の超
格子層、及び砒素化燐化ガリウム（ＧａＡｓＰ）と砒素
化ガリウム（ＧａＡｓ）の超格子層とで構成したので、
結晶性の良い砒素化ガリウムのエピタキシャル成長層が
得られた。その結果、シリコンを基板とし、活性層を砒
素化ガリウム系半導体とする各種の高性能半導体素子、
ＩＣ，及び従来のシリコンＩＣと砒素化ガリウム系Ｉ−
Ｖ化合物半導体ＩＣとのハイブリッドＩＣ例えば光ＩＣ
等の半導体装置の安価な多量生産が可能となる。
図は、本発明の具体的な一実施例に係るウェハの構成を
示した断面図である。図に於いて、１０はｎ型のシリコ
ン単結晶基板、３０は格子不整合を緩和するための中間
層、５０は、ＧａＡｓのエピタキシャル層である。中間
層３０は、燐化ガリウム（ＧａＰ）から成る第１中間層
３１と、燐化ガリウム（ＧａＰ）と混晶比０．５の砒素
化燐化ガリウム（ＧａΔｓｏ、ｓＰｏ、ｓ）の超格子か
ら成る￥ｆＪ２中間層３２と、混晶比０．５の砒素化燐
化ガリウム（Ｇ ａ Ａ ｓ ｏ、ｓＰ ０．−）と砒
素化ガリウム（ＧａＡｓ）の超格子から成る第３中間層
３３とで構成されている。層の厚さは、基板１０が３０
０μｍ、中間層３０がＯ−９μｍ ％ Ｇ ａ Ａ ｓ
エピタキシャル層５０が２μｍである。中間層について
更に詳しく言えば、第１中間層３１が０．５μｍの単層
、第２中間層３２、第４中間層３３がそれぞれ２００へ
の層を１０層積層した超格子で構成されている。 中間層３０とエピタキシャル層５ｏは、有機全屈熱分解
気相成長法（ＭＯＣＶＤ）により、順次ンリコン基板１
０上に連続的にエピタキシャル成長させて形成した。反
応炉は模型の誘導加熱常圧炉を用いた。原料ガスには、
トリメチルガリウム（Ｔ Ｍ Ｇ ａ 、Ｇａ（ＣＩＩ
＝）３） 、水素希釈のアルシン（ΔｓＨ，）、ホスフ
ィン（Ｐ Ｈ３）を用いた。全体のガスの流速は２．５
１／ｍｉｎであり、それらのガスの流徂比は、一定の結
晶成長速度０．１μｍ／ｍｉｎが得られるように流１制
御装置によって正確に制御されている。又■族元素のブ
レクラッキング（ｐｒｅ−ｃｒａｃｋ ｉｎｇ）は行わ
なかった。シリコン基板１０は、まずＰＨ，を１００ｃ
ｃ／ｍｉｎ流しながら９５０℃で１０分加熱してアニー
リングを行った。その後、成長温度を９００℃に保持し
てＧａＰをエピタキシャル成長させて第１中間層３１を
形成し、成長温度を８３０℃に保持して超格子の第２中
間層３２、及び超格子の第３中間層３３を順次エピタキ
シャル成長させ、次に成長温度を６５０℃に保持してＧ
ａＡｓエピタキシャル層５０を形成した。 このようにして形成したウェハのＧａＡｓエピタキシャ
ル層５０についてフォトルミネッセンス半値幅を測定し
た。その結果を比較例と共に表に示す。 （１５０Ｋ） 表から分るように、中間層にＧｅの単層を用いてＧａＡ
ｓエピタキシャル層を形成したものが６２ ｍｅＶと大
きい。次いで中間層に燐化ガリウム（ＧａＰ）と混晶比
０．５の砒素化燐化ガリウム（Ｇ ａ Ａ ｓ ｏ、ｓ
ｐ ｏ、ｓ）の超格子層と、混晶比０゜５の砒素化燐化
ガリウム（ＧａＡｓ ｏ、 ｓＰ ｏ、ｓ）と砒素化ガ
リウム（ＧａＡｓ）の超格子層のみを用いてＧａＡｓエ
ピタキシャル層を形成したものが５２ｍｅＶと大きい。 本実施例のウェハは４５ｍｅＶであり、ＧａＡｓ基板に
ＧａＡｓをエピタキシャル成長させたものが３３ｍｅＶ
であるので良い結晶性のＧａＡｓエピタキシャル層が得
られているのが分る。 又、上記の製造方法により、シリコン単結晶基板の主面
１０の面方位を［１００］方位に対して各種変化させた
基板にエピタキシャル成長させたウェハを多数製作した
。 それらのウェハについてフォトルミネッセンス半値幅を
測定した。その結果オフ角０．５〜５゜の範囲に於いて
、オフ角０°の基板を用いたウェハに比べてフォトルミ
ネッセンス半値幅は、小さくなった。望ましい範囲はオ
フ角１〜３°であり、最も望ましいのは、オフ角が約２
°の場合であった。
示した断面図である。図に於いて、１０はｎ型のシリコ
ン単結晶基板、３０は格子不整合を緩和するための中間
層、５０は、ＧａＡｓのエピタキシャル層である。中間
層３０は、燐化ガリウム（ＧａＰ）から成る第１中間層
３１と、燐化ガリウム（ＧａＰ）と混晶比０．５の砒素
化燐化ガリウム（ＧａΔｓｏ、ｓＰｏ、ｓ）の超格子か
ら成る￥ｆＪ２中間層３２と、混晶比０．５の砒素化燐
化ガリウム（Ｇ ａ Ａ ｓ ｏ、ｓＰ ０．−）と砒
素化ガリウム（ＧａＡｓ）の超格子から成る第３中間層
３３とで構成されている。層の厚さは、基板１０が３０
０μｍ、中間層３０がＯ−９μｍ ％ Ｇ ａ Ａ ｓ
エピタキシャル層５０が２μｍである。中間層について
更に詳しく言えば、第１中間層３１が０．５μｍの単層
、第２中間層３２、第４中間層３３がそれぞれ２００へ
の層を１０層積層した超格子で構成されている。 中間層３０とエピタキシャル層５ｏは、有機全屈熱分解
気相成長法（ＭＯＣＶＤ）により、順次ンリコン基板１
０上に連続的にエピタキシャル成長させて形成した。反
応炉は模型の誘導加熱常圧炉を用いた。原料ガスには、
トリメチルガリウム（Ｔ Ｍ Ｇ ａ 、Ｇａ（ＣＩＩ
＝）３） 、水素希釈のアルシン（ΔｓＨ，）、ホスフ
ィン（Ｐ Ｈ３）を用いた。全体のガスの流速は２．５
１／ｍｉｎであり、それらのガスの流徂比は、一定の結
晶成長速度０．１μｍ／ｍｉｎが得られるように流１制
御装置によって正確に制御されている。又■族元素のブ
レクラッキング（ｐｒｅ−ｃｒａｃｋ ｉｎｇ）は行わ
なかった。シリコン基板１０は、まずＰＨ，を１００ｃ
ｃ／ｍｉｎ流しながら９５０℃で１０分加熱してアニー
リングを行った。その後、成長温度を９００℃に保持し
てＧａＰをエピタキシャル成長させて第１中間層３１を
形成し、成長温度を８３０℃に保持して超格子の第２中
間層３２、及び超格子の第３中間層３３を順次エピタキ
シャル成長させ、次に成長温度を６５０℃に保持してＧ
ａＡｓエピタキシャル層５０を形成した。 このようにして形成したウェハのＧａＡｓエピタキシャ
ル層５０についてフォトルミネッセンス半値幅を測定し
た。その結果を比較例と共に表に示す。 （１５０Ｋ） 表から分るように、中間層にＧｅの単層を用いてＧａＡ
ｓエピタキシャル層を形成したものが６２ ｍｅＶと大
きい。次いで中間層に燐化ガリウム（ＧａＰ）と混晶比
０．５の砒素化燐化ガリウム（Ｇ ａ Ａ ｓ ｏ、ｓ
ｐ ｏ、ｓ）の超格子層と、混晶比０゜５の砒素化燐化
ガリウム（ＧａＡｓ ｏ、 ｓＰ ｏ、ｓ）と砒素化ガ
リウム（ＧａＡｓ）の超格子層のみを用いてＧａＡｓエ
ピタキシャル層を形成したものが５２ｍｅＶと大きい。 本実施例のウェハは４５ｍｅＶであり、ＧａＡｓ基板に
ＧａＡｓをエピタキシャル成長させたものが３３ｍｅＶ
であるので良い結晶性のＧａＡｓエピタキシャル層が得
られているのが分る。 又、上記の製造方法により、シリコン単結晶基板の主面
１０の面方位を［１００］方位に対して各種変化させた
基板にエピタキシャル成長させたウェハを多数製作した
。 それらのウェハについてフォトルミネッセンス半値幅を
測定した。その結果オフ角０．５〜５゜の範囲に於いて
、オフ角０°の基板を用いたウェハに比べてフォトルミ
ネッセンス半値幅は、小さくなった。望ましい範囲はオ
フ角１〜３°であり、最も望ましいのは、オフ角が約２
°の場合であった。
図は本発明の具体的な一実施例に係るウェハの構成を示
したウェハの断面図である。 １０・シリコン単結晶基板 ３０ ・中間層 ５０−Ｇ ａ Ａ ｓエピタキシャル層特許出願人
大同特殊鋼株式会社 同 名古屋工業大学長
したウェハの断面図である。 １０・シリコン単結晶基板 ３０ ・中間層 ５０−Ｇ ａ Ａ ｓエピタキシャル層特許出願人
大同特殊鋼株式会社 同 名古屋工業大学長
Claims (4)
- （１）シリコン単結晶基板と、 該シリコン単結晶基板の主面上にエピタキシャル成長さ
せた、シリコンと砒素化ガリウム（ＧａＡｓ）との格子
不整合を緩和する中間層と、 該中間層の主面上にエピタキシャル成長させた砒素化ガ
リウム層と、 から成る砒素化ガリウムエピタキシャルウェハにおいて
、 前記中間層は、前記シリコン基板の主面側から、燐化ガ
リウム（ＧａＰ）から成る層、燐化ガリウム（ＧａＰ）
と砒素化燐化ガリウム（ＧａＡｓＰ）の超格子層、及び
砒素化燐化ガリウム（ＧａＡｓＰ）と砒素化ガリウム（
ＧａＡｓ）の超格子層とから成ることを特徴とする砒素
化ガリウムエピタキシャルウェハ。 - （２）前記シリコン基板のエピタキシャル成長させる主
面の面方位は（１００）面に対し０．５〜５度の範囲で
傾斜してことを特徴とする特許請求の範囲第１項記載の
砒素化ガリウムエピタキシャルウェハ。 - （３）シリコン単結晶基板の主面上に、該主面側から順
に、燐化ガリウム（ＧａＰ）から成る層、燐化ガリウム
（ＧａＰ）と砒素化燐化ガリウム（ＧａＡｓＰ）の超格
子層、及び砒素化燐化ガリウム（ＧａＡｓＰ）と砒素化
ガリウム（ＧａＡｓ）の超格子層を順次エピタキシャル
成長させ、最上層の前記超格子層の主面上に砒素化ガリ
ウム（ＧａＡｓ）層をエピタキシャル成長させる砒素化
ガリウムのエピタキシャル成長方法。 - （４）前記燐化ガリウム（ＧａＰ）から成る層は、前記
シリコン単結晶基板の基板温度を６００〜１１００℃と
し、この基板上にＰＨ＿３気体を１〜６０分流通し、そ
の後この基板の主面上に、エピタキシャル成長させたこ
とを特徴とする特許請求の範囲第３項記載の砒素化ガリ
ウムのエピタキシャル成長方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19563085A JPS6258616A (ja) | 1985-09-03 | 1985-09-03 | 砒素化ガリウムエピタキシヤルウエハ及びその製造方法 |
| EP19860112178 EP0214610B1 (en) | 1985-09-03 | 1986-09-03 | Epitaxial gallium arsenide semiconductor wafer and method of producing the same |
| DE8686112178T DE3676019D1 (de) | 1985-09-03 | 1986-09-03 | Epitaktische gallium-arsenid-halbleiterscheibe und verfahren zu ihrer herstellung. |
| CA000517386A CA1292550C (en) | 1985-09-03 | 1986-09-03 | Epitaxial gallium arsenide semiconductor wafer and method of producing the same |
| US07/325,115 US4928154A (en) | 1985-09-03 | 1989-03-20 | Epitaxial gallium arsenide semiconductor on silicon substrate with gallium phosphide and superlattice intermediate layers |
| US07/483,364 US4963508A (en) | 1985-09-03 | 1990-02-22 | Method of making an epitaxial gallium arsenide semiconductor wafer using a strained layer superlattice |
| CA000616160A CA1322040C (en) | 1985-09-03 | 1991-09-11 | Epitaxial gallium arsenide semiconductor wafer and method of producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19563085A JPS6258616A (ja) | 1985-09-03 | 1985-09-03 | 砒素化ガリウムエピタキシヤルウエハ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6258616A true JPS6258616A (ja) | 1987-03-14 |
| JPH0582964B2 JPH0582964B2 (ja) | 1993-11-24 |
Family
ID=16344358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19563085A Granted JPS6258616A (ja) | 1985-09-03 | 1985-09-03 | 砒素化ガリウムエピタキシヤルウエハ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6258616A (ja) |
-
1985
- 1985-09-03 JP JP19563085A patent/JPS6258616A/ja active Granted
Non-Patent Citations (4)
| Title |
|---|
| ELECTORON LETT=1984 * |
| ELECTRON.LETT=1984 * |
| JAPAN J APPL PHYS=1985 * |
| JAPAN.J.APPL.PHYS=1985 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0582964B2 (ja) | 1993-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113235047B (zh) | 一种AlN薄膜的制备方法 | |
| JP2013100227A (ja) | 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法 | |
| CN108987538B (zh) | Led外延结构及其制备方法和半导体器件 | |
| CN111188090A (zh) | 一种高质量氮化铝薄膜的同质外延生长方法 | |
| EP0177903A2 (en) | Semiconductor device having a gallium arsenide crystal layer grown on a silicon substrate and method for producing it | |
| JP6108609B2 (ja) | 窒化物半導体基板 | |
| JP2002299267A (ja) | 半導体基板の製造方法 | |
| CN115132565A (zh) | 一种高晶体质量AlN薄膜及其制备方法和应用 | |
| CN117374100A (zh) | 一种基于硅衬底的氮化镓材料外延结构及其制备方法 | |
| JP3301371B2 (ja) | 化合物半導体エピタキシャルウェーハの製造方法 | |
| CN113471064B (zh) | 基于斜切角衬底的ⅲ族氧化物薄膜制备方法及其外延片 | |
| JPS6258690A (ja) | 砒素化ガリウム系半導体発光素子 | |
| JP4535935B2 (ja) | 窒化物半導体薄膜およびその製造方法 | |
| JPS6258614A (ja) | 砒素化ガリウムエピタキシヤルウエハ及びその製造方法 | |
| JP5954677B2 (ja) | ＩＩＩ／ＶＳｉテンプレートの製造方法およびＩＩＩ／Ｖ半導体ベースの半導体部品をモノリシック集積化する方法 | |
| CN106935691A (zh) | 一种InGaN的外延制备方法 | |
| JPS63129609A (ja) | ３−５族化合物半導体単結晶薄膜の不純物添加法 | |
| TW202144631A (zh) | 化合物半導體磊晶晶圓及其製造方法 | |
| CN221239616U (zh) | 一种基于硅衬底的氮化镓材料外延结构 | |
| JPH0582964B2 (ja) | ||
| KR102936339B1 (ko) | 산화갈륨 박막 구조물, 이의 제조방법 및 이를 포함하는 포토다이오드 | |
| JP3107646U (ja) | 化合物半導体エピタキシャルウエハ | |
| JP2704224B2 (ja) | 半導体素子及びその製法 | |
| JP4208078B2 (ja) | ＩｎＮ半導体及びその製造方法 | |
| JPS6164118A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |