JPS62610B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、電流切換型論理回路特には、セツ
ト・リセツト・フリツプ・フロツプ回路に関す
る。

デイジタル信号を処理する回路形式は種々ある
が、特に高速性を要求される場合は電流切換型回
路が広く用いられており、その中で信号をその時
間経過の任意の時点でとらえて記憶しておく回路
の１つとしてセツト・リセツト・フリツプ・フロ
ツプ回路がある。

従来広く知られている電流切換型セツト・リセ
ツト・フリツプ・フロツプ回路の１例に第１図に
示すものがある。これは１つの定電流源１に接続
されたトランジスタ２，３からなる情報を保持す
るための第１のトランジスタ組（フリツプ・フロ
ツプ回路）と、トランジスタ４，５からなる情報
を書き込むための第２のトランジスタ組と、更に
別の電流源（図示せず）に接続された第１，第２
のトランジスタ組のコレクタ電位を一定電圧シフ
トして第１のトランジスタ組に状態を帰還するレ
ベルシフト回路６，７とから成るもので、第２の
トランジスタ組（のトランジスタ４又は５のベー
ス）に印加されるべき入力信号の閾値は該シフト
された電位によつて決まり、また、シフトのため
にいくつかの素子と電力が余分に必要となる。な
お、８，９はコレクタ抵抗、１０，１１はフリツ
プ・フロツプ回路の出力端子、１２は定電圧電源
端子である。

従来知られている他の例として、素子数、消費
電力の低減をはかつたものに第２図に示すものが
ある。これは、トランジスタ２，３からなる情報
を保持するための第１のトランジスタ組と、トラ
ンジスタ４，５からなる情報を書き込むための第
２のトランジスタ組とを前記第１図の例と同様に
接続し、コレクタ電位からシフト回路を介さずに
帰還するもので、回路構成は簡単であるが入力信
号の閾値は、該コレクタ電位によつて決まり、ま
たトランジスタを非飽和領域だけで使用するため
には入力信号電位を十分に高くとることが出来ず
雑音余裕度が減少する欠点がある。

本発明の目的は、素子数や消費電力を増加させ
ずに入力閾値電圧を固定し、かつ雑音余裕度の大
きなセツト・リセツト・フリツプ・フロツプ回路
を提供することにある。

本発明によれば、電源端子と定電流源間に、負
荷を直列に接続したスイツチング素子を一対並列
に挿入し、該一対のスイツチング素子は互いに一
方の出力を他方の入力に帰還する手段を設けてフ
リツプ・フロツプ基本回路を構成し、前記定電流
源と各スイツチング素子の出力間に一対の電流切
換型スイツチを接続してセツトおよびリセツト可
能ならしめたセツト・リセツト・フリツプ・フロ
ツプ回路において、前記フリツプ・フロツプ基本
回路と前記定電流源間に直列に、所定の基準電位
を供給すべき制御端子を備えた他のスイツチング
素子を介挿せしめてなることを特徴とするセツ
ト・リセツト・フリツプ・フロツプ回路が得られ
る。

次に実施例をあげ、図面を用いて本発明を詳細
に説明する。

第３図は本発明の一実施例を示す回路接続図で
スイツチング素子としてトランジスタを用いたも
のであるが、トランジスタ１４（前記他のスイツ
チング素子）のエミツタは定電流源１に、ベース
は基準電圧源（図示は省略した）に、コレクタは
フリツプ・フロツプ基本回路を構成する情報保持
のためのトランジスタ２，３の共通に接続された
エミツタにそれぞれ接続され、トランジスタ２，
３のベースは各々トランジスタ３，２のコレクタ
にさらにコレクタ１５，１６はそれぞれ抵抗８，
９を介して電源１２に接続されるとともに、情報
書き込みのためのトランジスタ４，５のコレクタ
にそれぞれ接続され、トランジスタ４，５のエミ
ツタは前記定電流源１に接続され、ベースには
各々セツト・リセツト信号が入力される。いま、
２つの入力信号がともに低レベルの場合、定電流
源１を流れる電流はトランジスタ１４を経て保持
用トランジスタ組のベース電位の高い側のトラン
ジスタ例えばトランジスタ２を流れ更に該トラン
ジスタ２のコレクタ１５に接続された抵抗８を経
て電源１２より流れる。従つて該コレクタ１５は
低レベルとなりこの電位がベースへ印加されてい
る側のトランジスタ３は非導通状態にあり従つて
そのコレクタ１６は高レベル従つてトランジスタ
２のベース電位には高レベルが印加されトランジ
スタ２は導通状態即ち前の状態を保持する。次
に、トランジスタ５のベースに印加される入力信
号がトランジスタ１４のベースに印加されている
基準電圧より高レベルになると、トランジスタ１
４は遮断し定電流源１の電流はトランジスタ５を
流れ、抵抗９によつてコレクタ１６の電位が低レ
ベルになると同時コレクタ１５は高レベルとな
る。ここで再び該入力信号が低レベルになると、
前述の通りトランジスタ１４が導通するが、その
際トランジスタ３のベース電位の方が高レベルな
ので保持用トランジスタ組ではトランジスタ３の
側が導通しコレクタ１６の電位は低レベル、コレ
クタ１５は高レベルのままである。更に再び該入
力信号が高レベルになつても前述の動作を行な
う。また、トランジスタ４のベースに印加される
入力信号に対してはトランジスタ組、抵抗組の動
作が前記の場合と逆相となる以外は、トランジス
タ５のベースに印加される入力信号に対する前述
と全く同様の動作を行なう。従つて両入力の一方
をセツト、他方をリセツト入力とするセツト・リ
セツト・フリツプ・フロツプ回路として動作す
る。

第１図、第２図に示した従来回路例に於いても
第３図に於けるトランジスタ１４の動作を除いて
は、ほゞ同様の動作を行なう。

しかしながら、入力信号に対する閾値は従来回
路例ではフリツプ・フロツプ内で発生する電位に
よつて決まる。即ち、第１図の例では出力１０又
は１１のうち高レベル側の電位をシフトした電位
第２図の例では出力１０又は１１のうちの高レベ
ル側の電位で決まるが、本発明によればトランジ
スタ１４のベースに印加される基準電圧源の電位
により決まり、従つて適当な値に固定することが
出来る。尚、正確には、前記のすべての例におい
て、ヒステリシス特性を有するため閾値は若干ず
れを生ずることになるが、基準電圧源の電位を調
整することにより容易に補正することが出来る。

また、第２図の例では入力側トランジスタに印
加する電圧の高レベルを保持用トランジスタ組の
ベースに印加され得る高レベルより高くとると入
力側トランジスタ組が導通したときベース電位に
比べコレクタ電位が下がり過ぎ該トランジスタが
飽和領域へ侵入することになり高速性を損なうこ
とになつてしまうため、ある値以上に入力信号の
レベルを高くすることが出来ない。従つて十分な
雑音余裕度がとれないことになつてしまう。更に
入力信号が閾値電圧を十分に越えるよう設定でき
ないことは駆動されるトランジスタの動作速度を
遅くする可能性がある。これに対し本発明によれ
ば、基準電圧源の電位を適当に例えば入力側トラ
ンジスタのコレクタがとり得る電位より十分低い
値に設定することにより該トランジスタを非飽和
領域で動作させ、かつ十分な雑音余裕度を持つた
入力信号レベルをとることが出来る。

以上のように、本発明によれば消費電力を増加
させず、トランジスタを１個追加するのみで（基
準電圧はLSIの他の部分から引いてくるものとし
て）安定した閾値レベルを持ち、かつ雑音余裕度
の大きな高速セツト・リセツト・フリツプ・フロ
ツプ回路が得られる。

【図面の簡単な説明】

第１図は従来知られているセツト・リセツト・
フリツプ・フロツプ回路の１例を示す回路接続図
第２図は他の従来例を示す回路接続図、第３図は
本発明の一実施例を示す回路接続図である。 図中、１……定電流源、２，３……情報保持用
トランジスタ、４，５……書き込み用トランジス
タ、６，７……レベルシフト回路、８，９……コ
レクタ負荷抵抗、１０，１１……フリツプ・フロ
ツプの出力端子、１２……定電圧電源端子、１３
……共通負荷抵抗、１４……入力閾値レベル設定
トランジスタをそれぞれ示す。

Claims (1)

1. 【特許請求の範囲】 １ 電源端子と定電流源間に、負荷を直列に接続
   したスイツチング素子を一対並列に挿入し、該一
   対のスイツチング素子は互いに一方の出力を他方
   の入力に帰還する手段を設けてフリツプ・フロツ
   プ基本回路を構成し、前記定電流源と各スイツチ
   ング素子の出力間に一対の電流切換型スイツチを
   接続してセツトおよびリセツト可能ならしめたセ
   ツト・リセツト・フリツプ・フロツプ回路におい
   て、前記フリツプ・フロツプ基本回路と前記定電
   流源間に直列に、所定の基準電位を供給すべき制
   御端子を備えた他のスイツチング素子を介挿して
   なることを特徴とするセツト・リセツト・フリツ
   プ・フロツプ回路。 ２ スイツチング素子はバイポーラ・トランジス
   タである特許請求の範囲第１項記載のセツト・リ
   セツト・フリツプ・フロツプ回路。