JPS626528A - スイツチング駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、スイッチング駆動回路に関し、特に所定のパ
ルス信号に基づいて負荷をスイッチング駆動する駆動回
路に関する。

背景技術 モータ等の負荷を駆動する１方式として、双方向スイッ
チング駆動方式が知られている。当該駆動方式は、損失
が少なくかつ浦費電力を低減できるという優れた特徴を
有しており、特にバッテリを電源とする車載用機器や携
帯用機器におけるモータ等の負荷の駆動に有効である。

かかるスイッチング駆動回路においては、例えば第１３
図に示すように、互いにコレクタが共通接続されたＰＮ
Ｐ形トランジスタＱ　ｔｒ＋とＮＰＮ形トランジスタＱ
２＋及びＰＮＰ形トランジスタＱ２２とＮＰＮ形トラン
ジスタＱ２３が設けられ、これらコレクタ共通接続点間
にモータＭが接続されており、トランジスタＱ？ｏ、Ｑ
２３の各ベースにそれぞれ負及び正のパルス信号を印加
することにより、モータＭには図に実線の矢印方向の駆
ｖＪ電流が流れ、モータＭを正方向に駆動でき、又トラ
ンジスタＱ２２．Ｑ２１の各ベースにそれぞれｎ及び正
のパルス信号を印加することにより、モータＭには図に
破線の矢印方向の駆動電流が流れ、モータＭを逆方向に
駆動できるのである。

ところで、トランジスタは一般に、第６図に示す如く、
ベース・エミッタ間の容（社）Ｇｏに起因するｔＯＦＦ
なるディレ一時間を有し、駆動パルスの消滅後に瞬時に
ＯＦＦ状態になり得ない特性を有している。これにより
、スイッチング駆動回路において、駆動方向の反転時に
上記ディレ一時間ｔＯＦＦ内に逆方向駆動パルスが発生
した場合、一時的にトランジスタＱ２０と０２１又はト
ランジスタＱ２２と０２３が同時にＯＮ状態となり、こ
れらトランジスタに大電流が流れることによってトラン
ジスタが破壊に至る場合がある。

発明の概要 本発明は、上述した点に鑑みなされたもので、ｔｏＦＦ
Ｉ：ｌるディレ一時間に起因するパワードライブ段のト
ランジスタの同時ＯＮを確実に防止し得るスイッチング
駆動回路を提供することを目的とする。

本発明によるスイッチング駆動回路は、駆動方向に対応
した駆動パルスに応答して負荷に正方向及び逆方向の駆
動電流をそれぞれ供給する第１及び第２のトランジスタ
に対して、駆動パルスの消滅時にこれらトランジスタの
ベース・エミッタ間を瞬時に短絡する第１及び第２のス
イッチング手段を設けた構成となっている。

実　　施　　例 以下、本発明の実施例を図に基づいて詳細に説明する。

第１図において、第１の定電流源１は、トランジスタＱ
＋　、Ｑ２及び抵抗Ｒ＋　、Ｒ２からなる電流ミラー回
路によって構成されている。この第１の定電流源１と直
列接続された第２の定電流源２は、互いに並列接続され
たトランジスタＱ３．Ｑ４と、これらトランジスタＱ３
　、Ｑ４と抵抗Ｒ３を介してベースが共通接続されたト
ランジスタＱ５及び各トランジスタのエミッタ抵抗Ｒ４
、Ｒｓからなる電流ミラー回路によって構成されており
、第１の定電流源１の定電流値ｔｏの２倍の電流値２１
ｏを吸い込むようになっている。第１及び第２の定電流
源１．２の共通接続点、即ちトランジスタＱ２及びトラ
ンジスタＱ３　、Ｑａのコレクタ共通接続点と基準電位
点であるアースとの間には、蓄電手段であるコンデンサ
ＣＩが接続されている。

コンデンサＣ１の両端電圧は、コンパレータＣＯＭ　Ｐ
　＋　、　Ｇ　ＯＭ　Ｐ　２からなり当該電圧レベルを
監視する比較回路３の比較入力、即ちコンパレータＣＯ
Ｍ　Ｐ　＋の反転入力及びＣＯＭ　Ｐ　２の非反転入力
となる。比較回路３の上限及び下限の比較基準レベルＶ
ｕ及びＶＬは、互いに直列接続された４つの抵抗Ｒ５〜
Ｒ８による基準電源電圧Ｖｒｅｆの分圧によって設定さ
れている。抵抗Ｒ５〜Ｒ８は更に、基ｔＰ−電源電圧Ｖ
ｒ＋Ｊを略１／２に分圧し、電圧ホロア回路構成のオペ
アンプＯＰ＋を介して１／２Ｖｒｅｆとする。比較回路
３の２つの比較出力、即ちコンパレータＣＯＭＰ＋　、
ｌｃｏＭＰ２　ｆ７）各出力はＲ８−フリップフロップ
４のセット（Ｓ）及びリセット（Ｒ）入力となる。フリ
ップフロップ（以下用にＦＦの記す）４のΦ出力は、ト
ランジスタＱ６及び抵抗Ｒ９，ＲＩＯからなり第２の定
電流源２の活性化・非活性化の制御をなす制御回路５に
供給される。この制御回路５は、トランジスタＱ６がＦ
Ｆ４のｄ出力に応答してオン状態となってトランジスタ
Ｑ３　、Ｑａをオフ状態とすることにより、第２の定電
流源２を非活性化状態とする。

第２の定電流源２におけるエミッタ抵抗Ｒ５の両端電圧
は電圧ホロア回路構成のオペアンプＯＰ２の反転入力と
なっている。オペアンプＯＰ２は抵抗ＲＩ１．ＲＩ２に
よる基準電源電圧ｖｒｅｒの分圧によって比較基準レベ
ルが設定されており、その比較出力によって第１及び第
２の定電流源１．２の定電流値を設定する電流値設定回
路６を構成している。

コンデンサＣ＋の両端電圧は電圧ホロア回路構成のオペ
アンプＯＰ３を介して第１相の三角波信号φａになると
共に、オペアンプＯＰ４及び抵抗ＲＩ３．８Ｉ４からな
るインバータ７で位相反転されて第１相の三角波信号φ
ａとは逆相の第２相の三角波信号φｂとなる。これら三
角波信号φａ、φｂには、１　／　２　Ｖ　ｒｅｆの直
流バイアスが与えられる。

以上により、ピーク値がほぼ等しく互いに逆相の２相の
三角波信号φａ、φｂを発生する三角波生成回路８が構
成されている。かかる三角波生成回路８では、定電流値
■０なる第１の定電流源１と定電流値２１ｏなる第２の
定電流源２とを設け、第２の定電流ｆｆ１２のオン／オ
フ制御によってコンデンサＣ１を定電流にて充放電する
ことにより、三角波を生成する構成となっているので、
当該回路８をＩＣ（集積回路）化する場合には、コンデ
ンサＣ＋用として端子ビンが１個（第１図における端子
８ａ＞で済むという利点がある。

２相の三角波信号φａ、φｂはコンパレータＣＯＭ　Ｐ
　３　、　Ｇ　ＯＭ　Ｐ　４からなる比較回路９の上限
及び下限の比較基準入力、即ちコンパレータＣ０ＭＰ３
　、ＧＯＭＰ４の各反転入力となる。比較回路９の比較
入力、即ち］ンパレータＣＯＭＰ３　。

Ｇ　ＯＭ　Ｐ　４の各非反転入力として負荷である例え
ばモータＭの駆動信号が抵抗Ｒ＋ｓを介して供給される
。コンパレータＣＯＭ　Ｐ　３　、　ＣＯＭ　Ｐ　４の
各非反転入力端には抵抗Ｒ＋ｓ　（Ｒ＋ｓ　＝Ｒ＋ｓ　
）を介して基準電源電圧Ｖｒａｆが印加されており、抵
抗Ｒ１５、Ｒ＋６の各抵抗値が等しく設定されているこ
とで、駆動信号はウィンドコンパレータ９の比較入力と
なる時点で１／２Ｖｒｅｆにバイアスされることになる
。すなわち、駆動信号の信号基準レベルが１　／　２　
Ｖ　ｒｅｆどなる。

これにより、三角波生成回路８の回路基準レベル、即ち
比較回路３の比較基準レベルと駆動信号の直流バイアス
レベル〈信号基準レベル）とが共に同一の基準電源電圧
Ｖ　ｒｅｆの抵抗分圧によって設定されることになる。

従って、電源電圧の変動があっても２相の三角波信号φ
ａ、φｂと駆動信号との相対的な信号レベルが常に一定
に保たれることになるので、電源電圧の変動に拘らず常
に安定した回路動作が行なわれることになる。

コンパレータＣＯＭＰ３の比較出力はＡＮＤゲート１０
及びＮＯＲゲート１１の各−人力となり、］ンバレータ
ＣＯＭＰ４の比較出力はＡＮＤゲート１０及びＮＯＲゲ
ート１１の各他人力となる。

これにより、ＡＮＤゲート１０及びＮＯＲゲート１１の
各出力端には、モータＭの駆動方向に対応した第１及び
第２のパルス信号が導出されることになる。

先述した駆動信号は抵抗Ｒ＋ｓを介してコンパレータＣ
ＯＭＰｓの非反転入力ともなっている。コンパレータＣ
ＯＭ　Ｐ　ｓは１　／　２　Ｖ　ｒｅｆを反転入力とす
ることで、駆動信号の信号基準レベルに対する極性を判
別する極性判別手段を構成している。

コンパレータＣＯＭＰｓの判別出力はＤ−ＦＦ１２のデ
ータ（Ｄ）入力となる。Ｄ−ＦＦ１２は三角波生成回路
８におけるＲ３−ＦＦ４のＱ出力をトリガ（Ｔ）入力と
し、そのＱ、Ｑ出力はＡＮＤゲート１３．１４の各−人
力となる。ＡＮＤゲート１３．．１４はＡＮＤゲート１
０及びＮＯＲゲート１１の各出力、即ち第１及び第２の
パルス信号をそれぞれ他人力としており、Ｄ−ＦＦ１２
のＱ。

０出力に基づいて第１及び第２のパルス信号のうちのい
ずれか一方のみを出力するゲート手段を構成している。

ＡＮＤゲート１３．１４の各出力パルスは、後述するモ
ータドライブ回路１８における逆起電力吸収用ダイオー
ドＤ＋　、Ｄ２の逆起電力によるエネルギー損失分を補
償する補償回路１５．１６に供給される。補償回路１５
において、ＡＮＤゲート１３の出力パルスが抵抗ＲＩ７
を介してトランジスタＱ７のベース入力となり、このト
ランジスタＱ７はコンデンサＣ２と並列接続されている
。コンデンサＣ２はトランジスタＱ７のオン時に両端が
短絡されて充電電荷が瞬時に放電され、トランジスタＱ
７がオフになった時点、即ちＡＮＤゲート１３の出力パ
ルスが消滅した時点から定電流源１゛ａによって充電が
開始される。コンデンサＣ２の両端電圧はコンパレータ
ＣＯＭ　Ｐ　ｓの反転入力となる。コンパレータＣＯＭ
　Ｐ　ｓは基準電圧Ｅ。

を非反転入力とし、コンデンサＣ２の両端電圧が基準電
圧ＥＯより低いとぎ高レベルのパルス信号を発生する。

その結果、補償回路１５からはＡＮＤゲート１３の出力
パルスに対し、はぼ一定のパルス幅のパルスが追加され
たパルス信号が出力されることになる。

補償回路１６も補償回路１５と同様に、抵抗Ｒ１８、ト
ランジスタＱ８、コンデンサＣ３、定電流源１ｂ及びコ
ンパレータＣＯＭ　Ｐ　ｙによって構成されており、そ
の動作も補償回路１５と全く同じである。

補償回路１５．１６の各出力パルスは、プリドライブ回
路１７を介してモータドライブ回路１８に供給される。

モータドライブ回路１８において、モータＭはＰＮＰＮ
上形ンジスタＱ９とＮＰＮ形トランジスタＱ　１６及び
ＰＮＰ形トランジスタＱｎとＮＰＮ形トランジスタＱ　
１２の各コレクタ共通接続点間に接続されている。トラ
ンジスタＱｓ、Ｑ１０・ＱＩｌＩＱ＋２はパワートラン
ジスタである。トランジスタＱｓ、Ｑｎの各エミッタは
直接電源Ｖ匡に接続され、各ベースはそれぞれ抵抗Ｒ＋
ｓ、Ｒ２ｏを介して電源Ｖσに接続されている。一方、
トランジスタＱＩＯ，ＱＩ２各エミッタは共に接地され
、各ベースはそれぞれ抵抗Ｒ２＋、’Ｒ２２を介して接
地されると共にツェナーダイオードＺＤ＋　、ＺＤｚを
介して各コレクタに接続されている。モータＭの両端は
逆起電力吸収用ダイオ゛−ドＤ＋　、Ｄ２を介して電源
ｖａ：に接続されている。

プリドライブ回路１７において、補償回路１５から供給
されるパルス信号は抵抗Ｒ２３，Ｒ２４及びトランジス
タＱ　＋ａからなるプリドライブ段を介してパワートラ
ンジスタＱ９を駆動すると共に、インバータ１９で反転
された後抵抗Ｒ２５〜Ｒ２７及びトランジスタＱ１４か
らなるプリドライブ段を介してパワートランジスタＱ　
１２を駆動する。これにより、モータＭには図に実線で
示す矢印方向の電流が流れ、モータＭは正方向に回転駆
動されることになる。また、補償回路１５からのパルス
信号はインバータ２０を介してトランジスタＱ　＋ｓに
も供給され、モータＭの正方向駆動の停止時に当該トラ
ンジスタＱ　＋ｓをオンせしめる。これにより、パワー
トランジスタＱＩ２のベース・エミッタ間がトランジス
タＱＣｓによって短絡されるので、パワートランジスタ
ＱＩ２は瞬時にオフ状態となる。このトランジスタＱＣ
ｓを設けた理由については、後で詳細に説明する。トラ
ンジスタＱＣｓのベースは抵抗Ｒ２Ｂを介して電源ｖａ
：に接続されている。

一方、補償回路１６から供給されるパルス信号は抵抗Ｒ
２９，Ｒ３１］及びトランジスタＱ＋ｅからなるプリド
ライブ段を介してパワートランジスタＱｎを駆動すると
共に、インバータ２１で反転された後抵抗Ｒ３１〜Ｒ３
３及びトランジスタＱ＋ｙかうなるプリドライブ段を介
してパワートランジスタＱＩＧを駆動する。これにより
、モータＭには図に破線で示す矢印方向の電流が流れ、
モータＭは逆方向に回転駆動されることになる。また、
補償回路１６からの定電流源はインバータ２２を介して
トランジスタＱＣｓにも供給され、モータＭの逆方向駆
動の停止時に当該トランジスタＱ　＋ｇをオンせしめる
。これにより、パワートランジスタＱ　１０のベース・
エミッタ間がトランジスタＱＣｓによって短絡されるの
で、パワートランジスタＱ　＋ａは瞬時にオフ状態とな
る。トランジスタＱ＋ａのベースは抵抗Ｒ３＋１を介し
て電源Ｖｃｃに接続されている。

次に、本発明によるＰＷＭ駆動回路の回路動作について
説明する。

まず、三角波生成回路８の回路動作を第２図の波形図を
参照しつつ説明する。三角波生成回路８において、第２
の定電流源２が非活性化状態にあるとき、即ちトランジ
スタＱ６のオンによりトランジスタＱ３　、Ｑａがオフ
状態にあるとき、コンデンサＣ１は第１の定電流源１か
ら供給される定電流により、第２図（ａ）に示すように
、一定の傾斜角をもって充電される。コンデンサＣＩの
両端電圧が比較回路３の上限基準レベルＶｕに達すると
コンパレータＣＯＭＰ＋が低レベルのパルス（ｂ）を発
生し、このパルス（ｂ）に応答してＲ８−ＦＦ４のΦ出
力（ｄ）が低レベルに遷移する。

これにより、トランジスタＱ６がオフ状態となるので、
第２の定電流源２が活性化状態、即ちトランジスタＱ３
　、Ｑ、＋がオン状態となり、第１の定電流源１の定電
流の２倍の電流の吸い込みを行なう。

その結果、それまで充電状態にあったコンデンサＣ１は
放電状態に移行し、第２図（ａ）に示すように、充電時
と同じ傾斜角をもって放電が行なわれる。続いて、コン
デンサＣ１の両端電圧が比較回路３の下限基準レベルＶ
Ｌに達するとコンパレータＣＯＭ　Ｐ　２が低レベルの
パルス（Ｃ）を発生し、このパルス（Ｃ）に応答してＲ
８−ＦＦ４のＱ出力（ｄ）が高レベルに遷移する。これ
により、トランジスタＱ６がオン状態となり、第２の定
電流源２が非活性化状態となるので、再びコンデンサＣ
Ｉは第１の定電流源１から供給される定電流により一定
の傾斜角をもって充電されることになる。

このように、第１及び第２の定電流源１．２による定電
流にてコンデンサＣ１の充放電動作が繰り返されること
により、コンデンサＣ１の両端電圧は、第２図（ａ）に
実線で示す如く三角波状に変化し、オペアンプＯＰ３を
介して第１相の三角波信号φａとして出力され、又イン
バータ７で位相反転されることにより、第２図（ａ＞に
破線で示す如く第１相の三角波信号φａとピーク値が等
しくかつ逆相の第２相の三角波信号φｂとして出力され
ることになる。この２相の三角波信号φａ。

φｂは比較回路９の基準入力となる。

比較回路９の比較入力としては、１／２Ｖｒｅｆの信号
基準レベルを有するモータＭの駆動信号が供給さ、れる
。ここで、モータＭが例えばコンパクトディスクを回転
駆動するスピンドルモータである場合には、ディスクか
らの再生同期信号と基準同期信号との比較によって得ら
れるエラー信号が上記駆動信号となり、このエラー信号
に基づいてスピンドルモータの駆動制御が行なわれるこ
とになる。これがいわゆるスピンドルサーボである。

第３図において、２相の三角波信号φａ、φｂのクロス
点が１／２Ｖｒｅｆレベルとなっており、この１／２Ｖ
ｒｅｒレベルに対して駆動信号の信号レベルが高い場合
及び低い場合のＰＷＭ動作にっいて以下に説明する。

比較回路９において、まず、駆動信号の信号レベルが図
（ａ）に一点鎖線で示す如＜１／２Ｖｒｅｆレベルより
高い場合には、コンパレータＣＯＭＰ３の出力（ｂ＞は
駆動信号の信号レベルに対し第１相の三角波信号φａの
信号レベルが低くなった時点ｔ１で低レベルから高レベ
ルに遷移し、三角波信号φａの信号レベルが駆動信号の
信号レベルを越える時点ｔ４まで高レベルを維持する。

また、コンパレータＣＯＭ　Ｐ　ａの出力（Ｃ）は、第
２相の三角波信号φｂの信号レベルが駆動信号の信号レ
ベルを越えた時点ｔ２で高レベルから低レベルに遷移し
、駆動信号の信号レベルより低くなった時点ｔ３で再び
高レベルに遷移する。

一方、駆動信号の信号レベルが図（ａ）に二点鎖線で示
す如＜１／２Ｖｒｅｆレベルより低くかつ例えば上記の
場合と同一の絶対値レベルを有する場合には、コンパレ
ータＣＯＭＰ３の出力（ｄ）は第１相の三角波信号φａ
の信号レベルが駆動信号の信号レベルを越えた時点ｔ２
で低レベルから高レベルに遷移し、三角波信号φａの信
号レベルが駆動信号の信号レベルを越える時点ｔ３まで
高レベルを維持する。また、コンパレータＣＯＭＰ↓の
出力（ｅ）は、第２相の三角波信号φｂの信号レベルが
駆動信号の信号レベルを越えた時点ｔ１で高レベルから
低レベルに遷移し、駆動信号の信号レベルより低くなっ
た時点ｔ４で再び高レベルに遷移する。

コンパレータＣＯＭ　Ｐ　！　、　ＣＯＭ　Ｐ　ａの各
出力はＡＮＤゲート１０及びＮＯＲゲート１１の２人力
となっており、ＡＮＤゲート１ｏは２人力が共に高レベ
ルのとき、即ち駆動信号の信号レベルが１／２Ｖｒｅｆ
レベルより高いとき高レベルのパルス（ｆ）を出力し、
ＮＯＲゲート１１は２人力が共に低レベルのとき、即ち
駆動信号の信号レベルが１　／　２　Ｖ　ｒｅｆレベル
より低いとき高レベルのパルス（Ｑ）を出力する。従っ
て、ＡＮＤゲート１０及びＮＯＲゲート１１はモータＭ
の駆動方向に対応したパルス信号（ｆ）、　　（Ｃ））
を出力することになる。なお、ここでは駆動信号の信号
レベルが一定の場合について説明したので、パルス信号
（ｆ）、（ｇ）のパルス幅が一定となっているが、この
パルス幅が駆動信号の信号レベルに応じて変化すること
は容易に理解できる。

このように、ピーク値が等しくかつ互いに逆相の２相の
三角波信号φａ、φｂを生成し、この２相の三角波信号
φａ、φｂの直線部分を用いてＰＷＭｅ作を行なうこと
により、たとえ三角波の先端部分にリンギングがのった
り、いわゆるなまりが生じていても、駆動信号の信号レ
ベルが小なるときのりニアリテイの悪化は全くないので
ある。

ここで、基準電源電圧Ｖ　ｒｅｆが変動した場合、ＰＷ
Ｍによって生成されるパルス信号のパルス幅が変化し、
このパルス信号による駆動電力が電源電圧の変動に応じ
て変化してしまうことになる。

すなわち、第４図（Ａ）に示すように、駆動信号がある
信号レベルのときのパルス信号のパルス幅をＴｏとする
と、このパルス信号による駆動電力は、そのパルス幅Ｔ
ｏとドライブ電圧Ｖｏ　（基準電源電圧Ｖｒｅｆ）の積
で定義されるので、電源電圧の変動によりドライブ電圧
Ｖｏが例えば１／２になった場合、駆＠電力も斜線で示
す如＜１／２になってしまうことになる。

ところが、三角波生成回路８においては、第１及び第２
の定電流源１，２の定電流値を設定する電流値設定回路
６の比較基準レベルが抵抗Ｒ１１゜Ｒ１２による基準電
源電圧ｙｒｅｒの分圧によって設定されており、当該基
準レベルも電源電圧の変動に応じて変動することになる
ので、電流値設定回路６は電源電圧の変動に応じて第１
及び第２の定電流源１．２の定電流値を制御できること
になる。

その結果、第４図（８）に示すように、三角波の傾斜角
が変化することになる。一方、比較回路３の上限及び下
限の比較基準レベルＶＬＪ、ＶＬも抵抗Ｒ５〜Ｒ８によ
る基準電源電圧Ｖ　ｒｅｆの分圧によって設定されてい
るので、基準電源電圧ｙｒｅｒが１／２になれば、上限
及び下限の比較基準レベルＶＵ、ＶＬも１／２になり、
その結果三角波のピーク値Ｖｐが第４図（Ｂ）に示す如
（電源変動前の１／２になる。従って、三角波の繰返し
周期が電源変動前と変動後で同じになるように三角波の
傾斜角を設定することにより、変動前の２倍（２Ｔｏ）
のパルス幅を有するパルス信号が生成されることになる
ので、ドライブ電圧Ｖｏが１／２になってもパルス信号
による駆１１７＋電力は電源変動前と同じになる。

すなわち、三角波生成回路８においては、三角波のピー
ク値及び傾斜角を電源電圧の変動に応じて制御すること
により、パルス信号による駆動電力を基準電源電圧Ｖ　
ｒｅｆの変動に拘らず常に一定にできるのである。なお
、三角波の傾斜角は第１及び第２の定電流源１．２の定
電流値及びコンデンサＣ！の容量によって決定される。

再び第１図において、今、駆動信号の信号レベルが第５
図（ａ）に一点鎖線で示す如く変化したとすると、その
駆動信号の極性及び信号レベルに応じたパルス幅の２つ
のパルス信号（ｂ）、（Ｃ）がＡＮＤゲート１０及びＮ
ＯＲゲート１１から出力され、それぞれＡＮＤゲート１
３．１４の各−人力となる。駆動信号はコンパレータＣ
ＯＭ　Ｐ　ｓの比較入力ともなって、信号基準レベル１
／２■ｒｅｆに対する極性が判別される。このコンパレ
ータＣＯＭ　Ｐ　ｓの比較出力（ｄ）をデータ入力とす
るＤ−ＦＦ１２は、三角波生成回路８におけるＲ８−Ｆ
Ｆ４の口出力（ｅ）をトリガ入力としており、当該口出
力（ｅ）の立下がりのタイミングで０．０出力（ｆ）、
（ｌを発生する。このＱ。

口出力（ｆ）、（ｇ）はゲート制御信号としてＡＮＤゲ
ート１３．１４に供給される。

なお、上記実施例では、Ｒ８−ＦＦ４の口出力（ｅ）を
直接Ｄ−ＦＦ１２のトリガ入力としていたが、口出力（
ｅ）の立上り及び立下りのタイミングでパルスを発生す
るパルス発生器を介してＤ−ＦＦ１２のトリガ入力とす
ることも可能である。これによれば、極性判別の周期が
１／２となり、分解能を２倍にできることになる。

Ｄ−ＦＦＩ　２のＱ、　Ｃ！出力（ｆ）、（Ｃｌ）はモ
ータＭの駆動方向を決定する制御信号となり、例えば駆
動信号の信号レベルが小さくかつその極性が正から負に
変るタイミングでＮＯＲゲート１１から第５図（Ｃ）に
示す如く瞬時に発生した逆方向駆動のパルス信号（第１
番目のパルス）に対しては、その発生時点では○出力（
Ｑ）が低レベルにあるので、ＡＮＤゲート１４はその出
力を禁止する動作をなす。この禁止する理由について以
下に説明する。

今、駆動信号の信号レベルが小さくかつその極性が正か
ら負に変るタイミングで、ＮＯＲゲート１１から第５図
（Ｃ）に示す如く瞬時に逆方向駆動のパルス信号が発生
した場合を考えるに、モータドライブ回路１８では、第
５図（ｂ）に示すパルス信号に応答してトランジスタＱ
９．Ｑ１０がオン状態となり、モータＭを正方向に駆動
しているのであるが、第５図（Ｃ）に示き逆方向駆動の
パルス信号が発生することで、トランジスタＱ９゜Ｑ　
１２がオフ状態となり、トランジスタＱｌｌ、ＱＩＯが
オン状態となってモータＭを逆方向に駆動しようとする
。

ここで、トランジスタには一般に、第６図に示す如くベ
ース・エミッタ間に容量ｃｏが存在することにより、駆
動パルス（ａ）に応答してオン状態にあるトランジスタ
がパルス（ａ）の消滅時点からオフ状態に移行するまで
にｔＯＦＦなるディレ一時間を要する特性を有している
。従って、上述のように、第５図（Ｃ）に示す逆方向駆
動のパルス信号が発生することで、トランジスタＱ９゜
Ｑ　１２がオフ状態となり、トランジスタＱｏ、Ｑ＋ａ
がオン状態となるはずなのであるが、上記ディレ一時間
ｔＯＦＦによってトランジスタＱ　１２が瞬時にオフ状
態になり得なく、一時的にトランジスタＱｕと同時にオ
ン状態となる期間が生じることになるので、トランジス
タＱＩ＋、ＱＩ２に大電流が流れ当該トランジスタが破
壊に至る場合が生じることになる。

ところが、本ＰＷＭ駆動回路では、ＡＮＤゲート１３．
１４を設け、これらゲート１３．１４を駆動信号の信号
基準レベルに対する極性判別結果に基づいて制御するよ
うにしたので、上記の例の場合には、第５図（Ｃ）に示
す逆方向駆動のパルス信号の出力をＤ−ＦＦ１２のｄ出
力（ｌに応答してＡＮＤゲート１４で禁止できるから、
トランジスタＱＩ２がトランジスタＱｕと同時にオン状
態となることはないのである。

また、パワートランジスタＱＩ２．０Ｉ６のディレ一時
間ｔｏｐＦを小さくするために、プリドライブ回路１７
にはトランジスタＱ　＋ｓ及びＱ　ｒｅが設けられてい
る。これらトランジスタＱ＋ｓ、Ｑ＋ｓはパワートラン
ジスタＱ１２．ＱＩＯの駆動パルスの消滅に応答して瞬
時にオン状態となり、これらトランジスタＱ１２．０！
Ｏのベース・エミッタ間を短絡することにより上記ディ
レ一時間ｔｏｐＦを短縮できるのである。トランジスタ
のディレ一時間ｔ。

ＦＦは一般に１〜２μｓｅｃ位であるが、トランジスタ
ＱＣｓ及びＱ＋ａを設けたことによって約１／１０、即
ち１００　ｎ　ｓｅｃ程度に短縮が可能となる。

上述したパワートランジスタの同時ＯＮ防止のための他
の実施例を第７図に示す。本図において、先述した如く
モータＭの駆動方向に対応した第１及び第２のパルス信
号（ａ）がＡＮＤゲート１０及びＮＯＲゲート１１から
出力され、これらパルス信号はそれぞれ遅延回路２３．
２４で所定時間τ０だけ遅延される。これら遅延出力（
ｂ）はそれぞれ３ステートバッファ２５．２６に供給さ
れる。また、第１及び第２のパルス信号（ａ）はワンシ
ョットマルチバイブレータ２７．２８にもそれぞれ供給
される。ワンショットマルチバイブレータ２７．２８は
第１及び第２のパルス信号の発生時点からその消滅後一
定時間、好ましくは遅延回路２３．２４の遅延時間τ０
の２倍の時間（２τ０）だけ経過するまでの間低レベル
の出力（Ｃ）を発生し、バッファ２６．２５に供給して
遅延回路２４．２３から出力される第２及び第１のパル
ス信号の次段への供給を禁止する。

第８図は第７図の回路の動作波形図であり、図中（ａ）
〜（Ｃ）は第７図の各部信号（ａ）〜（Ｃ）の各波形を
それぞれ対応して示している。

この波形図を参照して第７図の回路動作を例えばＡＮＤ
ＮＯゲート１１関して説明するならば、パルス信号（ａ
）は遅延回路２３で時間τ０だけ遅延されてモータＭの
駆動パルス（ｂ）となるのであるが、このときワンショ
ットマルチバイブレータ２７から出力される低レベルの
禁止信号（Ｃ）に応答してバッファ２６が他方の駆動パ
ルスの出力ラインを遮断状態とする。これにより、駆動
パルス（１））の発生前及び発生後の一定期間（時間τ
０）の間地方の駆動パルスの出力が禁止されることにな
るので、時間τ０を先述したパワートランジスタＱ１２
．０ＩＯのディレ一時間ｔＯＦＦよりも長く設定するこ
とにより、パワートランジスタＱ９とＱＩＯ（又はＯｎ
と０１２）が同時にオン状態となることはないのである
。

なお、先述したように、トランジスタのディレ一時間ｔ
ＯＦＦは一般に１〜２μｓｅａ位であるから、時間τ０
を５μｓｅｃ程度に設定するのが望ましい。

第１図において、ＡＮＤゲート１３．１４から出力され
るモータＭの駆動方向に対応した第１及び第２のパルス
信号は補償回路１５．１６にそれぞれ供給される。これ
ら補償回路１５．１６はモータドライブ回路１８におけ
る逆起電力吸収用ダイオードＤ＋　、Ｄ２でのエネルギ
ー損失分を補償するためのものである。逆起電力吸収用
ダイオードＤ＋　、Ｄ２でのエネルギー損失はほぼ一定
であり、パルス信号のパルス幅が大きいときには無視し
得る程度のものであるが、パルス幅が小さいときは損失
の比率が太き（なってくる。従って、第９図に破線で示
すように、パルス信号のパルス幅が小なる領域でゲイン
が低下することになるので、パルス幅が小さいときに逆
起電力吸収用ダイオードＤ＋　、Ｄ２でのエネルギー損
失分を補償してやれば良いのである。

ここで、補償回路１５の回路動作について第１０図の波
形図を参照しつつ説明するならば、コンデンサＣ２は定
電流源Ｉａにより定電流にて充電されており、入力パル
ス（ａ）に応答してトランジスタＱ７がオン状態となる
ことによってコンデンサＣ２の充電電荷が瞬時に放電さ
れ、入力パルス（ａ）が消滅した時点から再びコンデン
サＣ２は定電流にて充電される。従って、コンデンサＣ
２の両端電圧は第１０図（ｂ）に示す如く変化する。こ
の両端電圧Ｎ））はコンパレータＣＯＭＰ；で基準電圧
Ｅｏと比較され、その結果コンパレータＣＯＭ　Ｐ　ｙ
の出力端には入力パルス（ａ＞の発生時からその消滅後
一定時間Ｔａだけ経過するまでの時間のパルス幅を有す
るパルス信号（Ｃ）が得られることになる。すなわち、
入力パルス（ａ）に対して一定のパルス幅Ｔａが追加さ
れたことになり、この追加されたパルス幅Ｔａ分に相当
するエネルギーによって逆起電力吸収用ダイオードＤ＋
　、Ｄ２でのエネルギー損失分を補償できるのである。

第１１図には補償回路１５．１６の入出力特性、即ち入
力パルスのパルス幅と追加されるパルス幅との関係が示
されており、コンデンサＣ２の両端電圧がコンパレータ
ＣＯＭ　Ｐ　ｙの基準電圧Ｅｏまで低下し得ない程度の
入力パルスのパルス幅領域■ではパルス幅の追加はなく
、基準電圧Ｅｏ以下零レベルになるまでの領域■では追
加パルス幅が比例的に変化し、零レベルに達した以時の
領域■では追加されるパルス幅が固定幅となる。すなわ
ち、入力パルスのパルス幅が極めて小さい領域■。

■ではパルス幅の追加が無かったり、追加パルス幅が比
例的に変化するが、これは入力パルスの立上り及び立下
りが急峻ではなく実際にはなだらかであることに起因す
るものであり、その結果領域■の範囲では第９図に実線
で示す如くゲインを向上できることになる。

補償回路１５．１６としては、上記実施例の構成のもの
に限定されることなく、例えば第１２図に示すように、
入力パルスの立上りエツジに応答して一定のパルス幅Ｔ
ｂを有するパルス信号を発生するパルス発生回路２９と
、このパルス発生回路２９の出力パルスと入力パルスと
の論理和をとるＯＲゲート３０とからなる構成のもので
あっても良い。かかる構成においては、入力パルスのパ
ルス幅が上記パルス幅Ｔｂより小なるときには、常時当
該パルス幅Ｔｂを有するパルス信号がＯＲゲート３０か
ら出力されることにより、入力パルスのパルス幅が小さ
いときの逆起電力吸収用ダイオードＤ＋　、Ｄ２でのエ
ネルギー損失分の補償が行なわれ、入力パルスのパルス
幅が上記パルス幅Ｔｂより大なるときには入力パルスに
対するパルス幅の変更は行なわれない。

なお、上記実施例では、コンパクトディスクを回転駆動
するスピンドルモータの駆動回路に適用した場合につい
て説明したが、これに限定されるものではなく、ピック
アップを駆動するキャリッジモータ、ピックアップにお
ける情報読取光のフォーカスやトラッキングの制御をな
すフォーカスアクチュエータやトラッキングアクチュエ
ータの駆動回路にも適用可能であり、又コンパクトディ
スクプレーヤのみならず種々の機器における各種負荷の
駆動回路にも広く適用できるものである。

発明の詳細 な説明したように、本発明によるスイッチング駆動回路
によれば、駆動パルスの消滅時に瞬時にパワードライブ
段のトランジスタのベース・エミッタ間を短絡するスイ
ッチング手段を設けたので、駆動パルスの消滅時にトラ
ンジスタを瞬時にＯＦＦ状態に移行せしめることができ
、ｔＯＦＦなるディレ一時間に起因するパワードライブ
段のトランジスタの同時ＯＮを確実に防止することがで
きる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は第１
図における三角波生成回路の回路動作を説明するための
各部波形図、第３因はＰＷＭ動作による負荷の駆動方向
に対応した２つのパルス信号の生成動作を説明するため
の各部波形図、第４図（Ａ）、（β）は電源電圧の変動
に対応して三角波の傾斜角及びピーク値を変化せしめる
動作を説明するための波形図、第５図はトランジスタの
ｔＯＦＦディレ一時間に起因するドライブ段のパワート
ランジスタの同時ＯＮ防止回路の回路動作を説明するた
めの各部波形図、第６図はトランジスタのｔＯＦＦディ
レ一時間について説明するための図、第７図は同時ＯＮ
防止回路の他の実施例を示すブロック図、第８図は第７
図の回路動作を説明するための各部波形図、第９図は逆
起電力吸収用ダイオードでの逆起電力によるエネルギー
損失に起因するゲインの変化を示す図、第１０図は逆起
電力吸収用ダイオードでの逆起電力によるエネルギー損
失分を補償する補償回路の回路動作を説明するための波
形図、第１１図はかかる補償回路の入出力特性を示す図
、第１２図はかかる補償回路の他の実施例を示すブロッ
ク図、第１３図はスイッチング駆動回路の基本形を示す
回路図である。 主要部分の符号の説明 １・・・・・・第１の定電流源 ２・・・・・・第２の定電流源 ３．９・・・・・・比較回路 ８・・・・・・三角波生成回路

Claims (1)

【特許請求の範囲】
1. 第１のパルス信号に応答して負荷に正方向の駆動電流を
   供給する第１のトランジスタと、第２のパルス信号に応
   答して前記負荷に逆方向の駆動電流を供給する第２のト
   ランジスタとを含み、前記第１及び第２のパルス信号に
   基づいて前記負荷をスイッチング駆動する駆動回路であ
   って、前記第１のパルス信号の消滅時に前記第１のトラ
   ンジスタのベース・エミッタ間を短絡する第１のスイッ
   チング手段と、前記第２のパルス信号の消滅時に前記第
   ２のトランジスタのベース・エミッタ間を短絡する第２
   のスイッチング手段とを備えたことを特徴とするスイッ
   チング駆動回路。