JPS6267620A - 複数スイツチ入力制御装置 - Google Patents

複数スイツチ入力制御装置

Info

Publication number
JPS6267620A
JPS6267620A JP60206335A JP20633585A JPS6267620A JP S6267620 A JPS6267620 A JP S6267620A JP 60206335 A JP60206335 A JP 60206335A JP 20633585 A JP20633585 A JP 20633585A JP S6267620 A JPS6267620 A JP S6267620A
Authority
JP
Japan
Prior art keywords
input
switches
terminals
discriminate
resistances
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60206335A
Other languages
English (en)
Inventor
Masahito Ishida
石田 雅人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP60206335A priority Critical patent/JPS6267620A/ja
Publication of JPS6267620A publication Critical patent/JPS6267620A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Input From Keyboards Or The Like (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、多数の選択人カスインチを有する機器等用の
、抵抗体を使用した入力装置の制御、特にその入力異常
操作の検知に関するものである。
〔従来技術〕
従来の機器、例えば多数の入力スイッチを備えた事務用
機器等において、選択されたスイッチ入力を読取る装置
としては、各スイッチの各接点を互にマトリックス状に
接続し、それぞれこのマトリックスの各列および各行の
端子を電極として引出すようにした構成が一般的であっ
た。
第1図に、16個の入力用スイッチを有する場合のこの
種の入力読取り装置の構成回路例を示す。
1.2.・・・・・・・・・、16は、各端子を互にマ
) IJソックス状接続した各入力スイッチ、21,2
2゜・・・・・・・・・、2Bはそれぞれ各列および各
行から引出された各端子である。
このような場合、マトリックスは4X4の行列構成とな
るので、端子数は4X2=8となる。
入力スイッチ数が増加するにつれて引出し端子数も当然
増加する。
しかしながら、最近の事務用機器、例えば複写機等にお
いては、高機能化指向が進展するにつれζ人力スイッチ
の総数はますます増加する傾向にあり、それに伴って前
記端子数も増加して、入力読取装置の複雑化が避けられ
ないという問題点があった。
一方、抵抗体を一列に配設し、それぞれの抵抗に並列に
各入力スイッチを接続してその電圧変化を読取ることに
より入力スイッチを読取る方法もあるが、この方法は入
力スイッチが多数の場合には有利でない。
、 〔目 的〕 本発明は、以上のような従来例の問題嵩にかんがみてな
されたもので、入力スイッチが多数の場合でも、読取り
端子数を減小し得るのみならず、構成が簡単な入力読取
り装置とともに、同時入力操作の場合にも異常操作を判
別し得る入力制御装置の提供を目的としている。
〔実施例〕
以下に本発明を実施例図面に基づいて説明する。
第2図は、16個の入力用スイッチ1,2.・・・・・
・。
16を有する場合の回路構成の一例で、各スイッチの各
接点はそれぞれ4列および4行のマトリックス状に接続
され、各列間および各行間にはそれぞれ抵抗31.32
,33:34,35.36を接続し、かつ、マトリック
スのそれぞれ一対の最外側列および最外側行の端部に入
力読取り用端子41.42:43,44を設けたもので
ある。
また、第3図は、上記実施例の駆動回路図例で、上述入
力装置に接続される端子41,42:43゜44は、そ
れぞれトランジスタQ1 、Q2 ;Q3゜Q4の各コ
レクタに接続されている。INVl。
INV2 、INV3は各インバータ、NINVIはバ
ッファ、AMPl 、AMP2は、インピーダンス変換
用の各アンプ、また、51は入力端子、52.53は出
力端子である。
つぎに以上のような構成における動作を説明する。第2
図において、入力端子51がバイナリの10”(ゼロ)
レベルになるト、バッファNIN■1の出力は″0″レ
ベルに、またインバータINV3の出力は”1″レベル
となり、各インバータ1NV1,1NV2の出力レベル
はそれぞれg″1”°0#となり、トランジスタQ1 
、Q2はオフ、トランジスタQ3 、Q4がオンとなる
。これにより、端子43.44間には電源電圧Vccが
印加されるとともに、端子41.42間はオープン状態
となる。すなわち、第2図において、抵抗34゜35.
36の全体に電源電圧Vccが印加されることになる。
例えば入力スイッチ7が選択されて押されていた場合に
は、端子42には電源電圧Vccを、抵抗34と、抵抗
35+36との比で分圧された電工が発生し、この電圧
を第3図におけるアンプAMPiでインピーダンス変換
され、出力端子52に、スイッチ7に対応する電圧が発
生する。この’WEEは、スイッチ7のみでなく、同じ
行に並設されたスイッチ5,6.8のいずれかが押され
た時にも同じ電圧値が発生する。
つぎに、入力端子51を”1″レベルに切換えると、前
記と逆様にトランジスタQ1 、Q2がオンし、トラン
ジスタQ3 、Q4がオフする。これによって、抵抗3
1,32.33の全体に電源電EVCCが印加される。
この場合、スイッチ7が押されているので、端子43に
は抵抗31 +32と抵抗33とで分圧された電圧が発
生し、この電圧がアンプAMP 2によりインピーダン
ス変換されて出力端子53に出力される。この電圧は前
記同様、スイッチ7のみでなく同じ列に並設されたスイ
ッチ3,11.15のいずれかが押されている場合でも
同じ電圧値が発生する。
以上のように、入力端子51のバイナリレベル“0”、
1″を順次切換えることにより、アンプAMP1 、A
MP2の出力端子52.53にスイッチマトリックスの
各行、各列に対応した電圧が発生し、スイッチ1〜16
の入力を読取り/判別することができる。
〔他の実施例〕
しかしながら、前記実施例にあっては、選択された入カ
キ−(スイッチ)の読取り/判別は可能であるが、同時
に複数のスイッチが間違って押された場合、すなわち多
点が同時に入力された場合には、検出にアナログ電圧を
用いているため、全く別のWE値が入力されて判別が不
可能となるという可能性が考えられる。
すなわち、前記説明例において、人力スイッチ7のみで
なく、他のスイッチが同時に押されると、出力端子42
あるいは44に所定のFItEEが出力されずに誤判別
を生ずるという可能性がある。
以下に示す第2の実施例は、これらの可能性をなくする
ため、同時入力操作の場合にもその異常操作を判別し得
るようにしたものである。
第4図に、本発明に係る入力制御装量の他の実施例回路
を示す。第3図と同一または相当構成は同一(相当)符
号で表わし、重複説明は省略する。
本実施例は、前記第2図に示す回路に、抵抗R1゜R2
、ならびに比較器COMI 、C0M2とそれぞれの出
力端子54.55を追加したものである。
抵抗R1,R2は、第2図に示す抵抗31〜33:34
〜36を流れる電流をそれぞれ検出するための抵抗体で
、例えば、トランジスタQl 、Q2がオン、トランジ
スタQ3 、Q4がオフした場合、上記のように抵抗3
1〜33およびR1を通じて所定の電流が流れる。この
とき、入力スイッチ1,2.・・・・・・・・・、16
のグループのいずれか1個のみが選択されて押されてい
る場合には、端子43.44がトランジスタQ3 、Q
4により電源から遮断されているため、これらの抵抗を
介して一定の電流が流れるが、もしも2個以上のスイッ
チが押されている場合には、抵抗R1に流れる電流値が
増大する。
すなわち、トランジスタQl 、Q2がオン、トランジ
スタQ3 、Q4がオフしているとき、抵抗31〜33
を流れる電流値を、抵抗R1により検知し、その値を比
較器C0M1において基準値REFと比較して、基準値
REF以上となった場合に端子54に異常信号として出
力するようにしたものである。この端子54の出力の有
無により、入力されたデータ、すなわちアンプAMP2
で読込んだ電流値が有効か否かを判断することができる
また、上記ケースと逆に、トランジスタQ1゜Q2がオ
フ、トランジスタQ3 、Q4がオンの状態の場合も、
上記と同様にその有効か否かを判断することができる。
以上の第2実施例においては、複数の入力スイッチの各
接点をマトリックス状に接続し、その各列および各行間
に抵抗体を挿入した入力装置の例(第2図)について説
明したが、本発明はこの構成例のみに限定されることな
く、例えば2枚の面状抵抗体をわずかの間隔を配設して
構成した機器用入力装置など、抵抗体を用いて入力する
入力装置一般に対しても適用し得る。
〔効 果〕 以上説明してきたように、本発明によれば、簡単な構成
により、入力スイッチが多数の場合でも読取り端子数を
減少し得るほか、多数スイッチ入力装置の同時入力操作
等の異常を検出して有効か否かを判別することができる
ようになった。
【図面の簡単な説明】
第1図は、従来の入力読取り装置の一例の回路図、第2
図は、本発明に係る入力制御装置回路の一実施例、第3
図はその駆動回路例、第4図は、本発明に係る入力制御
装置回路の駆動回路の第2実施例である。 1.2.・・・・・・・・・、16・・・・・・入力用
スイッチ31.32.・・・・・・、36・・・抵抗体
R1,R2・・・・・・抵抗体(電流検出手段)COM
l、C0M2・−・−・比ff 器REF・・・・・・
所定電流値 第Aml 第2図 第aS

Claims (1)

    【特許請求の範囲】
  1. 複数の入力用スイッチの各接点からの入力を、各抵抗体
    を用いて検出する入力装置において、前記各抵抗体に流
    れる電流を検出する手段と、該検出電流値を、所定の電
    流値と比較する比較手段とを有して、前記入力用スイッ
    チの異常操作を判別するよう構成したことを特徴とする
    複数スイッチ入力制御装置。
JP60206335A 1985-09-20 1985-09-20 複数スイツチ入力制御装置 Pending JPS6267620A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60206335A JPS6267620A (ja) 1985-09-20 1985-09-20 複数スイツチ入力制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60206335A JPS6267620A (ja) 1985-09-20 1985-09-20 複数スイツチ入力制御装置

Publications (1)

Publication Number Publication Date
JPS6267620A true JPS6267620A (ja) 1987-03-27

Family

ID=16521594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60206335A Pending JPS6267620A (ja) 1985-09-20 1985-09-20 複数スイツチ入力制御装置

Country Status (1)

Country Link
JP (1) JPS6267620A (ja)

Similar Documents

Publication Publication Date Title
US5909034A (en) Electronic device for testing bonding wire integrity
JP4117917B2 (ja) パワートランジスタの電流監視回路の動作を試験する回路配置
JP2008191064A (ja) アクティブプローブを備えた電気特性検査装置
KR100978662B1 (ko) 키 스캔 회로
JP2506433B2 (ja) 4線式抵抗測定装置
KR900001808B1 (ko) 입력회로
KR930011424B1 (ko) 직렬결선스위치 판별회로
JP5457152B2 (ja) インバータ装置
JP7331543B2 (ja) 組電池監視システム及び組電池の故障判定方法
KR100434290B1 (ko) 전기 기기의 온도 감지 회로
JP2970854B2 (ja) Nキーロールオーバー回路
JPH0218494B2 (ja)
JPH0260227A (ja) 信号入力装置
KR0139931Y1 (ko) 전자 렌지
JPS6248939B2 (ja)
KR940004424Y1 (ko) 알람단말과 중앙제어반 간의 인터페이스회로
JP2000066990A (ja) 接続認識イベント回路
JPH04260998A (ja) セキュリティユニット
SU1711326A1 (ru) Элемент равнозначности
US7999420B2 (en) Key input device
JP2502012B2 (ja) スイッチ状態検出装置
SU1187107A1 (ru) Устройство дл контрол двухпроводных линий св зи
JPH04295774A (ja) 負荷の断線検知回路
JPS63193615A (ja) テスト回路
JPH06350092A (ja) Mosパワーデバイス用高信頼性集積回路構造