JPS627115A - 単結晶薄膜形成法 - Google Patents

単結晶薄膜形成法

Info

Publication number
JPS627115A
JPS627115A JP14457285A JP14457285A JPS627115A JP S627115 A JPS627115 A JP S627115A JP 14457285 A JP14457285 A JP 14457285A JP 14457285 A JP14457285 A JP 14457285A JP S627115 A JPS627115 A JP S627115A
Authority
JP
Japan
Prior art keywords
film
silicon film
seed
silicon
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14457285A
Other languages
English (en)
Inventor
Shuichi Saito
修一 齋藤
Hiromitsu Namita
博光 波田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP14457285A priority Critical patent/JPS627115A/ja
Publication of JPS627115A publication Critical patent/JPS627115A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、絶縁膜上に、半導体単結晶薄膜を形成する方
法に関するものである。
(従来技術とその問題点) 絶縁膜上に、単結晶薄膜いわゆるSOI(Semico
n−ductor on In5ulator)膜を形
成する場合、絶縁膜の一部に窓を開け、単結晶基板から
の結晶の情報を伝えるためのいわゆるシードを設けた方
が、SOI膜の結晶方位を制御する場合には効果的であ
る。しかしながら、シードを使ってSOI膜を形成する
場合、シード部とそれ以外のS(M構造を有する領域と
において、放熱速度が異なるために、−回でアニールす
る場合にはそれぞれのアニール条件の重なり合う狭い条
件のみでしかSOI結晶が形成できないという問題があ
った。(早藤(Y、Hayafuji、)et al、
エレクトロケミカルソサイエティ(Electroch
emical 5ociety)Extended a
bstract of 163rd 5ociety 
Metting 83−!(1983)P574)例え
ば電子ビームアニールではそれぞれアニール条件が数%
程度しか重ならずマージンが、非常に狭かった。さらに
、シードを用いたSOI試料においては、シード近傍は
、冷却速度が変化したり、また、膜の歪の大きな領域で
もあり、そのために結晶成長を困難にしている。実際、
シード近傍では、サブグレインが発生し易く、また、S
OI膜中に、ボイド(穴)が発生するという問題もある
(発明の目的) 本発明は、上記のような問題点を解決し、 SOI膜を
溶融・固化し成長させる場合、SOI結晶の形成条件を
広げるとともに、膜中にボイドやサブグレインの発生が
ない単結晶薄膜の形成法を提供するものである。
(発明の構成) 本発明は、少なくとも表面に半導体単結晶層を有する基
板上に一部に窓を開けた絶縁膜を形成し、窓の部分赤ら
絶縁膜上に基板と連続した微小半導体単結晶領域をまず
形成し、次に前記試料上に前記微小単結晶領域に一部分
が重なるように半導体薄膜を形成し、前記微小単結晶領
域をシードとして絶縁膜上に付着させた半導体薄膜を溶
融・固化し、絶縁膜上に、半導体単結晶薄膜を形成する
ことを特徴とする単結晶薄膜形成法である。
(構成の詳細な説明) の変化の大きい領域の影響を除く。次に前記微小領域を
基にして、結晶成長を行なうがSOI竺域のみを溶融・
固化し成長させるので5OIa域でのアニール条件にあ
わせるだけでよく、従来に較べてマージンが広くとれる
。従って、サブグレインやボイドの発生も除去できる。
(実施例) 以下、本発明の実施例を基に、詳細に説明する。第1図
には、本実施例用いた試料の作製方法を示す。第1図(
a)に示す様に、単結晶シリコン基板1上に熱酸化等の
方法でlpm厚みの酸化膜2を成長させ、酸化膜2の一
部に、ストライプ状に窓を開け、その窓の内部を、選択
的に単結晶シリコンを成長させた。これが、いわゆるシ
ード3となる。次に、シード3を含む様に、0.3pm
厚みのシリコン膜4をストライプ状に付着し、この領域
を単結晶化する。この時、シリコン膜4の幅11として
は、5〜20pm程度とした。シリコン膜4を結晶化す
る方法としては、固相成長法を用いた。シリコシ膜4″
を付着する前に〜lXl0−8Pa程度の高真空中で、
シード3上に付着した自然酸化膜を、加熱処理(約11
00°C)により除去し、基板表面を清浄化した。次に
〜I X 1O−7Paの真空度で、基板温一度゛35
0°Cで80゜4pm厚みの非晶質のシリコン膜を付着
した後、シリコンイオンt I X 10201/am
3の濃度になる様に、シリコン膜中にイオン注入を行な
った。次に、前記シリコン膜を、輻811mのストライ
プ状に加工した後、600°Cで9時間熱処理番行なっ
た。この熱処理によりシリコン膜4は、単結晶成長−し
ていることが、電子千′ヤネリング法を用いて確認で′
きた。固相成長法を用いる場合、イオン注入するイオン
を今回シリコンイオンを用いたが、リンイオンを用いる
と、同様の熱処理条件でも20pm程度までは、単結晶
成長が可能である。
一方、シリコン膜4を単結晶化するもう一つの方法とし
て、電子ビームアニール法も行なった。多結晶シリコン
を付着後、幅15pmのストライプ状に加工し、シリコ
ン膜4を形成した。次に加速電圧15kV、ビーム電流
83mAJ走査速度83cm/sec、基板温度600
°Cの条件で、線状電子ビーム(ビーム寸法長辺4mm
X短辺0.3mm)を用いて、シリコン膜4を溶融後詰
晶化した。この時、線状電子ビームは、その短辺方向に
走査し、かつ、走査方向はシードの長辺方向と同じ向き
にした。なお、前記の方法によりシリコン膜4を結晶化
する場合には、結晶化後め膜の平坦性を保つために、酸
化膜と窒化膜の2層をキャップ膜として使用し、アニー
ル後、キャップ膜は除去した。シリコン膜4を結晶化す
る場合、前記のように固相成長を用いる場合には、ボイ
ドの福生はない。一方、電子ビームを用いて結晶化を行
なう場合、電子ビームの走査方向がシードと平行であり
、かつ、成長するシリコン層め幅が、15戸m程度と小
さいために、溶融シリコンが同化する時の溶融シリコン
の移動量は少なく、ボイドの発生は見られなかった。
次に、第1図(b)に示す様に、シリコン−膜4上に、
ストライプ状に、0.4pm厚みのシリコン膜6を付着
した。幅12は数百pmていどとした。この時、シリコ
ン膜6の付着条件としては、シリコン膜4上にはエピタ
キシャル成長し、酸化膜2上には、多結晶となる様な条
件を用いた。たとえば通常のSiエピタキシャル成長の
条件でよい。あるいは基板を5006C程度加熱してお
いてSiのMBEを行ってもよい。又は、シリコン膜6
は、非晶質シリコンを付着し、その後、600°C程度
の低温で熱処理を行ない、固相成長によりシリコン膜4
上に、単結晶を成長させても同様な結果が得られた。こ
の時、酸化膜2上に付着したシリコン膜は、多結晶とな
った。次に、この試料上に、全面にわたりキャップ膜を
付着した。
キャップ膜としては、酸化膜と窒化膜の2層構造のもの
を使用した。
次に、この様な試料を線状電子ビームを用いて、シリコ
ン膜6を溶融・固化し、結晶成長を行なった。
電子ビームアニール条件としては、加速電圧15kV、
ビーム電流77mA、ビーム長4mm、ビーム幅0.3
mm走査速度84cm/see、基板温度600°Cを
用いた。また、シリコン膜6の成長方向は、シード3に
垂直方向であり、かつ、シリコン膜6のシード3側から
成長させた。この時、シリコン膜6のうち、シリコン膜
4上のものは、すでに単結晶化しているために(単結晶
領域8)、シリコン膜6は、酸化膜2上にある多結晶の
もののみ一1溶融・再結晶化すれば良い。従って、電子
ビームのアニール条件としては、酸化膜2上の輻12の
部分のシリコンの溶融条件を用いれば良く、従来行なっ
ていた様に、シード部を同時に溶融する必要がなく、本
発明の方法により、SOIの成長条件のマージンが広が
ることになる。さらにまた、通常、ボイ°ドが発生する
領域は、シリコン膜4の領域であり、シリコン膜6を成
長させる場合には、シリコン膜4は全て溶融させる必要
はなくシリコン膜6との接触部分が溶融すればよい。つ
まり、熱の冷却の不均一な領域は溶融しないために、シ
リコン膜6にはボイドの発生は見らムを用いたとき特に
有効である。
(発明の効果) 結晶化しないために、SOIの成長条件が広がり、SO
I成長の再現性が向上した。
【図面の簡単な説明】
第1図(a)、 (b)は、本発明の実施例を示す試料
の断面図である。 1・・・単結晶シリコン基板 2・・・酸化膜 3・・・シード 4・・・シリコン膜 6・・・シリコン膜 8・・・単結晶領域 工業技術院長 等々力達 オ 1 口

Claims (1)

    【特許請求の範囲】
  1. 少なくとも表面に半導体単結晶層を有する基板上に一部
    に窓を開けた絶縁膜を形成し、窓の部分から絶縁膜上に
    基板と連続した微小半導体単結晶領域をまず形成し、次
    に前記、試料上に前記微小単結晶領域に一部分が重なる
    ように半導体薄膜を形成し、前記微小単結晶領域をシー
    ドとして絶縁膜上に付着させた半導体薄膜を溶着・固化
    し絶縁膜上に、半導体単結晶薄膜を形成することを特徴
    とする単結晶薄膜形成法。
JP14457285A 1985-07-03 1985-07-03 単結晶薄膜形成法 Pending JPS627115A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14457285A JPS627115A (ja) 1985-07-03 1985-07-03 単結晶薄膜形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14457285A JPS627115A (ja) 1985-07-03 1985-07-03 単結晶薄膜形成法

Publications (1)

Publication Number Publication Date
JPS627115A true JPS627115A (ja) 1987-01-14

Family

ID=15365309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14457285A Pending JPS627115A (ja) 1985-07-03 1985-07-03 単結晶薄膜形成法

Country Status (1)

Country Link
JP (1) JPS627115A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS586121A (ja) * 1981-07-02 1983-01-13 Seiko Epson Corp 半導体基板
JPS5893220A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体単結晶膜の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS586121A (ja) * 1981-07-02 1983-01-13 Seiko Epson Corp 半導体基板
JPS5893220A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体単結晶膜の製造方法

Similar Documents

Publication Publication Date Title
JPS6158879A (ja) シリコン薄膜結晶の製造方法
JPS627115A (ja) 単結晶薄膜形成法
JPS5856322A (ja) 半導体基板の製造方法
JPS6046539B2 (ja) シリコン結晶膜の製造方法
JP2679708B2 (ja) 有機膜の作製方法
JPS60234312A (ja) Soi膜形成方法
JPS5939791A (ja) 単結晶の製造方法
JPS61251114A (ja) 単結晶シリコン膜の製造方法
JPS6341210B2 (ja)
JPH02105517A (ja) 半導体装置の製造方法
JPH0517693B2 (ja)
JPH0236052B2 (ja)
JPH0334847B2 (ja)
JPS6091622A (ja) 半導体基板の製造方法
JPS62297289A (ja) 単結晶薄膜の形成方法
JPS58180019A (ja) 半導体基体およびその製造方法
JPS6379953A (ja) 単結晶薄膜の製造方法
JPS5939022A (ja) 半導体単結晶薄膜の製造方法
JPH0758685B2 (ja) Soi結晶成長法
JPS61247680A (ja) Soi結晶成長法
JPS61206215A (ja) 半導体単結晶構造
JPH04342499A (ja) 有機導電性単結晶膜およびそれを用いた三次元構造製造法
JPS61230316A (ja) 半導体基板の製造方法
JPS5939021A (ja) 半導体単結晶薄膜の製造方法
JPH01297814A (ja) 単結晶薄膜の製造方法