JPS6273731A - 半導体装置の封止方法 - Google Patents
半導体装置の封止方法Info
- Publication number
- JPS6273731A JPS6273731A JP21375985A JP21375985A JPS6273731A JP S6273731 A JPS6273731 A JP S6273731A JP 21375985 A JP21375985 A JP 21375985A JP 21375985 A JP21375985 A JP 21375985A JP S6273731 A JPS6273731 A JP S6273731A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- sealing
- lid
- substrate
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007789 sealing Methods 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 title claims description 46
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000005476 soldering Methods 0.000 claims abstract description 8
- 239000007789 gas Substances 0.000 claims description 8
- 239000011261 inert gas Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 11
- 239000002184 metal Substances 0.000 abstract description 11
- 230000006378 damage Effects 0.000 abstract description 4
- 239000003822 epoxy resin Substances 0.000 abstract description 3
- 229920000647 polyepoxide Polymers 0.000 abstract description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 1
- 229910052593 corundum Inorganic materials 0.000 abstract 1
- 229910001845 yogo sapphire Inorganic materials 0.000 abstract 1
- 229920005989 resin Polymers 0.000 description 19
- 239000011347 resin Substances 0.000 description 19
- 229910000679 solder Inorganic materials 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 238000005538 encapsulation Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- LTPBRCUWZOMYOC-UHFFFAOYSA-N Beryllium oxide Chemical compound O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 238000010574 gas phase reaction Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 230000009974 thixotropic effect Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の封止方法に関する。更に詳しくい
えば、封止のために長時間高温に曝す必要がなく、チッ
プ破壊などの心配のない混成集積回路等の封止方法に関
するものである。
えば、封止のために長時間高温に曝す必要がなく、チッ
プ破壊などの心配のない混成集積回路等の封止方法に関
するものである。
従来の技術
混成集積回路(以下ハイブリッドICという)は最近各
種システムのレベルアップを可能とする実装技術として
広く利用されつつある。即ち、カメラ、時計、VTR等
の機器をはじめ電子計算機、電子交換機、各種末端機器
などの産業機器におけるニーズがあり、ハイブリッドI
Cの有する小形、高密度、高性能等の各種興味ある特徴
によりその利用度は大巾に拡大されている。そこで、ハ
イブリッドICの改良を行い、システム機能の更に一層
の改善を図ろうとする動向がみられる。
種システムのレベルアップを可能とする実装技術として
広く利用されつつある。即ち、カメラ、時計、VTR等
の機器をはじめ電子計算機、電子交換機、各種末端機器
などの産業機器におけるニーズがあり、ハイブリッドI
Cの有する小形、高密度、高性能等の各種興味ある特徴
によりその利用度は大巾に拡大されている。そこで、ハ
イブリッドICの改良を行い、システム機能の更に一層
の改善を図ろうとする動向がみられる。
従って、ハイブリッドICの構成、パッケージ技術、信
頼性の改善は重要であり、それによって上記各種システ
ムの性能の著しい向上が期待できる。
頼性の改善は重要であり、それによって上記各種システ
ムの性能の著しい向上が期待できる。
このパッケージの設計・製造に当っては、システムへの
実装形態、使用環境条件、要求信頼性レベノベ消費電力
、電気的特性等の諸要件の他、経済性、量産性、品質の
均一性などが大きな課題となる。
実装形態、使用環境条件、要求信頼性レベノベ消費電力
、電気的特性等の諸要件の他、経済性、量産性、品質の
均一性などが大きな課題となる。
特に、高周波用のハイブリッドICではICチップを基
板にダイレクトボンドすることが多いので、その封止技
術は重要である。
板にダイレクトボンドすることが多いので、その封止技
術は重要である。
現在、ハイブリッドICに用いられている主なパッケー
ジ法は大別して、(i)気密封止法、(ii )樹脂封
止法などが知られている。
ジ法は大別して、(i)気密封止法、(ii )樹脂封
止法などが知られている。
このようなバックージングは半導体装置を外部雰囲気か
ら遮断することにより所期の特性値を十分に保持し、熱
的、電気的導出、電極間の絶縁距離の確保、その他の運
搬、取扱いの便宜のために行われるものであり、上記の
如く、半導体装置の微細化、高性能化等を追求している
上で、特に半導体装置と外的条件との整合性を確保する
ために重要であり、半導体素子自体の改良と平行して行
わねばならない。
ら遮断することにより所期の特性値を十分に保持し、熱
的、電気的導出、電極間の絶縁距離の確保、その他の運
搬、取扱いの便宜のために行われるものであり、上記の
如く、半導体装置の微細化、高性能化等を追求している
上で、特に半導体装置と外的条件との整合性を確保する
ために重要であり、半導体素子自体の改良と平行して行
わねばならない。
気密封止法は半導体素子のパッケージ法として既に多大
の実績を残しており、一般にはベースとキャップの金属
を圧力と電気的局部加熱により溶接する電気抵抗溶接法
、パッケージ材料となるセラミックス、金属などにガラ
ス、Au−3nなどのシール材を施し、適当な加熱雰囲
気下で溶着する低融点ガラス法または軟ろう法の他、最
近ではシール材にエポキシ樹脂を用いる気密封止法が開
発された。この後者は封止作業の低温処理、シール材の
経済性の点で注目されている。
の実績を残しており、一般にはベースとキャップの金属
を圧力と電気的局部加熱により溶接する電気抵抗溶接法
、パッケージ材料となるセラミックス、金属などにガラ
ス、Au−3nなどのシール材を施し、適当な加熱雰囲
気下で溶着する低融点ガラス法または軟ろう法の他、最
近ではシール材にエポキシ樹脂を用いる気密封止法が開
発された。この後者は封止作業の低温処理、シール材の
経済性の点で注目されている。
一方、樹脂封止法はパッケージとしては金属、セラミッ
クス等と比較して量産性に優れ、経済的にも有利である
ことから、広く利用されており、また各種改良が施され
て、性能面での信頼性もよくなり、実用性の高いものと
なってきている。
クス等と比較して量産性に優れ、経済的にも有利である
ことから、広く利用されており、また各種改良が施され
て、性能面での信頼性もよくなり、実用性の高いものと
なってきている。
しかし、気密封止法とは異り、使用材料が直接ハイブリ
ッドICの膜素子、半導体、受動素子などの搭載部品と
接触するために、樹脂の応力、熱膨張係数、密着性、含
有不純物、透水、吸水性、回路に発生するストレイキャ
パシタを考慮した高信頼度の封止技術の開発が望まれて
いる。
ッドICの膜素子、半導体、受動素子などの搭載部品と
接触するために、樹脂の応力、熱膨張係数、密着性、含
有不純物、透水、吸水性、回路に発生するストレイキャ
パシタを考慮した高信頼度の封止技術の開発が望まれて
いる。
この樹脂封止法の泥中には、型もしくはケースに、半完
成品としてのハイブリッドICをセットし、ポツティン
グ剤としてのシリコン、エポキシなどの樹脂を注入し、
硬化させる注型法、液状樹脂にハイブリッドICを直接
浸漬し、全面コーティングする浸漬法および予めリード
フレームにICチップをワイヤボンディングにより組込
んでおき、これをモールド金型にセットし、粉末状、タ
ブレット状のエポキシ、シリコーンなどを溶融させ、粘
度の低い状態で金型内に注入し、固化させるトランスフ
ァーモールド法が知られている。
成品としてのハイブリッドICをセットし、ポツティン
グ剤としてのシリコン、エポキシなどの樹脂を注入し、
硬化させる注型法、液状樹脂にハイブリッドICを直接
浸漬し、全面コーティングする浸漬法および予めリード
フレームにICチップをワイヤボンディングにより組込
んでおき、これをモールド金型にセットし、粉末状、タ
ブレット状のエポキシ、シリコーンなどを溶融させ、粘
度の低い状態で金型内に注入し、固化させるトランスフ
ァーモールド法が知られている。
この中で、浸漬法は工程は単純であるが外形々状の均一
化、再現性を得るためには樹脂のシキソトロピー性9、
粘度、ポットライフ、硬化特性などを十分に吟味しなく
てはならず、浸漬時の水平レベルの精バV、工・〉・シ
カバー率、厚さ、密着性などの制御に工夫を要する3、
更に、トランスファーモールド法は今日半導体封止の主
流となってはいるが、高価な金型、モールドマシンの調
達が前提とされ、またハイブリッドICの場合、形状の
標準化が困難であ−るという背景があることからコスト
高となる。
化、再現性を得るためには樹脂のシキソトロピー性9、
粘度、ポットライフ、硬化特性などを十分に吟味しなく
てはならず、浸漬時の水平レベルの精バV、工・〉・シ
カバー率、厚さ、密着性などの制御に工夫を要する3、
更に、トランスファーモールド法は今日半導体封止の主
流となってはいるが、高価な金型、モールドマシンの調
達が前提とされ、またハイブリッドICの場合、形状の
標準化が困難であ−るという背景があることからコスト
高となる。
従来のハイブリッドICにおける樹脂封止法は添付第2
図に示したように、まず、基板1にチップ2をマウント
し、ワイヤ3を張り、樹脂4でポツティングするもので
あり(第2図(a)参照)、工程的には極めて簡単であ
るが、信頼性、高周波特性に問題がある。
図に示したように、まず、基板1にチップ2をマウント
し、ワイヤ3を張り、樹脂4でポツティングするもので
あり(第2図(a)参照)、工程的には極めて簡単であ
るが、信頼性、高周波特性に問題がある。
また、第2図(b)〜(d)は第2図(a)とは異なる
もう一つの従来の封止方法を説明するための概略的な図
であり、(1))および(C)は夫々分解部品図を、ま
た(d)はこれらの組立て図を示すものである。ここに
示した例では8、基板1上のチップ2を配線パターン5
と共にリッド6と封止樹脂7を用いて封止するものであ
り、第2図(a)に示した例と比較すれば信頼性並びに
高周波特性ともによいが、以下のような各種欠点を有し
ている。
もう一つの従来の封止方法を説明するための概略的な図
であり、(1))および(C)は夫々分解部品図を、ま
た(d)はこれらの組立て図を示すものである。ここに
示した例では8、基板1上のチップ2を配線パターン5
と共にリッド6と封止樹脂7を用いて封止するものであ
り、第2図(a)に示した例と比較すれば信頼性並びに
高周波特性ともによいが、以下のような各種欠点を有し
ている。
まず、封止樹脂の硬化のために長時間高温に曝すので、
内部のチップまたはワイヤ破壊を起こすことがある。ま
た、内部にハンダ付は部品を用いることや基板にスルー
ホールを設けることが難しい。なぜなら、スルーホール
を封じるために用いたハンダや部品取りつけ用に用いた
ハンダが封止時に長時間高温にさらされて、基板の電極
パターンを侵してしまうからである。このような点を避
け、更にシールの強化、ガス発生抑止のために封止樹脂
をハンダにした場合には短絡しないように第2図(C)
の8の部分を配線パターン−絶縁層−金属層と三層構造
にしなければならないが、これを行うと配線間のストレ
イキャパシティーが著しく増大してしまう。
内部のチップまたはワイヤ破壊を起こすことがある。ま
た、内部にハンダ付は部品を用いることや基板にスルー
ホールを設けることが難しい。なぜなら、スルーホール
を封じるために用いたハンダや部品取りつけ用に用いた
ハンダが封止時に長時間高温にさらされて、基板の電極
パターンを侵してしまうからである。このような点を避
け、更にシールの強化、ガス発生抑止のために封止樹脂
をハンダにした場合には短絡しないように第2図(C)
の8の部分を配線パターン−絶縁層−金属層と三層構造
にしなければならないが、これを行うと配線間のストレ
イキャパシティーが著しく増大してしまう。
発明が解決しようとする問題点
以上述べたように、半導体装置の進歩に応じてその実装
面での改善も重要な課題となっているが、封止技術とし
ても更に改良を加え、パッケージの高性能化、高信頼性
化を図る必要がある。しかしながら、上記のように従来
法では依然として不十分であり、改良の余地が十分に残
されている。
面での改善も重要な課題となっているが、封止技術とし
ても更に改良を加え、パッケージの高性能化、高信頼性
化を図る必要がある。しかしながら、上記のように従来
法では依然として不十分であり、改良の余地が十分に残
されている。
そこで、本発明の目的は第2図(a)に示したような樹
脂封止においてみられる低信頼度、低高周波特性を示さ
ず、しかも第2図(5)〜(d)に示した封止法の諸欠
点を有することのない、最近のニーズの諸要求特性にお
いて満足できる、実用性の高い新規な半導体装置の封止
方法を提供することにある。
脂封止においてみられる低信頼度、低高周波特性を示さ
ず、しかも第2図(5)〜(d)に示した封止法の諸欠
点を有することのない、最近のニーズの諸要求特性にお
いて満足できる、実用性の高い新規な半導体装置の封止
方法を提供することにある。
勿論上記方法により得られる高信頼度かつ高周波特性に
優れた半導体装置の封止体を提供することも本発明の目
的の一部を構成する。
優れた半導体装置の封止体を提供することも本発明の目
的の一部を構成する。
問題点を解決するだめの平成
本発明者は従来の半導体装置の封止技術における上記の
如き現状に鑑みて、特にハイブリッドICの信頼性の向
上を期待できる封止方法を開発すべく種々検討した結果
、基板またはリッド(もしくはキャップ)にスルーホー
ルを設け、該スルーホール内面をメタライズしておくこ
とが、上記本発明の目的を達成する上で極めて有利であ
ることを見出し、このような新規知見に基き本発明を完
成した。
如き現状に鑑みて、特にハイブリッドICの信頼性の向
上を期待できる封止方法を開発すべく種々検討した結果
、基板またはリッド(もしくはキャップ)にスルーホー
ルを設け、該スルーホール内面をメタライズしておくこ
とが、上記本発明の目的を達成する上で極めて有利であ
ることを見出し、このような新規知見に基き本発明を完
成した。
即ち、本発明の封止方法は基板上にダイレクトボンドし
たチップを封止するに際し、基板またはリッドに内面が
メタライドされたスルーホールを設け、該リッドを取付
けた後、該スルーホールを介してリッド内にガスを導入
し、次いで該スルーホールをハンダ付装置で封止する工
程を含むことを特徴とするものである。
たチップを封止するに際し、基板またはリッドに内面が
メタライドされたスルーホールを設け、該リッドを取付
けた後、該スルーホールを介してリッド内にガスを導入
し、次いで該スルーホールをハンダ付装置で封止する工
程を含むことを特徴とするものである。
本発明において、基板、リッド材料としては従来公知の
各種のもの例えばアルミナ、ベリリ・ヤなどのセラミッ
クスあるいは熱可塑性樹脂が使用でき、これにスルーホ
ールを形成するにはフォトエツチング法、機械的な研削
法、レーザ加工法等が利用できる。
各種のもの例えばアルミナ、ベリリ・ヤなどのセラミッ
クスあるいは熱可塑性樹脂が使用でき、これにスルーホ
ールを形成するにはフォトエツチング法、機械的な研削
法、レーザ加工法等が利用できる。
上記スルーホールの内面はメタライズし7ておき、所定
の処理の終了後密閉される。このメタライズ層の形成は
、A1、Au、 Ag、 Cuなどを各種メッキ法、例
えば電解メッキ、無電解メッキ法の他気相反応法、各種
真空蒸着法などで堆積することにより実施でき、特に付
き回り性良好な気相反応法、プラズマCVD法等の利用
が好ましい。このメタライズ層の厚さは特に制限はない
が、一般に1〜20μm程度であれば十分な効果を期待
できる。
の処理の終了後密閉される。このメタライズ層の形成は
、A1、Au、 Ag、 Cuなどを各種メッキ法、例
えば電解メッキ、無電解メッキ法の他気相反応法、各種
真空蒸着法などで堆積することにより実施でき、特に付
き回り性良好な気相反応法、プラズマCVD法等の利用
が好ましい。このメタライズ層の厚さは特に制限はない
が、一般に1〜20μm程度であれば十分な効果を期待
できる。
また、別の態様によれば、本発明の封止方法においては
、基板およびリッドの相互に接触する部分の夫々にメタ
ライズ層を、例えばフォトリソグラフィー法により設け
ておくことができ、これにより基板へのリッドの取付け
を容易にすることができる。
、基板およびリッドの相互に接触する部分の夫々にメタ
ライズ層を、例えばフォトリソグラフィー法により設け
ておくことができ、これにより基板へのリッドの取付け
を容易にすることができる。
立匝
半導体装置の実装化技術におけろ封止方法に関連して、
特にハイブリッドICなどに対して重要なことは信頼性
の向上と、高周波特性の改善にある。前者に関し、てい
えば、半導体装置の特性改善が図られても、実装の際に
新たな不良モードを生じるようなものでは高い信頼性を
確保することができず、例えば既に述べたような封止樹
脂の硬化の際の高温処理によって内部のチップ破壊など
の問題があり、改善する必要がある。
特にハイブリッドICなどに対して重要なことは信頼性
の向上と、高周波特性の改善にある。前者に関し、てい
えば、半導体装置の特性改善が図られても、実装の際に
新たな不良モードを生じるようなものでは高い信頼性を
確保することができず、例えば既に述べたような封止樹
脂の硬化の際の高温処理によって内部のチップ破壊など
の問題があり、改善する必要がある。
本発明の方法によれば添付第1図(a)にみられるよう
に、予め基板10にスルーホール12を設け、しかもそ
の内面にメタライズ層13を形成しておき、次いでIC
または単体チップ14、チ・ノブ部品15をハンダ16
などで実装する。更に、樹脂または接着剤、ハンダ等1
7を用いてリッド11を基板10に取付ける。尚、ハン
ダを用いてリッドを取付ける場合にはチップ部品15と
一緒に実装することも可能である。次に、スルーホール
12の孔からNz、Ar。
に、予め基板10にスルーホール12を設け、しかもそ
の内面にメタライズ層13を形成しておき、次いでIC
または単体チップ14、チ・ノブ部品15をハンダ16
などで実装する。更に、樹脂または接着剤、ハンダ等1
7を用いてリッド11を基板10に取付ける。尚、ハン
ダを用いてリッドを取付ける場合にはチップ部品15と
一緒に実装することも可能である。次に、スルーホール
12の孔からNz、Ar。
乾燥空気、還元性ガスやその他の不活性ガス等18をリ
ッド内部に導入して充満させ、このガス中でスルーホー
ル12の孔をハンダ19などで封止する。
ッド内部に導入して充満させ、このガス中でスルーホー
ル12の孔をハンダ19などで封止する。
第1図(b)を参照するとリッド11にスルーホール1
2が設けられた例が示されており、この場合には金属棒
20がスルーホール12を介して基板10にノ1ンダま
たは導電性樹脂21により固定されている(この金属棒
20は後に説明するように、例えばPIN−FD(PI
N型フォトダイオード)などのコネクタとの接続端子と
して機能する)。その他の点は第1図(a)と同様であ
り、同一番号を付して説明を省略する。
2が設けられた例が示されており、この場合には金属棒
20がスルーホール12を介して基板10にノ1ンダま
たは導電性樹脂21により固定されている(この金属棒
20は後に説明するように、例えばPIN−FD(PI
N型フォトダイオード)などのコネクタとの接続端子と
して機能する)。その他の点は第1図(a)と同様であ
り、同一番号を付して説明を省略する。
また第1図(C)は本発明のもう一つの態様を説明する
ものであり、基板10およびリッド11の相互に接触す
る部分に、夫々メタライズ層302.302を施した例
である。この場合にはリッド11の取付けをハンダ31
で行うことが有利である。
ものであり、基板10およびリッド11の相互に接触す
る部分に、夫々メタライズ層302.302を施した例
である。この場合にはリッド11の取付けをハンダ31
で行うことが有利である。
かくして、本発明の封止方法によれば、基板とリッドと
の接合のためにハンダが利用できるので、従来の封止方
法にみられたように封止樹脂の硬化のために、チップ等
を長時間高温度下におく必要がなく、従ってチップ破損
等の危険性なしにパフケージング操作を行うことができ
、得られる封止体の信頼性も大巾に改善される。更に、
基板またはリッドに設けたスルーホールによって配線を
行うことができ、そのために上述のような三層構造部分
8が形成されないので、配線間のストレイキャパシティ
ーが大巾に軽減でき、これはリッド側にスルーホールを
設けた場合には一層大きな効果を期待することができる
と共にストレイキャパシティーの大巾に増加させること
なくハンダなどによるシールが可能となる。
の接合のためにハンダが利用できるので、従来の封止方
法にみられたように封止樹脂の硬化のために、チップ等
を長時間高温度下におく必要がなく、従ってチップ破損
等の危険性なしにパフケージング操作を行うことができ
、得られる封止体の信頼性も大巾に改善される。更に、
基板またはリッドに設けたスルーホールによって配線を
行うことができ、そのために上述のような三層構造部分
8が形成されないので、配線間のストレイキャパシティ
ーが大巾に軽減でき、これはリッド側にスルーホールを
設けた場合には一層大きな効果を期待することができる
と共にストレイキャパシティーの大巾に増加させること
なくハンダなどによるシールが可能となる。
実施例
以下実施例により本発明の半導体装置の封止方法を更に
具体的に説明する。ただし、本発明の範囲は以下の実施
例により何等制限されない。
具体的に説明する。ただし、本発明の範囲は以下の実施
例により何等制限されない。
第3図に本発明の封止方法を光データリンクなどにおい
て有用な光受信モジュールに適用した例を示した。この
例において主構成は第1図(b)と同様である。スルー
ホールは第1図(b)におけるようにリッドに設けてお
り、そこには金属棒が挿入・固定されていて、これが光
電気変換器(PIN−PD)のコネクタ用の接続端子と
して機能し、該PIN−FDからの入力信号はリードビ
ンを介して回路に人力されるようになっている。
て有用な光受信モジュールに適用した例を示した。この
例において主構成は第1図(b)と同様である。スルー
ホールは第1図(b)におけるようにリッドに設けてお
り、そこには金属棒が挿入・固定されていて、これが光
電気変換器(PIN−PD)のコネクタ用の接続端子と
して機能し、該PIN−FDからの入力信号はリードビ
ンを介して回路に人力されるようになっている。
まず、A1□03製リッド11にスルーホール12を形
成し、AIのメタライズ層を蒸着法により堆積し、次い
でパッケージ本体40(セラミック)上にICチップ1
4を実装し、該スルーホール12を介して金属棒20を
ハンダにより本体40に固定し、次いでリッド11をエ
ポキシ樹脂によって本体に接着固定する。一方、本体4
0の側部に気密状に取付けられたPIN−PD41のリ
ードピン42と金属棒20とを同様にハンダにより溶接
接続し、パッケージ蓋部43を取付けて光受信モジュー
ルが完成される。尚、参照番号44はピンを表す。
成し、AIのメタライズ層を蒸着法により堆積し、次い
でパッケージ本体40(セラミック)上にICチップ1
4を実装し、該スルーホール12を介して金属棒20を
ハンダにより本体40に固定し、次いでリッド11をエ
ポキシ樹脂によって本体に接着固定する。一方、本体4
0の側部に気密状に取付けられたPIN−PD41のリ
ードピン42と金属棒20とを同様にハンダにより溶接
接続し、パッケージ蓋部43を取付けて光受信モジュー
ルが完成される。尚、参照番号44はピンを表す。
光受信モジュールにおいてはり−ドピン42のストレイ
キャパシティーによりその性能が大きく左右されるが、
上記のように本発明の封止方法を採用することにより、
ストレイキャパシティーは著しく小さくなることがわか
った。
キャパシティーによりその性能が大きく左右されるが、
上記のように本発明の封止方法を採用することにより、
ストレイキャパシティーは著しく小さくなることがわか
った。
発明の効果
以上詳しく説明したように、本発明の半導体装置の封止
方法によれば、まず第1にハンダにょろりラドの基板へ
の取付けが可能であることから、封止のために、長時間
高温に曝す必要がないので、チップ破壊などの心配がな
く、また内部にハンダ付は部品を用いたり、基板にスル
ーホールを設けたすすることができる。
方法によれば、まず第1にハンダにょろりラドの基板へ
の取付けが可能であることから、封止のために、長時間
高温に曝す必要がないので、チップ破壊などの心配がな
く、また内部にハンダ付は部品を用いたり、基板にスル
ーホールを設けたすすることができる。
更に、スルーホールを介して配線可能であり、従来みら
れた三層構造が存在しないので、配線間のストレイキャ
パシティーを軽減でき、これは特にリッド側にスルーホ
ールを設けた場合に大きな効果が期待できる。また、ス
トレイキャパシティーの大巾な堆加をもたらすことなし
にハンダ付装置によりシールすることができる。
れた三層構造が存在しないので、配線間のストレイキャ
パシティーを軽減でき、これは特にリッド側にスルーホ
ールを設けた場合に大きな効果が期待できる。また、ス
トレイキャパシティーの大巾な堆加をもたらすことなし
にハンダ付装置によりシールすることができる。
また、封止のための長時間に亘る加熱操作を必要としな
いので、実装時間を大巾に短縮できるので各種半導体装
置、これを利用する機器の組立て時間を著しく短縮でき
、極めて経済的である。
いので、実装時間を大巾に短縮できるので各種半導体装
置、これを利用する機器の組立て時間を著しく短縮でき
、極めて経済的である。
か(して、本発明の封止方法はICまたは単体チップを
ダイレクトマウントした基板の封止に有利に適用できる
。
ダイレクトマウントした基板の封止に有利に適用できる
。
第1図(a)〜(C)は夫々本発明の異る3つの態様を
模式的に示した図であり、 第2図(a)およびら)〜(d)は夫々2つの異る従来
の半導体装置の封止方法を説明するための模式的な図で
あり、 第3図は本発明の封止方法を光データリンクなどにおい
て有用な光受信モジュールに適用した例を説明するだめ
の模式的な図である。 (主な参照番号) 1.10・・基板、 2.14・・チップ、3・
・ワイヤ、 4・・樹脂、5・ ・配線パター
ン、6.11 ・・リッド、7・・封止樹脂、
8・・三層部分、12・・スルーホール、 13.30..302・・メタライズ層、15・・チッ
プ部品、 16. 19.31・・ハンダ、17・・
封止樹脂またはハンダ、 18・・ガス、 20・・金属棒、40・・パ
ッケージ本体、41・・PIN−PD。 42・・リードピン、43・・パッケージ蓋部、44・
・ビン
模式的に示した図であり、 第2図(a)およびら)〜(d)は夫々2つの異る従来
の半導体装置の封止方法を説明するための模式的な図で
あり、 第3図は本発明の封止方法を光データリンクなどにおい
て有用な光受信モジュールに適用した例を説明するだめ
の模式的な図である。 (主な参照番号) 1.10・・基板、 2.14・・チップ、3・
・ワイヤ、 4・・樹脂、5・ ・配線パター
ン、6.11 ・・リッド、7・・封止樹脂、
8・・三層部分、12・・スルーホール、 13.30..302・・メタライズ層、15・・チッ
プ部品、 16. 19.31・・ハンダ、17・・
封止樹脂またはハンダ、 18・・ガス、 20・・金属棒、40・・パ
ッケージ本体、41・・PIN−PD。 42・・リードピン、43・・パッケージ蓋部、44・
・ビン
Claims (3)
- (1) 基板上にダイレクトボンドしたチップの封止方
法であって、 該基板またはリッドにスルーホールを設け、該スルーホ
ール内面をメタライズ処理しておき、リッドの基板上へ
の取付け後、該スルーホールを介して該リッド内にガス
を導入し、次いで該スルーホールをハンダ付装置で密閉
することを特徴とする上記半導体装置の封止方法。 - (2) 上記リッドおよび基板の相互に接触する部分に
、夫々メタライズ層を設けることを特徴とする特許請求
の範囲第1項記載の封止方法。 - (3) 上記ガスがN_2、乾燥空気、不活性ガスまた
は還元性ガスであることを特徴とする特許請求の範囲第
1項または第2項記載の封止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21375985A JPS6273731A (ja) | 1985-09-27 | 1985-09-27 | 半導体装置の封止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21375985A JPS6273731A (ja) | 1985-09-27 | 1985-09-27 | 半導体装置の封止方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6273731A true JPS6273731A (ja) | 1987-04-04 |
Family
ID=16644555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21375985A Pending JPS6273731A (ja) | 1985-09-27 | 1985-09-27 | 半導体装置の封止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6273731A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01130547U (ja) * | 1988-02-29 | 1989-09-05 | ||
| JP2002222831A (ja) * | 2001-01-29 | 2002-08-09 | Dow Corning Toray Silicone Co Ltd | フリップチップ型半導体素子 |
-
1985
- 1985-09-27 JP JP21375985A patent/JPS6273731A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01130547U (ja) * | 1988-02-29 | 1989-09-05 | ||
| JP2002222831A (ja) * | 2001-01-29 | 2002-08-09 | Dow Corning Toray Silicone Co Ltd | フリップチップ型半導体素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100268205B1 (ko) | 칩캐리어모듈및그의제조방법 | |
| US5990546A (en) | Chip scale package type of semiconductor device | |
| KR100343386B1 (ko) | 열전달 효율이 향상된 열전 모듈 및 그 제조 방법 | |
| EP0421005B1 (en) | Process of assembling an electronic package | |
| US5433822A (en) | Method of manufacturing semiconductor device with copper core bumps | |
| US3325882A (en) | Method for forming electrical connections to a solid state device including electrical packaging arrangement therefor | |
| US7098580B2 (en) | Piezoelectric oscillator | |
| JPS63503261A (ja) | チップ・キャリア及びその製造方法 | |
| JPH03225854A (ja) | 半導体デバイス及びその製造方法 | |
| CA2310765C (en) | Stress relaxation type electronic component, a stress relaxation type circuit board, and a stress relaxation type electronic component mounted member | |
| US3303265A (en) | Miniature semiconductor enclosure | |
| JPS6273731A (ja) | 半導体装置の封止方法 | |
| US3428866A (en) | Solid state device including electrical packaging arrangement with improved electrical connections | |
| CN114664668A (zh) | 一种SiP模块结构的加工工艺及SiP模块结构 | |
| JP2002134659A (ja) | 電子素子用基板とその製造方法並びに電子素子とその製造方法 | |
| JP2676107B2 (ja) | 電子部品搭載用基板 | |
| KR100192845B1 (ko) | 기판상에 전극 패턴을 형성하는 방법과 그를 이용한 모듈 패키지 | |
| JPH04144162A (ja) | 半導体装置 | |
| JPS59201452A (ja) | 高密度テ−プボンデイング用デバイス封止 | |
| JPS5851424B2 (ja) | 半導体装置 | |
| JP3932064B2 (ja) | 表面実装型水晶振動子の製造方法 | |
| JPH0756886B2 (ja) | 半導体パッケージの製造方法 | |
| JP3391118B2 (ja) | 表面実装型圧電発振器の製造方法 | |
| JPH05211246A (ja) | リードレスチップキャリア型半導体装置 | |
| JP3174975B2 (ja) | 電子部品搭載装置 |