JPS6273780A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6273780A JPS6273780A JP21531085A JP21531085A JPS6273780A JP S6273780 A JPS6273780 A JP S6273780A JP 21531085 A JP21531085 A JP 21531085A JP 21531085 A JP21531085 A JP 21531085A JP S6273780 A JPS6273780 A JP S6273780A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- region
- conductivity type
- buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 238000009792 diffusion process Methods 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052710 silicon Inorganic materials 0.000 abstract description 11
- 239000010703 silicon Substances 0.000 abstract description 11
- 239000012212 insulator Substances 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000003967 crop rotation Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に半導体集積回路におけ
るツェナーダイオードの構造に関する。
るツェナーダイオードの構造に関する。
従来の半導体集積回路におけ石ツェナーダイオードの構
造としては、絶縁ツェナーダイオード、ＥＢツェナーダ
イオード、サブサーフェイスツェナーダイオードがある
。これら３種のツェナーダイオードは各々ツェナー１圧
値、ノイズレベル、動作抵抗において各特徴をもち、半
導体集積回路の使用目的により選択され多用されている
。
造としては、絶縁ツェナーダイオード、ＥＢツェナーダ
イオード、サブサーフェイスツェナーダイオードがある
。これら３種のツェナーダイオードは各々ツェナー１圧
値、ノイズレベル、動作抵抗において各特徴をもち、半
導体集積回路の使用目的により選択され多用されている
。
し発明が解決しようとする問題点］
上述した各種のツェナーダイオードの特徴金運べる。絶
縁ツェナーダイオードはひろく一般的に使われているも
ので、第３［ＷＩＣ絶縁ツェナーダイオードの傳造會示
す。例えばＰ型シリコン基根１にＮ型エビタキ／ヤル層
２を成長させ、エピタキシャル層表面よシシリコン基板
と同一導電型のＰ型不純物全拡散し深いＰ型不純物拡散
領域３を形成する。この不純物拡散領域３をツェナーダ
イオードのアノード領域又、トランジスタ等の絶縁領域
７として用いる。次１７ＣＮ型の高濃度不純物拡散領域
４’ｋＰ型不純物拡散領域３の表面に形成し、ＰＮｍ合
５を得る。そしてこれをツェナーダイオードとして用い
る。絶縁ツェナーダイオードはこのようにエピタキシャ
ル表面より不純物の拡散音する定めへ型、Ｐ型の不純物
拡散領域のプロファイルにおいて常ＩＣ表面濃度がバル
ク内より高＜ＰＮ接合５の降伏現象？起すところはＰＮ
接合の表面である。Ｏれはエピタキシャル表面での界面
準位の影響によりツェナーノイズが大となってし壕う欠
点がある。
縁ツェナーダイオードはひろく一般的に使われているも
ので、第３［ＷＩＣ絶縁ツェナーダイオードの傳造會示
す。例えばＰ型シリコン基根１にＮ型エビタキ／ヤル層
２を成長させ、エピタキシャル層表面よシシリコン基板
と同一導電型のＰ型不純物全拡散し深いＰ型不純物拡散
領域３を形成する。この不純物拡散領域３をツェナーダ
イオードのアノード領域又、トランジスタ等の絶縁領域
７として用いる。次１７ＣＮ型の高濃度不純物拡散領域
４’ｋＰ型不純物拡散領域３の表面に形成し、ＰＮｍ合
５を得る。そしてこれをツェナーダイオードとして用い
る。絶縁ツェナーダイオードはこのようにエピタキシャ
ル表面より不純物の拡散音する定めへ型、Ｐ型の不純物
拡散領域のプロファイルにおいて常ＩＣ表面濃度がバル
ク内より高＜ＰＮ接合５の降伏現象？起すところはＰＮ
接合の表面である。Ｏれはエピタキシャル表面での界面
準位の影響によりツェナーノイズが大となってし壕う欠
点がある。
板と同−導電型のＰ型埋込層６を形成ζせたのちｉｃＮ
型エビタΦ７ヤル層２を成長させエピタキシャル表面よ
シシリコン基板と同一導電型のＰ型子続物拡散領域３ｔ
ツェナーダイオード形成用とアノード電極引出し用とし
て形成する。又、同工程でトランジスタ等の絶縁領域７
を形成する。その後Ｎ型の高濃度不純物拡散領域４全形
放しＰＮ接よればＰＮ接合は表面よυ中に形成され表面
準位の影響を受けないためツェナーノイズは１ケタ低減
される。しかしながらアノードの電極はＰ型埋込層より
引出される之めシリーズ抵抗が大となり、動作抵抗大と
なる欠点がある、 又、ＥＢツェナーダイオード４ＮＰＮのエミッタベース
を用いる定め絶縁ツェナーダイオードと同様の間呟が生
じる。
型エビタΦ７ヤル層２を成長させエピタキシャル表面よ
シシリコン基板と同一導電型のＰ型子続物拡散領域３ｔ
ツェナーダイオード形成用とアノード電極引出し用とし
て形成する。又、同工程でトランジスタ等の絶縁領域７
を形成する。その後Ｎ型の高濃度不純物拡散領域４全形
放しＰＮ接よればＰＮ接合は表面よυ中に形成され表面
準位の影響を受けないためツェナーノイズは１ケタ低減
される。しかしながらアノードの電極はＰ型埋込層より
引出される之めシリーズ抵抗が大となり、動作抵抗大と
なる欠点がある、 又、ＥＢツェナーダイオード４ＮＰＮのエミッタベース
を用いる定め絶縁ツェナーダイオードと同様の間呟が生
じる。
本発明は上述の従来の半導体集積回路におけるツェナー
ダイオードの欠点全除去し、ツェナーノイズが低く１か
つ動作抵抗の小さいツェナーダイオード金提供でき、そ
れにより半導体集積回路の設計においては各種ツェナー
ダイオードの使いわけ？することなく統一でき設計工数
？低減できる半導体装置全提供すること？目的とする。
ダイオードの欠点全除去し、ツェナーノイズが低く１か
つ動作抵抗の小さいツェナーダイオード金提供でき、そ
れにより半導体集積回路の設計においては各種ツェナー
ダイオードの使いわけ？することなく統一でき設計工数
？低減できる半導体装置全提供すること？目的とする。
本発明の半導体装置は、その表面ＶＣ基板と同−導′Ｍ
型でより高濃度の埋込層全有する半導体基板と、該半導
体基板上に形成されｆＣ，第２導Ｔ型のエピタキシャル
層と、前記半導体基板に形成された埋込層の熱処理によ
るせり上りを前記エピタキシャル層表面に到達させるこ
とにより形成された第１導富型の埋込領域と、該埋込領
域と前記エピタキシャル層により形成された接合部の表
面金少なくとも一部覆うように前記第１導電型の埋込領
域と第２１雷型のエピタキシャル層の表面４ｆｆＭに形
成された第２導電型の高濃度不純物拡散領域と金含んで
虜成される。
型でより高濃度の埋込層全有する半導体基板と、該半導
体基板上に形成されｆＣ，第２導Ｔ型のエピタキシャル
層と、前記半導体基板に形成された埋込層の熱処理によ
るせり上りを前記エピタキシャル層表面に到達させるこ
とにより形成された第１導富型の埋込領域と、該埋込領
域と前記エピタキシャル層により形成された接合部の表
面金少なくとも一部覆うように前記第１導電型の埋込領
域と第２１雷型のエピタキシャル層の表面４ｆｆＭに形
成された第２導電型の高濃度不純物拡散領域と金含んで
虜成される。
なお、少なくとも第１導１「型の埋込領域金倉む領域ｌ
Ｋ−第２導電型の高濃度不純物拡散領域の近傍に第１導
電型の不純物拡散領域金膜はアノードＴ極金とり出すこ
とによりより輪作抵抗を小さくすることができる。
Ｋ−第２導電型の高濃度不純物拡散領域の近傍に第１導
電型の不純物拡散領域金膜はアノードＴ極金とり出すこ
とによりより輪作抵抗を小さくすることができる。
次に、本発明について図面を参照して説明する。
築１図は本発明の一実施例の縦断面図である。まず、本
実施例は次の工程で製作することができる。
実施例は次の工程で製作することができる。
第１陶に示すよりに、Ｐ型シリコン基板１に基板と同一
導電型のＰ型埋込層６全形成した後、Ｎ型のエピタキシ
ャル層２を成長させる。その後１２００〜１２３０℃の
酸素雰囲気中でＰ型埋込層がエピタキシャル層２０表面
にまでせυ上る時間の熱処理全施しＰ型埋込領域６全形
成する。この熱処理はトランジスタ等を絶縁するための
Ｐ型絶縁分離拡散層７の形成と同一工程で行つ。
導電型のＰ型埋込層６全形成した後、Ｎ型のエピタキシ
ャル層２を成長させる。その後１２００〜１２３０℃の
酸素雰囲気中でＰ型埋込層がエピタキシャル層２０表面
にまでせυ上る時間の熱処理全施しＰ型埋込領域６全形
成する。この熱処理はトランジスタ等を絶縁するための
Ｐ型絶縁分離拡散層７の形成と同一工程で行つ。
そのｆｆｌ、ＮＰＮトランジスタのベースを形成する工
程と同一工程でＰ型不純物拡散領域８を形成する。次に
、ＮＰＮトランジスタのエミッタ全形成する工程と同一
工程でへ型の不純物全拡散し高濃度を有するＮ型不純物
拡散領域４を形成し、ＰＮ接合５？得て、この接合をツ
ェナーダイオードとして用いる。
程と同一工程でＰ型不純物拡散領域８を形成する。次に
、ＮＰＮトランジスタのエミッタ全形成する工程と同一
工程でへ型の不純物全拡散し高濃度を有するＮ型不純物
拡散領域４を形成し、ＰＮ接合５？得て、この接合をツ
ェナーダイオードとして用いる。
以上の製造工程により本実施例は、その表面に基板と同
一２Ｊｊｉｒ型でより高濃度の埋込層６を有する半導体
基板１と、該半導体基板１上に形成され次第２導電型の
エピタキシャル層２と、前記半導体基板１に形成され之
埋込層の熱処理によるせり上り全前記エビタキンヤル層
２０表面に刺違させることにエリ形成され７を第１導電
型の埋込領域６と、該埋込領域６と前記エピタキシャル
層２ｖｃより形成された接合部の表面を少なくとも一部
覆りように前記第１導富型の埋込領域６と第２導Ｎ型の
エピタキシャル層２の表面領域に形成された第２導慮型
の高濃度不純物拡散領域４とを含んで構成されている。
一２Ｊｊｉｒ型でより高濃度の埋込層６を有する半導体
基板１と、該半導体基板１上に形成され次第２導電型の
エピタキシャル層２と、前記半導体基板１に形成され之
埋込層の熱処理によるせり上り全前記エビタキンヤル層
２０表面に刺違させることにエリ形成され７を第１導電
型の埋込領域６と、該埋込領域６と前記エピタキシャル
層２ｖｃより形成された接合部の表面を少なくとも一部
覆りように前記第１導富型の埋込領域６と第２導Ｎ型の
エピタキシャル層２の表面領域に形成された第２導慮型
の高濃度不純物拡散領域４とを含んで構成されている。
上記′実施例におけるＰＮ接合のＰ型の不純物濃度は埋
込層のせり上りとなっているため、エピタキシャル表面
にいくに従い低下している。また、Ｎ型の高濃度不純物
拡散領域はＮＰＮトランジスタのエミッタと同時形成さ
れているためエピタキシャル表面よりｌ／４ｍ 程度
の深さであり不純物濃度プロファイルはかなり急山交と
なっている。このためＰＮ接合の降伏Ｗ、 ＦＥはＰ型
の不純物濃度Ｖこ依存し、かつＰ型不純物濃度の高いと
ころで決定されるｔめ降伏現象？起すところは図中の５
３のＰＮ接合部となりエピタキシャル表面ではない。
込層のせり上りとなっているため、エピタキシャル表面
にいくに従い低下している。また、Ｎ型の高濃度不純物
拡散領域はＮＰＮトランジスタのエミッタと同時形成さ
れているためエピタキシャル表面よりｌ／４ｍ 程度
の深さであり不純物濃度プロファイルはかなり急山交と
なっている。このためＰＮ接合の降伏Ｗ、 ＦＥはＰ型
の不純物濃度Ｖこ依存し、かつＰ型不純物濃度の高いと
ころで決定されるｔめ降伏現象？起すところは図中の５
３のＰＮ接合部となりエピタキシャル表面ではない。
従ってツェナーノイズ全低減することができる宿造とな
る。
る。
次ｉｃ、ＰＮ接合近傍にＮＰＮのベースと同時に形成さ
せた８からアノード？極？とりだす定め公知のサブサー
フェイスの様な動作抵抗が太きくなることもない、 第２図は本発明の他の実施ｆｌ、ｌの断面図である、筆
２図においてはＰ型埋込層６を形成する以前に同一箇所
Ｉ′ＣＰ型シリコン基板１１Ｃ基板と異なるＮ型埋込層
９金形取した後前記駆１の実施例と同様の工程を経るこ
とで前記目的を連取させ、かつＰ型シリコン基板より電
気的に分離されｔツェナーダイオード金容易に得ること
ができる。
せた８からアノード？極？とりだす定め公知のサブサー
フェイスの様な動作抵抗が太きくなることもない、 第２図は本発明の他の実施ｆｌ、ｌの断面図である、筆
２図においてはＰ型埋込層６を形成する以前に同一箇所
Ｉ′ＣＰ型シリコン基板１１Ｃ基板と異なるＮ型埋込層
９金形取した後前記駆１の実施例と同様の工程を経るこ
とで前記目的を連取させ、かつＰ型シリコン基板より電
気的に分離されｔツェナーダイオード金容易に得ること
ができる。
なお、上記実施例ではＰ型シリコン基板？例にして説明
したが、Ｐ型シリコン基板にかえてへ型シリコン基板？
使用して作製しても同様の効果？得ることができる。
したが、Ｐ型シリコン基板にかえてへ型シリコン基板？
使用して作製しても同様の効果？得ることができる。
以上説明し友ように本発明によればツェナーノイズが低
くがつ動作抵抗の小さいツェナーダイオード全提供でき
半導体集積回路にて今まで使いわけされていた各種ツェ
ナーダイオード全採用の検討せず本ツェナーダイオード
に統一でき設計工数低減のメリットになる。
くがつ動作抵抗の小さいツェナーダイオード全提供でき
半導体集積回路にて今まで使いわけされていた各種ツェ
ナーダイオード全採用の検討せず本ツェナーダイオード
に統一でき設計工数低減のメリットになる。
算１図は本発明の一実施例の縦断面図、第２図は本発明
の他の実施例の縦断面図、第３図は従来のＡ’！！！縁
ツェナーダイオードの縦断面図、第４囚は従来のサブサ
ーフェイスツェナーダイオードの縦断面図である。 １・・・・・・半導体基板、２・・・・・・エピタキシ
ャル）１１＃、３ ・・・Ｐ型不純物拡散領域、４・・
・・・・Ｎ型不純物拡散領域、５・・・・・・ツェナー
ダイオードのＰＮｉ合、５ａ・・・・・・降伏現象金示
すＰＮ妥合耶、６・・・・・・Ｐ型埋込領域、７・・・
・・・絶縁分離拡散領域、８・・・・・・Ｐ型不純物拡
散領域、９・・・・・・へ型埋込領域。 Ｎ？埋め皮へ 第 ２ 図 率３ 図 卒４図
の他の実施例の縦断面図、第３図は従来のＡ’！！！縁
ツェナーダイオードの縦断面図、第４囚は従来のサブサ
ーフェイスツェナーダイオードの縦断面図である。 １・・・・・・半導体基板、２・・・・・・エピタキシ
ャル）１１＃、３ ・・・Ｐ型不純物拡散領域、４・・
・・・・Ｎ型不純物拡散領域、５・・・・・・ツェナー
ダイオードのＰＮｉ合、５ａ・・・・・・降伏現象金示
すＰＮ妥合耶、６・・・・・・Ｐ型埋込領域、７・・・
・・・絶縁分離拡散領域、８・・・・・・Ｐ型不純物拡
散領域、９・・・・・・へ型埋込領域。 Ｎ？埋め皮へ 第 ２ 図 率３ 図 卒４図
Claims (2)
- （１）その表面に基板と同一導電型でより高濃度の埋込
層を有する半導体基板と、該半導体基板上に形成された
第２導電型のエピタキシャル層と、前記半導体基板に形
成された埋込層の熱処理によるせり上りを前記エピタキ
シャル層表面に到達させることにより形成された第１導
電型の埋込領域と、該埋込領域と前記エピタキシャル層
により形成された接合部の表面を少なくとも一部覆うよ
うに前記第１導電型の埋込領域と第２導電型のエピタキ
シャル層の表面領域に形成された第２導電型の高濃度不
純物拡散領域とを含むことを特徴とする半導体装置。 - （２）少なくとも第１導電型の埋込領域を含む領域で第
２導電型の高濃度不純物拡散領域の近傍に第１導電型の
不純物拡散領域が設けられた特許請求の範囲第（１）項
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21531085A JPS6273780A (ja) | 1985-09-27 | 1985-09-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21531085A JPS6273780A (ja) | 1985-09-27 | 1985-09-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6273780A true JPS6273780A (ja) | 1987-04-04 |
Family
ID=16670200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21531085A Pending JPS6273780A (ja) | 1985-09-27 | 1985-09-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6273780A (ja) |
-
1985
- 1985-09-27 JP JP21531085A patent/JPS6273780A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0093304A1 (en) | Semiconductor IC and method of making the same | |
| JP2005509273A5 (ja) | ||
| US4652895A (en) | Zener structures with connections to buried layer | |
| US4323913A (en) | Integrated semiconductor circuit arrangement | |
| US5569612A (en) | Process for manufacturing a bipolar power transistor having a high breakdown voltage | |
| KR940008566B1 (ko) | 반도체장치의 제조방법 | |
| JPS6273780A (ja) | 半導体装置 | |
| JPH10335630A (ja) | 半導体装置及びその製造方法 | |
| JP2518372B2 (ja) | 半導体装置 | |
| JPS6155775B2 (ja) | ||
| JPH10189755A (ja) | 半導体装置及びその製造方法 | |
| JP2604793B2 (ja) | 半導体装置 | |
| JP3068510B2 (ja) | 半導体装置 | |
| JPH05121746A (ja) | 絶縁ゲート形電界効果トランジスタ | |
| JP4681090B2 (ja) | 半導体装置の製造方法 | |
| JP2638431B2 (ja) | バイポーラトランジスタ | |
| JP2845469B2 (ja) | 半導体装置 | |
| JP3241000B2 (ja) | 半導体装置 | |
| JPH0420258B2 (ja) | ||
| JPS6211511B2 (ja) | ||
| JPH07130863A (ja) | トランジスタ装置 | |
| JPH0235470B2 (ja) | ||
| JPS6118867B2 (ja) | ||
| JPH0263156A (ja) | 半導体集積回路装置 | |
| JPS5932899B2 (ja) | 半導体装置 |