JPS6275977A

JPS6275977A - デイジタル・オ−デイオ・デイスク再生装置

Info

Publication number: JPS6275977A
Application number: JP21586685A
Authority: JP
Inventors: Yoshiaki Tanaka; 美昭田中
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1985-09-28
Filing date: 1985-09-28
Publication date: 1987-04-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明はディジタル・オーディオ・ディスク再生装置に
係り、特にプログラマブル・ディジタルフィルタにより
再生ディジタル音声信号に所要のディエンファシス特性
、ノンディエンファシス特性、又は任意のイコライザ特
性を切換えて付与するディジタル・オーディオ・ディス
ク再生装置に藺する。

従来の技術従来のディジタル・オーディオ・ディスク再生１１１（
Ｄ−ｍｋ−ｚ＆゛Ｔ１ｆｌＪｔ６°ｙ’　＃　’）９　
／Ｌ／　°ｔ　−１デイオ・ディスクとしてはコンパク
トディスク（ＣＤ）が知られている。第１５図は従来の
コンバクトディスク再生ＩＩＦの一例のブロック系統図
を示す。このコンパクトディスク再生装置には、左チャ
ンネル（以下、Ｕｌ−チャンネル」というものとする）
、右チャンネル（以下、「Ｒチャンネル」というものと
する）の２チヤンネルの音声信号を標本化周波数（サン
プリング周波数）４４．１ｋＨｚで別々にパルス符号変
調（ＰＣＭ変調）して得た例えば１標本点当りの量子化
ビット数１６ビツトのディジタルデータと、制御信号、
誤り訂正符号及び同期信号等で構成された１ブロツク（
１フレーム）の信号が１フレ一ム単位毎に時系列的に合
成された後、ＥＦＭ変調（Ｅｉｇｈｔ　ｔ。

Ｆｏｕｒｔｅｅｎ　Ｍｏｄｕｌａｔｉｏｎ）されて記録
されている。

また、上記ディジタルデータはそのデータ配列順序を並
びかえるインタリーブ及びスクランブルが行なわれる。

ここで、コンパクトディスク（ＣＤ）から再生された音
声信号のＳ／Ｎ改善のために、記録時には高域周波数を
強調するプリエンファシスを音声信号に対して行ない、
再生時にはプリエンファシス特性と相補的なディエンフ
ァシス特性が再生音声信号に付与される。しかし、ディ
エンファシス回路に用いられているのはアナログフィル
タであって、再生音声信号の位相特性に影響を与え、例
えば音の定位がふらつく、音質が劣化するなどの問題点
がある。このため、従来から、特にダイブミックレンジ
が広い音声信号（例えば、クラシック音楽など）に対し
ては記録時にプリエンファシスを行ない、再生時にはデ
ィエンファシスを行なうが、あまりダイナミックレンジ
を必要としない音声信号（例えばポピユラー音楽など）
に対しては上記のプリエンファシスは行なわれず、従っ
てディエンファシスも行なわない。このため、再生する
コンパクトディスクの記録音声信号のプリエンファシス
の有無に応じて記録信号の各フレーム中の制御信号の１
ビツトに、ディエンファシス切換有無コードが設けられ
ており、再生装置はこの１ビツトからディエンファシス
特性を付与するかしないかの切換えを行なっている。

さて、第１５図において、ディスクのトレースを行なう
プレーヤ部１より取り出されたディジタル音声信号は信
号処理部２へ供給される。信号処理部２は、このディジ
タル音声信号を復調した後、所定の順序に並びかえるデ
ィンタリーブ及びデスクランブルを行ない、また誤りデ
ータの検出及び訂正を行なう等して得た、Ｌ、Ｒ各チャ
ンネルのディジタルデータを交互に所定のサンプリング
周期でＤ／Ａ変換器３．４へ出力する。

Ｄ／Ａ変換器３．４は夫々信号処理部２から供給される
信号により入力ディジタルデータをＬチャンネルデータ
及びＲチャンネルデータに分離し、かつアナログ信号に
変換してディエンファシス回路５，６へ出力する。

ディエン７１９２回路５，６には信号処理部２より前記
した各フレーム中の所定の１ビツトに基づくディエンフ
ァシス切換信号が供給されており、この切換信号が例え
ばハイレベルのときは入力アナログ音声信号に上記プリ
エンファシスとは逆の特性を付与するディエンファシス
が行なわれ、一方ローレベルのときはディエンファシス
が行なわれない。

ディエンファシス回路５，６より夫々出力されるり、Ｒ
計２チャンネルのアナログ音声信号は可聴周波数帯域成
分の信号をＰ波するための低域フィルタ（ＬＰＦ）７．
８を介して出力端子９゜１０へ夫々出力される。

発明が解決しようとする問題点上記の従来の再生装置は、信号処理部２から出力される
２チヤンネルのディジタルデータを直接Ｄ／Ａ変換器３
，４に供給し、アナログ信号に変換して、その出力をデ
ィエンファシス回路５．６に送る構成とされている。し
かるに、このディエン７１９２回路５．６は所謂アナロ
グフィルタであるため、ディエンファシス特性を付与す
る再生音声信号に対しては、アナログフィルタ特有の位
相歪などによる音質の劣化を招き、また、ディジタル信
号によるスプリアス雑音が飛来することにより、Ｓ／Ｎ
が例えば１０ｄＢ劣化し、さらにはコンデンサ及び抵抗
等のアナログ素子の数値偏差（バラツキ）によるディエ
ンファシス特性の不正確さを回避できないと共に、ディ
エンファシス特性を付与する場合から付与しない場合、
あるいはその逆の場合、ディエンファシス切換えの追従
性が悪く、よって曲中ではディエンファシスの切換えが
できない等の問題点があった。

また、リスニングノイズを低減する等の目的で聴取者の
好みに応じた任意のイコライザ特性を上記従来の再生装
置からの再生信号に付与するためには、第１５図図ボブ
ロック系統中の各装置の他にイコライザ（等価器１図示
せず。）を別途段けねばならないという問題点もあった
。

そこで、本発明は、上記信号処理部とＤ／Ａ変換器との
間に上記ディエンファシス回路及びイコライザを共用で
きる高速演輝プロセツザであるディジタル・シグナル・
プロセッサ（ＤＳＰ）によるディジタルフィルタ装置を
挿入接続することにより、上記問題点を解決したディジ
タル・オーディオ・ディスク再生装置を提供することを
目的とする。

問題点を解決するだめの手段本発明になるディジタル・オーディオ・ディスク再生装
置は、回転記録円盤を再生して得たディジタル音声信号
及びディエンファシス切換信号を所定のサンプリング周
波数で出力する信号処理部と、任意のイコライザ特性を
指定する振幅データ又はフィルタ係数を発生出力する操
作部と、少なくとも信号処理部よりのディジタル音声信
号及びディエンファシス切換信号が供給されてディジタ
ル音声信号に対して所定のディエンファシス特性とノン
ディエンファシス特性のいずれか一方を付与し、かつ、
操作部より振幅データ又はフィルタ係数入力時にはその
イコライザ特性も同時に合成した特性を付与するディジ
タルフィルタ装置と、ディジタルフィルタ装置より出力
される演算結果データをアナログ音声信号に変換するＤ
／Ａ変換器とより構成される。

作用上記ディジタルフィルタ装置は、サンプリング周期毎に
上記信号処理部より供給されるディジタル音声信号を取
り込み、まず最初に上記操作手段より供給される振幅デ
ータ又はフィルタ係数等に基づいた演算処理を行ない、
このｆイジタル音声信号に任意のイコライザ特性を付与
する。その後、ディジタルフィルタ装置は、上記信号処
理部より供給されるディエンファシス切換信号に応じた
所定の演算処理を行ない、上記のイコライザ特性が付与
されたディジタル音声信号に所定のディエンファシス特
性又はノンディエンファシス特性を付与する。上記ディ
ジタルフィルタ装置より出力される演算結果ｆ−夕は上
記Ｄ／Ａ変換器にてアナログ音声信号に変換され、出力
される。

実施例第１図は本発明になるディジタル・オーディオ・ディス
ク再生装置の第１実施例のブロック系統図を示す。同図
中、第１５図と同一構成部分には同一の符号を付しその
説明を適宜省略する。ここで、本実施例装置は信号処理
部１１とＤ／Ａ変換器１８との間に、前記ディジタルフ
ィルタ装置を構成するディジタル・シグナル・プロセッ
サ（ＤＳＰ）１２Ｌ、１２Ｒ１割り込み回路１３Ｌ。

１３Ｒ１発振器１４、入力インタフェース回路１５Ｌ、
１５Ｒ，出力メモリ１６Ｌ、１６Ｒ，及び操作部１７を
挿入接続したことに特徴を有するものである。本実施例
は、信号処理部１１より出力されるり、Ｒ計２チャンネ
ルのパラレルのディジタル音声信号に別々に専用のＤＳ
Ｐ１２Ｌ。

１゜Ｒ！（［１ｔｙｒ＊＠ｉｉ。’ｒｊ　ｉｋ　＠　Ｗ
’ｒ　ｖ　”Ｃ’ｖ、６ａ　　　　ｌチャンネル毎に分
散を計っているため同一プログラムを各ＤＳＰ１２Ｌ、
１２Ｒに使用できるので、ＤＳＰ内のマスク形リード・
オンリ・メモリ（マスクＲＯＭ）として同一チップが使
え、従ってコスト的に有利に働く等の利点を有している
。

一般トデ９１″７１７′’）、特性″１・周知０如４・
　　　　　：第２図に示すようにオーディオ帯域中の高
周波数帯域（１０，６ｋＨｚ〜２０ｋｌ−１ｚ）におい
て約１０．ｆ３減衰させられるように選定される。

ここで、上記ディエンファシス特性及び希望のイコライ
ザ特性を実現するために、ＤＳＰｌ　２Ｌ。

１２Ｒを例えば第３図に示す如き構成とする。すなわち
、入力インタフェース回路１５１（１５Ｒ）よりの入力
信号は帯域フィルタ（ＢＰＦ）１９＋〜１９Ｔｌｌ（但
し、ｍは２以上の整数）に夫々供給されて、ｍ帯域に分
割Ｐ波される。ここで、上記ＢＰＦ１９Ｉ〜１９ｍは夫
々第４図（Ａ）に示す如き周波数特性を有し、その信号
通過帯域（周波数ｆｃ＋〜ｆｃ２）は−例として、ＢＰ
Ｆ１９＋　はＯＨｚ　〜２２０Ｈｚ　、　ＢＰＦ　１９
２は２２０Ｈ７〜６００ｔ−１ｚ　、　ＢＰＦ　１９３
は６００１−１ｚ〜１．５　ｋＨｚ　。

ＢＰＦ１９４は１．５　ｋＨｚ　〜５　ｋＨｚ　、　Ｂ
ＰＦ１９５は５ｋＨｚ〜２０　ｋｌ−１２、・・・等の
如く選定される。

このようにして、ＢＰＦ１９＋〜１９ｙｎによりｍ帯域
に分割された上記入力信号は夫々振幅制御部２０＋〜２
０ＴＩ＋に供給される。

一方、前記操作部１７には希望のイコライザ特性を指定
するデータが入力されており、このイコライザ特性指定
データが端子２１を介して振幅データ設定部２２に供給
される。振幅データ設定部２２は入来する上記データに
応じて希望するイコライザ特性に対応した振幅データを
発生して振幅制御部２０＋〜２０Ｔｌ＋へ出力する。

振幅制御部２０＋〜２０Ｔｌ＋は入来する上記振幅デー
タに応じて、上記ＢＰＦ１９＋〜１９Ｔｎより供給され
た信号のレベルを夫々所定量増幅又は減衰させて、加算
器２３へ出力する。

加算器２３は入来する信号を加算して、例えば第４図（
Ｂ）に）（ｅで示すイコライザ特性を有する信号を発生
してディエンファシスフィルタ２１！Ｉ及びスイッチ回
路２５の端子２５ａへ夫々出力する。

ディエンファシスフィルタ２４は第５図に示す如く公知
の非巡回形ディジタルフィルタ（ＦＩＲディジタルフィ
ルタ）であり、遅延素子Ｄ１〜Ｄη及び乗算器Ｍｏ〜Ｍ
Ｔ及び加算器Ａで構成され、その伝達関数Ｈ（ｚ）は以
下の式で表わされる。

但し、ａｉは乗算器Ｍｏ〜Ｍηの乗算係数を示ず。

また、ｎは例えば１２３程度に選定される。従って、デ
ィエンファシスフィルタ２４は加算器２３より供給され
る前記イコライザ特性Ｋｅが付与された信号に前記第２
図に示す如きディエンファシス特性を更に付与して、例
えば第４図（Ｂ）にＫｔで示す如ぎ周波数特性を有する
信号を発生してスイッチ回路２５の端子２５ｂに供給す
る。

スイッチ回路２５はディエンファシス及びノンディエン
ファシス切換のためのスイッチ回路であり、その切換え
は前記したＪ：うに端子２６よりのディエンファシス切
換信号ビット（あるいはディエンファシスコード）のｒ
ＨＪ又は「Ｌ」を読みとって設定するフラグをみて行な
われる。従って、ノンディエンファシス時は、スイッチ
回路２５は端子２５ａ側に接続されて、前記加算器２３
から出力されるイコライザ特性Ｋｅが付与された信号が
スイッチ回路２５の端子２５ａを介して出力される。一
方、ディエンファシスを行なうときは、スイッチ回路２
５は端子２５ｂ側に接続されて、前記ディエンファシス
フィルタ２４から出力されるイコライザ特性Ｋｅ及びデ
ィエンファシス特性の総合周波数特性Ｋｔが付与された
信号がスイッチ回路２５の端子２５ｂを介して出力され
る。

本発明装置は第３図のフィルタリング動作をＤＳＰによ
り行なう。ここでＤＳＰの構成について第６図に示すブ
ロック系統図と共に説明する。第６図図示ブロック系統
はＤＳＰ１２Ｌ又は１２Ｒの一般的な構成図であり、ま
た同図中のマルチプレクサ（ＭＵＸ）、プログラムカウ
ンタ（ＰＣ）。

スタック、データ・メモリ・ページ・ポインタ（ＤＰ）
、補助レジスタ、補助レジスタ・ポインタ（ＡＲＰ）及
びシフト回路は本発明には直接関係しないので、これら
の説明を省略し、以下簡単にＤＳＰの構成について説明
する。

ＤＳＰは従来の中央処理装置（ＣＰＬＪ）に比べてコス
トが安く、かつ、乗算゛機能が充実していることに特徴
がある。すなわち、従来のＣＰＵではソフトウェアによ
り乗算を行なっていたのに対し、ＤＳＰは乗算器２７を
ハードウェアとして内部に有しており、その演算速度は
ＣＰＪＪに比べて約１０倍〜１００倍にも達する。また
、前記（１）式に示したＦＩＲディジタルフィルタによ
る演算は通常２０〜１００ステップ以上（すなわちｎ−
２０〜１００以上）程度あり、かつ、サンプリング周期
（１／４４．１　ｋＨｚ　＝２３１１ｓ）に行なわれな
ければならず、従来のＣＰＵでは不可能である。これに
対し、ＣＰＬＪに比べて約１０倍〜１００倍の演算速度
をもつ上記ＤＳＰは、ＦＩＲディジタルフィルタとして
有効に利用できる。

第６図において、プログラム・リード・オンリ・メモリ
（プログラムＲＯＭ）２８は、ＤＳＰが実行するプログ
ラム及び前記乗算係数ａＯ〜ａＴｌ及び振幅データ等の
データを予め記・憶しており、これらのデータをプログ
ラムバス２９を介してコントローラ３０等や、またプロ
グラムバス２９及びデータバス３１を介して乗算器２７
等に供給する。また、コントローラ３０には前記発振器
１４よりクロック信号（ＣＬＫＩＮ信号）が供給されて
いる。

再び第１図に戻って説明するに、この第１実施例はＬ及
びＲの各チャンネルのディジタル音声信号に対して同じ
信号処理が行なわれるので主にＬチャンネルのディジタ
ル音声信号について、以下、第７図に示すタイムチャー
トと共に説明する。

第１図において、信号処理部１１から第７図（Δ）に示
す如きり、Ｒチャンネルのディジタル音声データがサン
プリング周期で交互に配買されたディジタル音声信号ａ
が入力インタフェース回路１５Ｌ、１５Ｒに供給される
。同時に、入力インタフェース回路１５Ｌ、１５Ｒには
信号処理部１１より第７図（Ｄ）及び（Ｅ）に示す如き
信号ｄ及びｅが夫々供給される。これにより、入力イン
タフェース回路１５１はディジタル音声信号ａからＬチ
ャンネルのディジタル音声信号のみを扱き取って出力し
、一方入力インタフェース回路１５ＲはＲチャンネルの
ディジタル音声信号のみを抜き取って出力する。

一方、割り込み回路１３Ｌ、１３ＲはＤＳＰ１２Ｌ、１
２Ｒへのデータ転送タイミングを設定するための回路で
ある。ｔなわち、ＤＳＰ１２Ｌ。

１２Ｒへ取り込まれるディジタル音声信号のサンプリン
グ周波数は４４．１　ｋｌ−１２であり、−万〇ＳＰ１
２ｍ、１２Ｒのマシンサイクルは約２０ＭＨ２であるた
め、割り込み回路１３Ｌ、１３ＲによりＤＳＰ１２１．
１’２Ｒにとって都合の良いタイミングでＤＳＰ１２Ｌ
、１２Ｒにデータを取り込ませている。

上記割り込み回路１３Ｌ、１３Ｒは第８図に示す如く、
ＮＯＲ回路３２及びＤフリップ７０ツブ３３．３４より
構成される。ここで、ＮＯＲ回路３２の一方の入力端子
には、図示されないリセットスイッチ（通常は電源スィ
ッチと共用されている）がオンされることにより発生す
るリセット信号（Ｒ３信号）が端子６１を介して供給さ
れる。

このリセット信号はＤフリップ７０ツブ３３を初期状態
に戻すための信号である。また、ＮＯＲ回路３２の他方
の入力端子にはＤＳＰｌ　２１．１２Ｒ内の第６図示の
コントローラ３０より出力される第７図（Ｆ）又は（Ｇ
）に示す如きデータ・イネ一ブル信号（ＤＥＮ信号）１
３１ｇが供給される。

Ｄフリップ７０ツブ３３は、そのデータ入力端子（Ｄ端
子）が接地され、一方そのクリア（ＣＬ）端子には上記
ＮＯＲ回路３２の出力信号が供給される。また、クロッ
ク（ＧＫ）端子には前記信号ｄ又はｅが供給されている
。従ってノリツブ７０ツブ３３のＱ端子より信号ｄ又は
ｅに同期した信号が出力され、フリップ７０ツブ３４の
データ入力端子（Ｄ端子）に供給される。

Ｄフリップフロップ３４は、そのＧＫ端子に前記コント
ローラ３０より周波数５ＭＨｚのクロック信号（ＣＬＫ
ＯＵＴ信号）が供給される。従って、Ｄフリップフロッ
プ３４のＱ端子よりＤＳＰ１２ｍ、１２Ｒ内のコントロ
ーラ３０へ出力されるＩ１０ブランチコントロール信号
（ＢＩＯ信号）は、上記ＣＬＫ、ＯＵＴ信号に同期して
おり、その立下り時刻で割り込みが発生し、一方ＤＥＮ
信号の立下り時刻でＢＩＯ信号がリセットされる（す″
ｔ）ｔ５　Ａ　Ｌ／　＜　ＪＬＩ　ｔ　’：ｌ　／り　
）・　　　　　　　　　　：人力インタフェース回路１
５Ｌ、１５Ｒは第９図に示す如く、Ｄフリップフロップ
ＦＩ＋〜ＦＴｕ、、インバータＴ＋、Ｉ２及びゲート回
路Ｇ　ｉ　＋〜Ｇ　Ｔ　１６より構成される。ここで、
前記信号処理部１１から供給される１６ビツトのディジ
タル音声信号ａの各ビットは上記ＤフリップフロップＦ
Ｉ＋〜Ｆｒｙ６のＤ端子に別々に供給される。

一方、前記信号ｄ又はｅがインバータ■１を介してＤフ
リップフロップＦＴ＋〜ＦＴ＋６の夫々のＧ端子に入力
される。これにより、Ｄフリップ７０ツブＦＩ＋のＱ出
力端子とＦＴ２〜ＦＩ１６の夫々のσ出力端子より前記
の如くＬ又はＲどちらか一方のチャンネルのディジタル
音声信号のみが抜き取られてゲート回路ＧＴ＋〜ＧＩＩ
６の入力端子へ供給される。

上記ゲート回路ＧＩ＋〜ＧＩ＋６の他方の入力端子には
前記ＤＥＮ信号ｆ又はｑがインバータ■２を介してゲー
ト信号として供給される。従って、ＤＥＮ信号ｆの立下
り時刻ｔ１．’ｊｓ等で入力インタフェース回路１５Ｌ
からＤＳＰ１２Ｌへ１−チャンネルのディジタル音声信
号が出力され、一方ＤＥＮ信号ｑの立下り時刻ｊ３．ｔ
７等で入力インタフェース回路１５ＲからＤＳＰｌ　２
ＲへＲチヤンネルのディジタル音声信号が出力される。

なお、上記１６ビツトのディジタル音声信号のうち最上
位ビット（ＭＳＢ）のみが反転されて、２の補数の形式
に変換され、出力される。

上記しチャンネルのディジタル音声信号は時刻ｔ１にて
第６図に示すデータ・ランダム・アクセス・メモリ（デ
ータＲＡＭ）３５へ取り込まれて、所定のアドレスと共
に記憶される。その後、乗算器２７にてディジタル音声
データと前記プログラムＲＯＭ２８から読み出された乗
算係数ａｏ〜ａηとが前記（１）式に示す如く乗算針筒
されて、その結果が第６図に示す論理演算回路（ＡＩＬ
Ｊ）３６及びアキュムレータ（八〇〇）３７にて加紳さ
れる。このようにして、ＤＳＰｌ　２Ｌは入力ディジタ
ル音声データをＤＥＮ信号ｆの立下り時刻ｔ１で取り込
んだ後、前記フィルタリング処理をサンプリング周期毎
に行ない、その演算結果が出力データ用メモリ１６１−
に供給され、Ｗ子信号りの立下り時刻ｔ６で書き込まれ
る。

出力メモリ１６１−は第１０図に示す如く、Ｄフリップ
７０ツブＦＬ＋〜ＦＬＩ６．ＦＯＬＩ〜ＦＯＩ＋６及ヒ
インバータＴ　Ｌ、＋　〜Ｉ　Ｌ３及びゲート回路ＧＬ
＋〜Ｇ　Ｌ　１６より構成される。ここで、Ｄフリツブ
フ１］ツブＦＬ＋〜Ｆ　ｌ−１６のＤ端子には上記１６
ビツトの演算結果データの各ビットが夫々供給され、一
方ＣＫ端子にはＤＳＰｌ　２Ｌ内の前記コントローラ３
０から第７図（Ｈ）に示す如きライト・イネーブル信号
（ＷＥ倍信号ｈがインバータＴＬ＋を介して夫々供給さ
れる。このため、上記演算結果データはＷＥ倍信号が立
下る時刻ｔ６にてＤフリップ７０ツブＦＬ＋〜ＦＬＩ６
に取り込まれて、そのＱ端子からＤフリップ７０ツブＦ
　Ｃｊ　Ｌ　＋〜Ｆ　ＯＬ　１６の夫々のＤ端子へ供給
される。

一方、第７図（Ｂ）に示す如き出力タイミング調整パル
スｂが前記信号処理部１１からインバータＩＬ２を介し
てＤフリップ７０ツブＦ　ＯＩ−＋〜Ｆ　ＯＬ　１６の
夫々のＣＫ端子に供給され、かつ、インバータ１１−３
を介してゲート回路Ｇ１−１〜Ｇ［１６の一方の入力端
子に供給される。上記演算結果データは信号すの立下り
時刻（第７図に示す時刻ｔｓ）以降、Ｄフリップフロッ
プＧＬ＋のＱ端子及びＧＬ２〜ＧＬＩ６のび端子よりゲ
ート回路ＧＬ＋〜Ｇし６を夫々介してＤ／Ａ変換器１８
へ出力される。ここで、上記演算結果データのうちＭＳ
Ｂのみは反転され、２の補数の形式からす／Ａ変換器１
８のモードである直接形式（ストレートバイナリ又はオ
フセットバイナリともいう。）に変換される。

このようにして、ＤＳＰＩ　２Ｌは時刻ｔ１にてデータ
を取り込み、その直後の時刻ｔ２にて前のデータの演算
結果を出力し、次の時刻ｔ５にて次のデータを取り込み
、ＷＥ倍信号の立下り時刻ｔ６にて時刻ｔ１に取り込ん
だデータの演算結果を出力メモリ１６Ｌに書き込み、そ
の後の信号ａに同期したタイミング時刻ｔ９にて上記演
算結果データがＤ／Ａ変換器１８へ出力される。

一方、Ｒチャンネルのディジタル音声信号も上記と同様
の処理がＤＳＰＩ　２Ｒ，出力メモリ１６Ｒにて行なわ
れる。ここで、出力１６Ｒは第１０図に示す如く、Ｄフ
リップフロップＦＲ＋〜ＦＲ１６゜ＦＯＲ＋へ−Ｆ　Ｏ
Ｒ＋６及びインバータＩＲ＋〜ｒＲ３及びゲート回路Ｇ
Ｒ＋〜Ｇ　Ｒ１６より構成される。

また、第７図（１）に示す如き時刻ｔ４及び＋８等で立
下るＷＥ信号１はインバータｒＲ＋を介してＤフリップ
７ＯツブＦＲ＋〜Ｆ　Ｒ＋６のＧＫ端子へ供給され、一
方前記出力タイミング調整パルスｂとは逆特性の信号す
はインバータＩＲ２を介してＤフリップフＯツブＦＯＲ
＋〜Ｆ　ＯＲ＋６のＣＫ端子へ供給され、かつ、インバ
ータＩＲ３を介してゲート回路ＧＲ＋〜Ｇ　Ｒ１６の一
方の入力端子へ供給される。さらに、ＤＳＰ１２Ｒより
のＲチヤンネルの演算結果データはＤフリップフロップ
ＦＲ＋〜Ｆ　Ｒ１６のＤ端子へ夫々供給される。

上記Ｒチャンネルの演算結果データの処理は前記１−チ
ャンネルの演算結果データの処理と同様であるので、そ
の詳細な説明を省略し、第７図面の簡単な説明する。す
なわち、時刻ｔ３にてＤＳＰｌ　２Ｒはデータを取り込
み、その直後の時刻ｔ４にて前のデータの演算結果を出
力し、次の時刻ｔ７にて次のデータを取り込み、時刻ｔ
８にて上記時刻ｔ３に取り込んだデータの演算結果を出
力する。その後の時刻ｔｌＤにて上記演算結果データが
出力メモリ１６．Ｒ内の前記ゲート回路ＧＲ＋〜Ｇ　Ｒ
＋６よりＤ／Ａ変換器１８へ出力される。なおこの場合
も、Ｒチャンネルの演算結果データのうちＭＳＢのみが
反転出力されて、前記直接形式に変換されることは勿論
である。

一方、ＤＳＰ１２Ｌ、１２Ｒには前記信号処理部１１よ
り第８図（Ｃ）に示す如きディエンファシス切換信号Ｃ
が供給されており、この信号Ｃを前記データ取り込み直
後に取り込む。ここで、信号Ｃがハイレベルの時は、Ｄ
ＳＰ１２Ｌ、１２Ｒにて前記の如くイコライザ特性及び
ディエンファシスの演算処理が行なわれ、−力信号Ｃが
ローレベルのときはイコライザ特性のみの演算処理が行
なわれてディエンファシスの演算処理が行なわれない。

このようにして、前記特性Ｋｅ又は１＜ｔが付与され、
かつ、第８図ＬＪ）に示す如き、Ｌ、Ｒ各チャンネルの
演算結果データが交互に配置された信号ｊが出力メモリ
１６Ｌ、１６ＲよりＤ／Ａ変換器１８へ出力される。な
お、この信号ｊは第７図（Ａ）、（Ｊ）に示す如く、前
記信号処理部１１より出力される元のディジタル音声信
号ａより２サンプリング周期遅れている。

次に、Ｄ／Ａ変換器１８は前記信号すが供給されており
、入来するり、Ｒ２チャンネルの前記演算結果データを
夫々アナログ信号に変換して、各チャンネル毎別個にＬ
ＰＦ７，８を介して出力端子３８．３９へ出力する。上
記ＬＰＦ７，８は夫々アンチェリアスフィルタであり、
折り返し雑音を除去するために設けられている。

第１１図は本発明再生装置の第２実施例のブロック系統
図を示す。同図中、第１図及び第１５図と同一構成部分
には同一の符号を付し、その説明を省略する。この第２
実施例では、２ヂヤンネルのディジタル音声信号に対し
て−のＤＳＰ４０を用いており、所謂時分割処理を行な
うため、割り込み回路４１から発生出力される割り込み
信号（前記ＢＩＯ信号に相当する。）は、１サンプリン
グ周期中り、Ｒ各チャンネル毎に２回行なわれる。また
、信号処理部４２から出力されるディジタル音声信号は
前記の如くパラレルではなく、シリアル形式であるため
、上記ディジタル音声信号を一旦パラレルの信号に変換
するためのシリアル・パラレル変換器（Ｓ／Ｐ変換器）
４３と、ＤＳＰ４０の演算出力データを再びシリアル形
式に変換するためのパラレル・シリアル変換器（Ｐ／Ｓ
変＊！り４４．！″’Ｆｒ　＊　Ｌ／　’Ｃ（１’　８
　Ｚ　′！″１特１０４・　　　　　。

ここで、ＤＳＰ４０は第１２図に示す如くディジタルフ
ィルタ４５．４．６及びフィルタ係数供給部４７より構
成される。ディジタルフィルタ４５　　　　１は特開昭
５９−５２９１２号公報（特願昭５７−１６３７２７号
、）にて開示されたような自由な伝達特性をフィルタ係
数の変更で実現しつるティン□ タルフィルタであり、所定の位相及び振幅情報に基づい
て時系列インパルスレスポンスを算出する演算手段と、
この時系列インパルスレスポンスをフィルタ係数とし、
このフィルタ係数と入力されるディジタ信号とをたたみ
込み演算する実時間処理ディジタルフィルタとより構成
される。

一方、ディジタルフィルタ４６はディエンフアシス特性
及びノンディエンファシス特性の切換えをフィルタ係数
の変更で実現しつるディジタルフィルタであり、ディエ
ンファシス時は前記第２図に示す如きディエンファシス
特性を入力信号に付与し、ノンディエンファシス時は第
１３図にＫｆで示す如きノンディエンファシス特性を入
力信号に付与する。この場合、カットオフ周波数は例え
ば２０ｋＨ７程痕である。

ここで、例えばＣＰＬＪ及びフィルタ係数内蔵ＲＯＭ等
により構成された操作部４８から希望のイコライザ特性
に対応したフィルタ係数が出力されて端子４９を介して
フィルタ係数供給部４７へ供給される。フィルタ係数供
給部４７はＤＳＰ内のデータＲＡＭ３５の一部に相当し
、入来した上記フィルタ係数を各々ディジタルフィルタ
４５゜４６へ供給する。

このようにして、入力信号は、まずディジタルフィルタ
４５にて例えば第１３図に示す如きイコライザ特性Ｋ　
ｅ　／が付与された後、ディジタルフィルタ４６にて前
記第２図に示したディエンファシス特性又はノンディエ
ンファシス特性Ｋｆが付与されて、総合周波数特性ＫＭ
　を有する信号が発生出力される。

一方、ＤＳＰ４０の外付は高速ＲＯＭ５０には、上記デ
ィエンファシス用プログラム（プログラムＡというもの
とする。）及びノンディエンファシス用プログラム（プ
ログラムＢというものとする。

）及びイコライザ用プログラム（プログラムＣというも
のとする。）の３つのプログラムが記憶されている。従
って、上記ディエンファシス及びノンディエンファシス
の切換は、ＤＳＰ４０に供給される入力データ中に含ま
れる前記ディエンファシス切換コードに応じて上記プロ
グラムＡ、Ｂの瞬時切換により達成される。このため、
従来のアナログ信号に対して行なわれるディエンファシ
ス及びノンディエンファシス切換ではＯＲによる時定数
の時間遅れを伴うのに比べて、この第２実施例では時間
遅れがなく、よって例えば曲の途中であっても上記の切
換を行なうことができる。なお、ＤＳＰ４０内の前記デ
ータＲＡＭ３５内のデータは共用できるようにプログラ
ムが作られているため、上記の切換時の出力データの欠
落はないようになっている。

次に、第１４図に示す信号波形図と共に第２実施例の動
作について説明する。第１１図において、信号処理部４
２は、第１４図（Ａ）に示す如ぎ時刻１　＋＋等で立上
るデータ転送スタートパルスｋを割り込み回路４１へ出
力すると同時に第１４図（Ｃ）に示す如き１６ビツトの
ディジタル音声データｍをＳ／’Ｐ変換器４３ヘシリア
ルに送出する。

なお、第１４図（Ｃ’）に示したデータｍはり、Ｒ２チ
ャンネルのうち一方のチャンネルのデータのみで、実際
は他方のチャンネルのディジタル音声データが第１４図
（Ｂ）における空白部（すなわち、時刻ｔ１２〜ｔ　１
５間）に重畳されていると共に、他方のチャンネルのデ
ータ転送スタートパルス等がある。

割り込み回路４１は、前記割り込み回路１３Ｌ。

１３Ｒと同様に、ＤＳＰ４０へのデータ転送タイミング
を設定するための回路であり、上記データ転送スタート
パルスｋ及びＤＳＰ４０より供給されるクロック信号（
前記ＣＬＫＯＬＩＴ信号に相当する。）を取り込み、割
り込み信号（前記ＢＩＯ信号に相当する。）を出力する
。

一方、Ｓ／Ｐ変換器４３には信号処理部４２より上記シ
リアルのディジタル音声データｍ及び第１４図（Ｂ）に
示す如きピットクロック信号ｅが夫々供給され、一方Ｄ
ＳＰ４０より第１４図（Ｅ）に示す如き前記ＤＥＮ信号
０が供給される。このため、Ｓ／Ｐ変換器４３は時刻ｔ
ｌｌ〜ｔ１２間にて伝送されるシリアルのディジタル音
声データｍの各ビットを夫々上記クロック信号乏でラッ
チして取り込み、その後のＤＥＮ信号０の立下り時刻ｔ
、＋ａでラッチしたデータｍを各チャンネル毎にパラレ
ルでＤＳＰ４０へ送出する。

ＤＳＰ４０は、入力データに対して前記の如き所定の演
算処即によるディエンファシス又はノンディエンファシ
スを行ない、その演算結果データをＰ／Ｓ変換器４４へ
送出する。

Ｐ／Ｓ変換器４４には上記クロック信号２が供給され、
一方ＤＳＰ４０より供給される第１４図（）：）に示づ
如き時刻ｔ　１４等で立下る前記ＷＥ倍信号の立下り時
刻ｔ　１４にて上記演算結果データを取り込み、このパ
ラレルのデータを再びシリアルのデータに変換してタイ
ミング調整用シフトレジスタ５１へ送出する。タイミン
グ調整用シフトレジスタ５１には上記クロック信号Ｐが
供給されており、これに応じて上記演算結果データをＤ
／Ａ変換器５２へ出力する。

０／Ａ変換器５２はその計算方法として２の補数の形式
をとっており、また前記信号処理部４２より第１４図（
Ｄ）に示す如き前記出力タイミング調整パルスｎが供給
されており、上記入力演算結果データに対して積分処理
を行なってアナログ信号に変換して、１−１Ｒ各チャン
ネル毎別個に［ＰＦ７．８を介して出力端子５３．５４
へ出力する。

このようにして、出力端子５３．５１４からディエンフ
ァシスされたり、Ｒ各チャンネルのアナログ音声信号が
得られる。

なお、ディジタル・オーディオ・ディスクはコンパクト
ディスク（ＣＤ）に限定されず、従って前記プレーヤ部
１は他のディジタル・オーディオ・ディスク用のプレー
ヤ部でもよく、また既記録ディジタル音声信号は常にプ
リエンファシスされており、これを常にディエンファシ
スする再生装置にも適用できることは勿論である。

また、ディエンファシス及びノンディエンファシスを実
現する構成方法又は演算式には前記以外のものも考えら
れ、実施例に特定されるものではない。

発明の効果上述の如く、本発明によれば、次のような数々の特長を
有する。

■　操作部より供給される振幅データ又はフィルタ係数
に基づいた希望のイコライザ特性と所定のディエンファ
シス特性とよりなる総合周波数特性、あるいは、上記希
望のイコライザ特性と所定のノンディエンファシス特性
とよりなる総合周波数特性をディジタル音声信号に付与
することができる。

■　ディエンファシス及びノンディエンファシスの切換
えはサンプリング周期毎に入力ディジタル信号のディエ
ンファシス切換信号ビットを読み取り、プログラムの瞬
時切換えにより行なうよう構成したので、上記切換制御
が容易で、かつ、切換えの際のずれがない。

■　曲の途中でも上記の切換ができ、例えば曲のスペク
トラム分布によって、ディスクのカッティング時に効果
的にプリエンファシスを選択的に行なって、伝送路のダ
イナミックレンジを拡大することにより伝送効率を高め
ることがでる。

■　ディジタルフィルタとして完全な直線位相特性をも
つＦＩＲフィルタを用いたため、ディエンファシス時の
みでなくノンディエンファシス時も位相歪を除去するこ
とができる。

■　前記アナログフィルタになる従来のディエンファシ
ス回路へディジタル信号によるスプリアス雑音が飛来す
ることによるＳ／Ｎの劣化がなくなる。

■　ディジタル・シグナル・プロセッサ（ＤＳＰ）によ
りディエンファシス特性及びイコライザ特性を付与する
よう構成したので、システムの信頼性の向上及び低価格
化を図ることができる。

■　以上より、音質の劣化がなく、がっ、再現性のよい
ディジタル・オーディオ・ディスク再生装置の実現が可
能である。

【図面の簡単な説明】

第１図は本発明再生装置の第１実施例を示すブロック系
統図、第２図はディエンファシス特性図、第３図は第１
図図示プロツク系統中ＤＳＰの一実施例の構成を示すブ
ロック系統図、第４図（Ａ）。（Ｂ）は夫々第３図図示ブロック系統の帯域フィルタの
周波数特性及び第３図図示プロツク全体の総合周波数特
性を示す図、第５図はＦＩＲアイジタルフィルタの構成
を示すブロック系統図、第６図はＤＳＰの一般的構成を
示す１０ツク系統図、第７図は第１図図示ブロック系統
の動作説明用信号波形図、第８図及び第９図は夫々第１
図図示ブロック系統中割り込み回路及び入力インタフェ
ース回路の一例を示す詳細な回路系統図、第１０図は第
１図図示ブロック系統中出力メモリの一例を示す詳細な
回路系統図、第１１図は本発明再生装置の第２実施例を
示すブロック系統図、第１２図は第１１図図示ブロック
系統中ＤＳＰの一実施例の構成を示すブロック系統図、
第１３図は第２実施例におけるディエンファシス特性、
ノンディエンファシス特性及びイコライザ特性を示す図
、第１４図は第１図図示ブロック系統の動作説明用信号
波形図、第１５図は従来のコンパクトディスク再生装置
の一例を示すブロック系統図である。１・・・プレーヤ部、７，８・・・低域フィルタ（ＬＰ
Ｆ）、１１．４２・・・信号処理部、１２Ｌ、１２Ｒ。４０・・・ディジタル・シグナル・プロセッサ（ＤＳＰ
）、１３Ｌ、１３Ｒ，４１・・・割り込み回路、１４・
・・発振器、１５Ｌ、１５Ｒ・・・入力インタフェース
回路、１６Ｌ、１６Ｒ・・・出力メモリ、１７゜４８・
・・操作部、１８．５２・・・Ｄ／Ａ変換器、１９１〜
１９Ｔｎ・・・帯域フィルタ（ＢＰＦ）、２０＋　〜２
０ｍ・・・振幅制御部、２１・・・イコライザ特性指定
データ入力端子、２２・・・振幅データ設定部、２３゜
Ａ・・・加算器、２４・・・ディエンファシスフィルタ
、２５・・・スイッチ回路、２６・・・ディエンファシ
ス切換信号入ノｊ端子、２７　、　Ｍｏ　＝ＭＴｌ・・
・乗算器、２８・・・プログラムＲＯＭ、２９・・・プ
ログラムバス、３０・・・コントローラ、３１・・・デ
ータバス、３２・・・ＮＯＲ回路、３３．３４．ＦＴ＋
〜Ｆ　Ｉｆ６　、　ＦＬ１〜Ｆ＋１６．ＦＯＬＩ〜ＦＯ
Ｌ＋６．ＦＲ＋〜ＦＲＩ６゜ＦＯＲ＋−ＦＯＲ＋６・・
・Ｄフリップ７０ツブ、３５・・・データＲＡＭ、３６
・・・論理演算回路（ＡＬＵ）、３７・・・アキュムレ
ータ（Ａ（、Ｃ）、３８．５３・・・左チヤンネルアナ
ログ音声信号出力端子、３９゜５４・・・右チヤンネル
アナログ音声信号出力端子、４３・・−シリアル・パラ
レル（Ｓ／Ｐ）変換器、４４・・・パラレル・シリアル
（Ｐ／Ｓ）変換器、４５．４６・・・ディジタルフィル
タ、４７・・・フィルタ係数供給部、４９・・・フィル
タ係数入力端子、５０・・・ＲＯＭ、５１・・・タイミ
ング調整用シフトレジスタ、６１・・・リセット信号入
力端子、Ｄ＋〜Ｄη・・・Ｒ延素子、ＧＩ＋〜ＧＩ＋ｓ
、ＧＩ＋〜ＧＬＩ６１ＧＲ＋〜Ｇ　Ｒ１６・・・ゲート
回路、Ｉ＋　、　　１２　、　Ｉｆ−＋〜ＩＬａ、ＴＲ
＋〜ＩＲ３・・・インバータ。

Claims

【特許請求の範囲】

アナログ音声信号をディジタル変調して得たディジタル
音声信号が、プリエンファシス特性を付与されているか
否かを示すディエンファシス切換信号と共に記録された
回転記録円盤の既記録信号を再生するディジタル・オー
ディオ・ディスク再生装置において、該回転記録円盤を
再生して得た該ディジタル音声信号及び該ディエンファ
シス切換信号を所定のサンプリング周波数で出力する信
号処理部と、任意のイコライザ特性を指定する振幅デー
タ又はフィルタ係数を発生出力する操作部と、少なくと
も該信号処理部よりの該ディジタル音声信号及び該ディ
エンファシス切換信号が供給されて該ディジタル音声信
号に対して所定のディエンファシス特性とノンディエン
ファシス特性のいずれか一方を付与し、かつ、該操作部
より該振幅データ又はフィルタ係数入力時にはそのイコ
ライザ特性も同時に合成した特性を付与するディジタル
フィルタ装置と、該ディジタルフィルタ装置より出力さ
れる演算結果データをアナログ音声信号に変換するＤ／
Ａ変換器とより構成されることを特徴とするディジタル
・オーディオ・ディスク再生装置。