JPS6276473A

JPS6276473A - ロジツクテスタ

Info

Publication number: JPS6276473A
Application number: JP60217716A
Authority: JP
Inventors: Junzo Oishi; 大石　順造
Original assignee: Nifco Inc
Current assignee: Nifco Inc
Priority date: 1985-09-30
Filing date: 1985-09-30
Publication date: 1987-04-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】く本発明の産業上の利用分野〉本発明は、集積回路のリードピンにプ］コープを接触さ
せて各リードピンの論理状態を表示させるロジックテス
タに関する。

〈従来技術〉（第５．６図〉この種の従来のロジックテスタは、第５図に示すように
、細長い本体１の先端にブｏ　−７２を協え、他端に先
端にクリップ３ａ　、３ｂを有する電源用ケーブル４ａ
　、４ｂを漏えている。そしで、本体１の内部には、第
６図に示すように、″ｆＢ源用ケーブル４ａ　、４ｂ間
に直列に接続された駆動用トランジスタ５、電流制限用
抵抗６及びＬＥＤ７を備え、さらに、プローブ２と駆動
用トランジスタ５間に接続されたインバータ８を備えて
いる。

本体１の孔９から、このＬＥＤ７が外部に露♀（〕てい
て、ＬＥＤ７の点灯、非点灯が外方から目視される。

このロジックテスタを使用づ−るには、電源用ケーブル
４ａ、４ｂの先端のクリップ３ａ　、３ｂを、ディジタ
ル回路が構成されるプリント基板１０の電源供給端子（
図示せず）に接続し、本体１を手に持ってテストすべき
集積回路１１の各リードピン１２に１つずつプローブ２
の先端を接触する。

接触したリードピン１２の論理状態が“１ビの揚合には
、インバータ８の出力がＬ′°となって、駆動用ｉ〜ラ
ンジスタ５が導通しＬＥＤ７が点灯する。このように従
来のロジックテスタでは、テス１〜すべきリードピン１
２の１つ１つにプローブを順次接触させて、ＬＥＤ７が
点灯するか否かで論理状態をテストしていた。

〈本発明が解決しようとする問題点〉しかしながら、このような従来のロジックテスタでは、（１）　多数の接近した小さなリードピン１２．１２、
・・・・・・にプローブ２を１つずつ接触させなければ
ならないため、テストが非常に煩雑で多大な時間を要す
る。

（２）　電源供給用ケーブル４ａ　、４ｂをプローブ２
によるテストの前に、わざわざ外部の電源供給端子に接
続する作業が必要である。

へどの欠点があった。

く本発明の目的〉本発明は、上記の欠点を解決したロジックテスタを提供
することを目的としている。

〈本発明の一実施例〉く第１〜４図）以下、図面に基づいて本発明の一実施例を説明する。

第１図は本発明の一実施例の外観を示す斜視図である。

第１図において、２０は多数のプローブ２１が配列され
ｌζ接触部である。即ち、対向して配置された平板状の
絶縁体からなる支持板１１．１２に複数のプローブ２１
＋〜２１ｎが集積回路１１のリードピン１２．１２、・
・・・・・と等しい間隔で平行に支持され、支持板２２
．２３の下方に所定長さ突出している。このうち、一端
側のプローブ２１１と２１ｎがそれぞれ電源ビンとアー
スビンに接触される。

プローブ２１．２１、・・・・・・の上端には、ケーブ
ル２４．２４・・・・・・が接続され、ケーブル２４．
２４、・・・・・・は本体３０に接続されている。

支持板２２．２３は連結体２５．２５の両端に回動自在
に取付けられ、バネ２５によってプローブ２１．２１、
・・・・・・の下端側が互いに接近する方向に、回動付
勢されている。

本体３０は、筐体の前面部３０ａに液晶表示器４０を備
えていると共に、内部には第２図に示ず回路を備え刃い
る。液晶表示器４０はプローブ２１２〜２１　ｎ−＋に
対応したドツト４１を備えている。

第２図において、３１は一定周期の矩形波を出力する液
晶駆動用の発振器、３２１〜３２ｎは、発振器３１の出
力と、プローブ２１＋〜２１ｎからの論理レベル入力信
号との排他的論理和をとってＹ＋１定出力を生じる排他
的論理和回路である。発振器３１及び排他的論理和回路
３２１〜３２ｍの電源入力及びアース入力に、それぞれ
プローブ２１１と２１ｎが接続されている。

液晶表示器４０は、共通電極Ｃに加えられた発振器２１
からの発振出力電圧と、表示電極Ｄ１〜Ｄｍに加えられ
た排他的論理和回路３２１〜３２ｍからの出力電圧との
間に電位差が存在づ“ると、その電位差が存在する電極
間の液晶（ドツト４］）が駆動される。

この液晶表示器４０は、プローブ２１２〜２１ｎ−τの
配列に対応して表示がなされるように、共通電極Ｃ及び
表示電極Ｄ１〜Ｄｍが配列されている。

く上記実施例の動作〉次に、上記実施例の動作について説明する。

まず、保持板２２．２３の上部をバネ２６の付勢力に抗
して手で互いに接近する方向に押圧して下部を開いたま
ま、第３図に示すように、上方から集積回路１１の各リ
ードピン１２．１２、・・・・・・にプローブ２１１〜
２１ｎを一致させて、手を放す。このため、バネ２５の
付勢力によって各り一トヒン１２．１２、・・・・・・
にプローブ２１＋ニ２１ｎが接触した状態に保持される
。

このうち、プローブ２１１は集積回路１１の電源接続用
のリードピン１２】に、プローブ２１ｎはアース接続用
のリードピン１２ｎに接触されていて、それぞ１＋発振
器３１及び排他的論理和回路３２１〜３２ｍの電源入力
、アース入力に接続されているため、発振器３１及び排
他的論理和回路３２１〜３２ｍは、同じ論理レベル出力
電圧をもって、作動状態となる。

排他的論理和回路３２１〜３２ｍでは、プローブ２１２
〜２Ｉｎ−＋かうの入力と発振器３１からの矩形波出力
との排他的論理和が取られる。即ら、第４図＜ａ　＞に
示すように、プローブの出力（イ）が′Ｈ″の場合には
、排他的論理和回路の出力（ハ）は、発振器３１の出力
（ロ）がＨＩＩのとき”　Ｌ　”に、ＬＬ　Ｌ　ＩＩの
ときＬｒ　Ｈ１１に（発振器３１の出力と逆位相に）な
る。第４図（ｂ）に示すように、プローブの出力（イ）
が゛Ｌパの場合には、排他的論理和回路の出力〈ハ）は
、発振器３１の出力（ロ）が”　Ｉ−１”のとき＃　Ｈ
Ｉｆに、“Ｌ″のときＩ　Ｌ　ＩＩ、に（発振器３１の
出力と同位相に）なる。

従って、プローブの出力が’　Ｉ−１”のときのみ、液
晶表示器４０の共通電極Ｃとこのプローブに対応した表
示電極との間に電位差が生じ、共通電極Ｃとこの表示Ｎ
極Ｄ１との間の液晶（ドツト４１）が駆動され表示され
る。

従って、集積回路１１のリードピン１２２〜１２ｎ−１
の論理状態が、全部、同時に液晶表示器４０の各対応す
るドツト４１が点灯するか否かによって直ちに判別され
る。

この」；うに、本実施例では、同時に全部のり−ドピン
の論理状態を判定でき、また、電源も同時に接続でさる
。さらに、液晶表示するため、ロジックテスタの消費電
流が非常に小さくなる。また、集積回路に挾持させるた
め、手でプローブを支えることが不要となる。また、低
消費電流のため複数の集積回路を同時にテストすること
もできる。

く本発明の他の実施例〉なお、上記実施例では、作動中における論理集積回路の
各ビンの論理状態を判定するために、ＤＩＲ論理集積回
路に対応して配列された接触ビンを有するプローブを用
いたが、これは、上記実施例のプローブに限らず、例え
ば、他のパッケージ形状をもつ論理ＩＣに対応したプロ
ーブや１判定すべき論理回路基板十の各種コネクタに接
続できるような形状をもつプローブなどを各種用爪して
おき、判定対象に適応したプローブを、コネクタなどに
よって交換できるようにしてもよい。

また、上記実施例では、プローブとロジックテスタ本体
とが、分離して構成されていたが、ブＯ−ブとロジック
テスタ本体を一体化してもよい。

さらに、上記実施例では、判定された論理状態を表示す
るために、液晶表示器を用いたが、これは複数のＬＥＤ
を用いて点灯表示させてもよい。

また、さらに、ロジックテスタの発振器及び排他的論理
和回路に使用される論理集積回路と、判定すべき論理集
積回路または論理回路との論理レベル電圧が合致しない
場合（例えば、ＣＭ　ＯＳ　Ｆｒ理ＩＣとＴＴＬ論理【
Ｃとの場合など）、プローブとロジックテスタの間に論
理レベル変換器（例えば、判定すべき論理レベルがＴＴ
Ｌのレベルで、ロジックテスタがＣＭＯ３論理回路で構
成されている場合は、プルアップ用抵抗器）を設けて、
論理レベルを合わせることも可能であり、また、ロジッ
クテスタの論理回路部をユニット化して、〒１１定すべ
き論理レベルに対応したものと交換できるようにしても
よい。

〈本発明の効果〉以上のように構成されているので、本発明のロジックテ
スタでは、（１）　全部のリードピンの論理状態を同時に判定でき
る。従って従来のようにリードピンの１本１本にプロー
ブを接触させて判定さぼるのに比べて、ロジックテスト
が格段に容易となりスピード７ツプできる。

（２）　また、ロジックデスクの電源も同時に供給され
るから、従来のように外部に電源供給用ケーブルを接続
ザる煩雑な作業が不要となる。

などの著しい効果がある。

【図面の簡単な説明】

第１図は、本発明のロジックテスタの一実施例を示す斜
視図、第２図番よ、本発明のロジックテスタの回路（Ｉ
Ｉ１成を示す回路図である。第３図１ま、本発明のロジ
ックデスクの使用状態を示す！、：ｌ　？ＪＪ図、第４
図（ａ　）及び第４図（ｂ　）は本発明のロジックテス
タの動作を示すタイムヂセートである。第５図（よ従来のロジックデスクを示ザｒｊｌ　７３７
図、第（３図は従来のロジックテスタの回路構成をｊＪ
＜す回路図Ｃある。１０・・・・・・基板、１１・・・・・・集積回路、１
２・・・・・・リートビン、２０・・・・・・接触部、
２１・・・・・・ブローゾ。２２．２３・・・・・・支持板、２５・・・・・・連結
体、２６・・・・・・バネ、３０・・・・・・本体、３
１・・・・・・発振器、３２・・・・・Ｉｆ他的論理ｆ
’１１回路、４０・・・・・・液晶表示器、４１・　・
ドラ］〜。待ム′（出願人　　　　株式会社二フニ］代理人　弁理
１　　♀　川　誠　志第　　１　　　ｒＭ

Claims

【特許請求の範囲】集積回路の論理状態を判定すべき複数のリードピン及び
電源用のリードピンに同時に接触させ得るようにリード
ピンと等間隔に配列された複数のプローブと；前記プローブから入力される各リードピンの論理状態を
同時に判定して判定出力を生じる判定回路と；前記判定回路の各判定出力によつて各リードピンの論理
状態を表示する表示器とからなるロジックテスタ。