JPS6278632A - 二重構成システムの制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業−Ｊ−の利用分野〕 本発明ば、二重構成をとるサブシステムにおいて、マイ
クロプロセッサにより制御され下位装置を制御する制御
装置の障害発生時に、下位装置の切離し制御を行う二重
構成システムの制御装置に関する。

〔概要〕

本発明は、二重構成をとるサブシステムの上位装置と下
位装置との間に接続され、上位装置の指示に基づき内蔵
するマイクロプロセッサの指示により下位装置を制御す
る制御装置において、上記マイクロプロセッサの動作を
監視し、正常に動作しなくなった場合、下位装置を切り
離すよう制御する異常制御手段を付加することにより、
制御装置が障害になってもシステムダウンを生じないよ
うにしたものである。

〔従来の技術〕

情報処理システムにおいては、入出力装置と入出力制御
装置または、外部記憶装置とその制御装置によりサブシ
ステムを構成し２システムの信顧性を高めるために二系
統のパスを形成した二重構成システムが用いられる。こ
の場合、上位装置と下位装置の間に位置し、サブシステ
ムの重要な制御機能を実行する制御装置はマイクロプロ
セッサにより制御される。制御装置が上位装置の指示に
より下位装置を制御中に障害が発生しマイクロプロセッ
サが動作不能状態になると、二重構成システムにおいて
は、交代パスリトライが行われる。すなわち、障害とな
った系統のパスを切離し、他バスを通して動作を続行し
ようとする。しかし障害を発生した制御装置の障害内容
によっては、交代パスリトライは成功せずシステムダウ
ンとなることがある。

二重構成システムの一例として磁気ディスクサブシステ
ムを第２図に示す。制御装置４とアダプタ６と磁気ディ
スク装置７および８は磁気ディスクサブシステムのひと
つのパスを構成する。中央処理装置１は、チャネル２．
３を用いて上記二つのパスの磁気ディスクサブシステム
を制御し、二重構成システムを構成する。このような構
成において、例えば、制御装置４がアダプタ６を経て磁
気ディスク装置７を制御中に障害が発生し制御装置に内
蔵されたマイクロプロセッサの実行を不可能にするよう
な場合には、制御装置４とアダプタ６の間のインタフェ
ースのラインがアクティブ状態になったり、磁気ディス
ク装置７をリザーブ状態にしたまま制御装置４は処理を
中断してしまうことになる。中央処理装置１が制御装置
４の異常を検出して交代パスリトライを行うためにチャ
ネル３を経て制御装置５を制御し、アダプタ６を経てデ
ィスク装置７をアクセスするが、ディスク装置７はリザ
ーブ状態のためディスク装置７のアクセスには使用中が
報告されて命令実行不能となり交代パスリトライは不成
功となる。

〔発明が解決しようとする問題点〕

以上述べたように、従来の技術においては、信頼性を高
めるために二重構成にして、一方のパスが障害になった
ら他のパスを用いて下位装置にアクセスするようにした
にもかかわらず、システムダウンとなる欠点がある。

本発明の目的は、上記の欠点を除去することにより、制
御装置が障害となっても、システムダウンを生じること
のない二重構成システムの制御語置を提供することにあ
る。

〔問題点を解決するための手段〕

本発明は、二重構成をとるサブシステムの上位装置と下
位装置との間に接続され、上記上位装置の指示に基づき
内蔵するマイクロプロセッサの制御により上記下位装置
を制御する制御装置において、上記マイクロプロセッサ
の動作を監視し、正常に動作しなくなった場合、上記下
位装置を切り離す制御を行う異常制御手段を含むことを
特徴とする。

〔作用〕

本発明は、異常制御手段によりマイクロプロセッサが正
常に動作しなくなったことを検出して、下位装置を切離
すよう制御するので、中央処理装置が障害を生じていな
い制御装置が接続されたパスを通して交代パスリトライ
を行った場合は必ず成功することになり、システムダウ
ンとなることはない。

〔実施例〕

以下、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示すブロック構成図である
。チャネルインタフェース制御回路１０はインタフェー
スＡを経て第２図に示すチャネル２または３へ接続され
る。アダプタインタフェース制御回路１２はインタフェ
ースＢを経て第２図に示すアダプタ６に接続される。マ
イクロプロセッサ１３は、チャネルインタフェース制御
回路１０と転送回路１１とアダプタインタフェース制御
回路１２を制御して中央処理装置１からの命令を実行し
ている。

マイクロプロセッサ１３はマイクロプログラムにより制
御されているが、マイクロプログラムの中には、パルス
信号発生回路１４に対してパルスを発生させる命令が含
まれており、一定時間内に少なくとも一つのパルスが発
生するように作成されている。制御装置４または５が正
常に動作中は常に一定時間内に一つ以上のパルスが発生
し、このパルスは制御装置４または５の第２のマイクロ
プロセッサである診断プロセッサ１６に入力される。診
断プロセッサ１６はパルスの周期を常に測定し一定時間
経過してもパルスが入力されない時は、制御装置４また
は５に異常状態が発生したは判断する。

上記のように、制御装置４の障害がマイクロプログラム
の実行を不可能にするような場合には、インタフェース
信号線がアクティブ状態となったり下位装置をリザーブ
したまま処理が中断される。

マイクロプログラムの実行を不可能にする障害が発生ず
ると、マイクロプロセッサ１３は、パルス信号発生回路
１４にパルスを発生させる命令を実行できなくなるため
、一定時間内にパルスの発生ができなくなり、診断プロ
セツサ１６は制御装置４の障害発生を検出することとな
る。制御装置４の異常を検出した診断プロセツサ１６は
、インタフェース制御回路１５を制御し、アダプタイン
タフェース制御回路１２を制御してインタフェース信号
線のアクティブ状態をリセットしさらに下位装置のリザ
ーブ状態も解除しこれを切り離す。さらにチャネルイン
タフェース制御回路１０も制御して制御装置４の機能停
止も実行する。

診断プロセッサ１６が上記動作を実行することにより中
央処理装置１による交代バスリトライが実行された場合
、第２図において制御装置４によるインタフェースのリ
セットと下位装置のリザーブ状態が解除されているため
、制御装置５によるアクセスが正常に実行され、中央処
理装置１の処理は正常に継続することができ、システム
ダウンとなることはない。

本発明の特徴は、第１図において、パルス信号発生回路
１４、インタフェース制御回路１５および診断プロセッ
サ１６からなる異常制御手段を設けたことにある。なお
この異常制御手段はこれに限定されることなく他の回路
によっても達成することができる。

〔発明の効果〕

以上説明したように本発明は、情報処理システムのシス
テムダウンとなるような制御装置の障害発生に対し、例
えば簡単なパルス信号発生回路と、インタフェースを制
御するインタフェース制御回路と診断プロセツサからな
る異常制御手段を付加することにより、たとえ、制御装
置の−っが障害となっても、システムダウンを生じるこ
となく、システムの信頼性を向上させる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック構成図。 第２図は二重構成システムの一例を示すブロック構成図
。 １・・・中央処理装置、２．３・・・チャネル、４．５
・・・制御装置、６・・・アダプタ、７．８・・・磁気
ディスク装置、１０・・・チャネルインタフェース制御
回路、１１・・・転送回路、１２・・・アダプタインタ
フェース制御回路、１３・・・マイクロプロセッサ、１
４・・・パルス（８号発生回路、１５・・・インタフェ
ース制御回路、１６・・・診断プロセツサ。 特許出願人　　°１１ａ″′：１“　　゛・、代理人　
　弁理士　井　出　直　孝　　　、；実施例 第１図 二重構成システム例

Claims (1)

【特許請求の範囲】
1. （１）二重構成をとるサブシステムの上位装置と下位装
   置との間に接続され、上記上位装置の指示に基づき内蔵
   するマイクロプロセッサの制御により上記下位装置を制
   御する制御装置において、上記マイクロプロセッサの動
   作を監視し、正常に動作しなくなった場合、上記下位装
   置を切り離す制御を行う異常制御手段を 含むことを特徴とする二重構成システムの制御装置。