JPS6279680A - 超電導スイツチング回路 - Google Patents

超電導スイツチング回路

Info

Publication number
JPS6279680A
JPS6279680A JP60217933A JP21793385A JPS6279680A JP S6279680 A JPS6279680 A JP S6279680A JP 60217933 A JP60217933 A JP 60217933A JP 21793385 A JP21793385 A JP 21793385A JP S6279680 A JPS6279680 A JP S6279680A
Authority
JP
Japan
Prior art keywords
superconducting
magnetic shielding
film
shielding film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60217933A
Other languages
English (en)
Other versions
JPH0513392B2 (ja
Inventor
Yoshinobu Taruya
良信 樽谷
Ushio Kawabe
川辺 潮
Shinichiro Yano
振一郎 矢野
Mikio Hirano
幹夫 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP60217933A priority Critical patent/JPS6279680A/ja
Publication of JPS6279680A publication Critical patent/JPS6279680A/ja
Publication of JPH0513392B2 publication Critical patent/JPH0513392B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は極低温(,4,2K)において動作させる超電
導スイッチング回路に係り、特に超電導スイッチング回
路中の高密度集積化に好適な磁気遮蔽膜の構造および構
成に関するものである。
〔発明の背景〕
従来超電導材料を用いたスイッチング素子あるいは回路
においては、磁気遮蔽膜が用いられ、この磁気遮蔽膜に
は超電導膜が使用される。この超電導磁気遮蔽膜の役割
はいくつかある。すなわち、いわゆる磁気遮蔽による雑
音除去、超電導配線における磁場および電流の均一分布
、磁場結合型ジョセフソンスイッチングゲートにおける
ゲートへの磁場集中効果などである。このような超電導
磁気遮蔽膜の構成および仕様に関しては、ジエイ・エイ
チ・グライナ(J 、 H、G reiner)らの「
ジョセフソン集積回路の作製工程JIBMジャーナル・
アンド・リサーチ・オブ・ディベロップメン上24巻1
95頁、1980年(” F abricationP
rocess for Josephson Inte
gratedCircuits″I B M J 、 
Res、 Develop、 Vol。
24.195.1980)に詳述されている。
ところでジョセフソン接合は通常ニオブ系の超電導材料
が用いられているが、ニオブ膜等は必ずしも単結晶であ
る必要はなく、多結晶体であっても超電導1−ンネル特
性に悪影響を及ぼさない。したがって、ジョセフソン接
合を用いた集積回路は下地基板材料として、単結晶、多
結晶あるいは非晶質の何れでも良い。このことは、ジョ
セフソン接合を用いた集積回路において、3次元の集積
化が可能であることを示している。
一方ジョセフソン朶積回路を3次元化する場合、磁気遮
蔽膜の役割が重要となる。すなわち、磁気遮蔽膜を用い
て一方の層において発生した磁場が、他方の層に漏れな
いようにする必要がある。
〔発明の目的〕
本発明の目的は、とくにジョセフソン接合等、スイッチ
ング素子を多層化した、3次元超電導集積回路において
、漏洩磁束の影響によりスイッチング素子の動作余裕の
低下、あるいは誤動作することを阻止するための磁気遮
蔽膜の構造を与えるものである。
〔発明の概要〕
3次元超電導集積回路において、最も問題となるのは磁
束のトラップである。たとえば2枚の平行な超電導平板
の臨界温度が等しく、室温から冷却されたとき、臨界温
度以上の温度において超電導平板間に存在した磁場は、
臨界温度以下に冷却したとき、超電導平板間にトラップ
された状態に留まる。超電導臨界温度に高低差を有する
磁気遮蔽膜を用いればこのような問題は解決されるが、
Nbの窒化物であるNbN(臨界温度15K)や、八−
15型化合物であるNb 3 Sn (@昇温度18K
)、V3Si(臨界温度17K)等は磁場侵入深さが2
00〜500nmと大きく、これらの超電導膜単独では
十分な磁気遮蔽効果を持たない。
以上の点を考慮して、スイッチング素子を多層化した。
3次元超電導集積回路における磁気遮蔽膜の構造および
仕様として以下の様にした。
すなわち、スイッチング素子を含む超電導集積回路が2
層から成る場合、少なくとも一層の磁気遮蔽膜を各層超
電導集積回路の間に挟む。
スイッチング素子を含む超電導集積回路が2層あるいは
これ以上の層から成る場合、最外層に配列された磁気遮
蔽膜を最も臨界温度の低い超電導材料により構成し、順
次最外層より2番目の磁気遮蔽膜を2番目に臨界温度の
低い超電導材料により構成し、最内層に配列された磁気
遮蔽膜を最も臨界温度の高い超電導材料により構成する
NbN膜等磁場侵入深さが200nm以上の超電導材料
を磁気遮蔽膜として用いる場合、磁気遮蔽膜を3層構造
とする。中間層を高臨界温度超電導材料とし、両側層を
Nbなど磁場侵入深さが1100nあるいはこれ以下で
ある超電導膜とする。
〔発明の実施例〕
本実施例において多層化された超電導回路の構成および
製造方法について述べる。
第1図は超電導回路が2層になった場合の、回路断面図
を示したものである。各層の超電導回路は、ジョセフソ
ン接合を用いたスイッチング素子と抵抗膜3および層間
絶縁膜2から成る。ジョセフソン接合は下部電極4およ
び下部電極5をNb膜とし、トンネル障壁層6はAQ酸
化物から成る。
抵抗膜3は窒素を混入したMo膜とした。層間絶縁膜は
S10とした。最下層および最上層の磁気遮蔽膜1.9
はNbとした。超電導回路間の磁気遮蔽膜7,8はNb
7.NbN3およびNb7の3層構造とした。
各層の厚みに関しては、ジョセフソン接合の下部電極を
兼ねたNb配線膜4の膜厚は200nm。
ジョセフソン接合上都電iNb膜5の膜厚は300膜m
、抵抗膜3の膜厚は100 n m r最下層Nb磁気
遮蔽膜1の膜厚は200膜m、最上層Nb磁気遮蔽膜9
の膜厚は500膜m、超電導口路間磁気遮蔽膜7,8中
のNb膜厚は200膜m。
NbN膜の膜厚は300膜mとした。層間絶縁膜の膜厚
は上下に位置する配線膜の膜厚の中間値とした。超電導
配線膜のパターン形成加工により除去された部分はSi
膜膜により埋戻しを行った。
つぎに多層化された超電導回路の製造方法について述べ
る。Siウェハ上にスパッタ法により、最下層の磁気遮
蔽膜用Nb膜1を200 nmの厚さに形成した。レジ
ストパターンの形成を行った後、CF4ガスによる反応
性イオンエツチングにより、磁気遮蔽膜パターンの形成
を行った。Nb膜のエツチングにより除去された部分は
Si膜膜により埋戻した。
磁気遮蔽膜上の810層間絶縁膜2は真空蒸着法により
膜形成するとともに、リフトオフ法によりパターン形成
を行った。
つぎに窒素を不純物として含んだMO抵抗膜3をスパッ
タ法により形成した。抵抗膜の膜厚は50nmとした。
レジストパターンの形成を行った後、Arによるイオン
ビームエツチングにより。
抵抗膜パターンの形成を行った。後のエツチング除去程
において、抵抗膜がエツチングされるのを防止するため
に、配線とのコンタクト以外の部分にSiO保護膜を被
覆した。SiO保護膜の厚みは1100nとした。
さらに、ウェハ表面層をArによる高周波スパッタによ
りクリーニングした後、ジョセフソン接合の形成を行っ
た。ジョセフソン接合は下部電極Nb模膜4.AQ化物
トンネル障壁層6.および上部電極Nb膜5を連続的に
形成した後に、レジストパターンを形成する工程、反応
性イオンエツチングにより加工を行う工程、およびエツ
チング除去した部分を810膜により埋戻す工程を通じ
て形成した。以上述べた抵抗膜とジョセフソン接合の組
合せにより、電流注入直接結合型論理回路を構成した。
この上に膜厚400nmのSio層間絶縁膜2を形成し
た。
つぎに超電導回路LXjの磁気遮蔽膜7,8を形成した
。両側Nb膜7の形成方法はすでに述べた通りである。
NbN膜8はArと窒素の混合ガス雰囲気中でNbター
ゲットのスパッタを行うことにより、形成した。作製し
たN b N膜の超電導臨界温度は15にであった。
さらに第二層の超電導論理回路の形成を行ったが、基本
的な形成方法は第一層と同様である。
最後に膜厚500nmの磁気遮蔽Nb膜9を形成し、反
応性イオンエツチングにより必要とする部分以外を除去
することにより、回路全体を完成させた。
以上のごとく完成した二層超電導回路をFe−Ni系高
帯磁率板によって覆うとともに、液体ヘリウム温度に冷
却した。液体ヘリウム温度において回路動作を行わせた
ところ、数十ゲートから成る論理回路において、磁束の
トラップによると見られる回路の誤動作は皆無であった
なお1層間絶縁膜として用いたSi膜は熱伝導率が低い
ので下層回路における発熱を放散し廻い。
したがって、集積度に限界を与える。S10膜の代りに
Si膜を用いた場合、液体ヘリウムへの放熱の点で有効
であった。
〔発明の効果〕
以上述べたごとく1本発明によれば、超電導回路の多層
化によって回路の高密度化をはかることができる。高密
度化の程度は、当然のことながら回路の積層数に比例す
る。超電導回路をこのように3次元的に集積化できる理
由は、回路素子がNb膜膜条多結晶体より構成され、下
地材料の種類を問わないことによる。
本発明における第2の効果は1本発明に示した磁気遮蔽
膜構成を用いろことにより1回路への磁束トラップを低
減できることである。
本発明における第3の効果は、本発明に示した磁気遮蔽
膜構成を用いることにより、磁気遮蔽膜の有効磁場侵入
深さを短かくできるので、超電、導配線を伝播する信号
の伝送速度を低下させることは無い。
【図面の簡単な説明】
第1図は二層構造超電導回路の断面図である。 1・・・・・下層Nb磁気遮蔽膜、2・・・・・・Si
O層間絶縁膜、3・・・・・・Mo抵抗膜、4・−・・
・・Nb下部電極膜、5・・・・・・Nb上部電極膜、
6・・・・・・AQ酸化物障壁層、7・・・・・・中間
層Nb磁気遮蔽膜、8・・・・・・中間層N b N磁
気遮蔽膜、9・・・・・・上層Nb磁気遮蔽膜。

Claims (1)

  1. 【特許請求の範囲】 1、超電導膜より成る超電導スイッチング素子より構成
    される超電導スイッチング回路において、超電導膜より
    成る磁気遮蔽膜の両側面に超電導スイッチング素子を配
    列することを特徴とする超電導スイッチング回路。 2、特許請求の範囲第1項において、前記磁気遮蔽膜を
    複数枚有し、それぞれの磁気遮蔽膜の両側に超電導スイ
    ッチング素子を配列し、かつ最外層に配列された磁気遮
    蔽膜を最も超電導臨界温度の低い超電導材料により構成
    し、順次最外層より内側の磁気遮蔽膜を超電導臨界温度
    の高い超電導材料により構成し、最内層に配列された磁
    気遮蔽膜を最も超電導臨界温度の高い超電導材料により
    構成することを特徴とする超電導スイッチング回路。 3、特許請求の範囲第1項又は第2項において、前記磁
    気遮蔽膜は3層の超電導膜により構成され、内層の超電
    導膜臨界温度が両外層の超電導膜臨界温度より高いこと
    を特徴とする超電導スイッチング回路。 4、特許請求の範囲第3項において、前記磁気遮蔽膜は
    、両外層の超電導膜をNbとし、内層の超電導膜をNb
    より臨界温度の高い超電導膜となすことを特徴とする超
    電導スイッチング回路。
JP60217933A 1985-10-02 1985-10-02 超電導スイツチング回路 Granted JPS6279680A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60217933A JPS6279680A (ja) 1985-10-02 1985-10-02 超電導スイツチング回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60217933A JPS6279680A (ja) 1985-10-02 1985-10-02 超電導スイツチング回路

Publications (2)

Publication Number Publication Date
JPS6279680A true JPS6279680A (ja) 1987-04-13
JPH0513392B2 JPH0513392B2 (ja) 1993-02-22

Family

ID=16711985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60217933A Granted JPS6279680A (ja) 1985-10-02 1985-10-02 超電導スイツチング回路

Country Status (1)

Country Link
JP (1) JPS6279680A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382754B1 (ko) * 1996-10-31 2003-07-22 삼성전자주식회사 메모리 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5350986A (en) * 1976-10-20 1978-05-09 Fujitsu Ltd Josephson integrated circuit by multilayer structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5350986A (en) * 1976-10-20 1978-05-09 Fujitsu Ltd Josephson integrated circuit by multilayer structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382754B1 (ko) * 1996-10-31 2003-07-22 삼성전자주식회사 메모리 소자

Also Published As

Publication number Publication date
JPH0513392B2 (ja) 1993-02-22

Similar Documents

Publication Publication Date Title
US4554567A (en) Superconductive integrated circuit incorporating a magnetically controlled interferometer
JPS58200586A (ja) ニオブ−絶縁体−ニオブのジヨセフソンのトンネル接合デバイスのその場製造の方法
Tolpygo et al. Self-and mutual inductance of NbN and bilayer NbN/Nb inductors in a planarized fabrication process with Nb ground planes
EP0115428B1 (en) Superconducting switching device
JPS6279680A (ja) 超電導スイツチング回路
US5227645A (en) Dc squid element with quasi-planar-type josephson junction
JPH0766462A (ja) 超伝導回路
JP4380878B2 (ja) 超電導素子およびその製造方法
JPH0322711B2 (ja)
JPS5923120B2 (ja) 多層構造によるジヨセフソン集積回路
Nakagawa et al. Fabrication process for Josephson computer ETL-JC1 using Nb tunnel junctions
JPH025580A (ja) 超伝導ビデオ検波素子
JP2842281B2 (ja) 酸化物超電導磁束トランスとその製造方法
JPS6196782A (ja) 超電導集積回路用配線
JPS61181178A (ja) ジヨセフソン接合素子とその製造方法
JPS63224274A (ja) 超電導装置
JP2768276B2 (ja) 酸化物超電導接合素子
JP2994304B2 (ja) 超伝導集積回路および超伝導集積回路の製造方法
JPS5979585A (ja) ジヨセフソン接合素子とその製造方法
JP2989943B2 (ja) 超電導集積回路の製造方法
JPH053754B2 (ja)
JP2004247540A (ja) 超伝導素子、超伝導機器、及び超伝導素子の製造方法
JPS61244078A (ja) 超伝導線路の作製方法
JP2829173B2 (ja) 超電導素子
Pepe et al. Whole-wafer fabrication process for three-terminal double stacked tunnel junctions

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term