JPS628079A

JPS628079A - 任意パタ−ンの高周波パルス送信用装置とかかる装置を備えた無線ナビゲ−シヨンシステム

Info

Publication number: JPS628079A
Application number: JP61152830A
Authority: JP
Inventors: ドミニック・エーリンゲル; ジャン−ピエール・スセット
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1985-07-02
Filing date: 1986-07-01
Publication date: 1987-01-16
Also published as: EP0209178B1; FR2584547A1; DE3681215D1; EP0209178A1; US4760587A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は、その変調入力に印加される変調信号に関連
したパルスをその出力で供給するための変調制御入力に
取付けられた高周波信号発生器と変調人力にパルスを供
給するための変調信号発生器とを具えた任意パターンの
高周波パルス送信用装置に関する。

こ発明はまたかかる装置を具えた無線ナビゲーションシ
ステムに関する。

米国特許第４．４５５．５５６号はまたこの形の装置と
無線ナビゲーションシステムに関する。

この種の装置は今日では受信および送信パルス間の時間
をより正確に測定するために要求さている。これらパル
スのパターンは使用される周波数スペクトルの過負荷が
な（正確に測定されるよう設計されてきた。

この発明は変調信号への高周波信号発生器の応答で発生
するある種のゆらぎ、主として熱的なものがあっても観
測される任意パターンの高周波パルス送信用装置を提供
せんとするものである。

この目的のため、本発明になる前文に規定した種類の高
周波パルス送信用装置は、送信されるパルスの複製を供
給するための複製回路と、この複製を前記パターンと比
較し変調信号発生器信号を変える制御回路を具え、それ
で前記複製が前記パターンに一致するという特徴を有し
ている。

以下添付図面を参照し本発明がどのように実施されてい
るかを適切に説明するが、本発明はこれにより限定され
るものではない。

第１図において高周波パルス送信用装置ｌは、連続する
高周波信号を供給する発振器６と高周波増巾器８とから
なる高周波信号発生器５を有している。その入力１０に
印加される増巾器供給電圧は増巾器８の出力で信号を変
調するために操作される。この人力１０は発生器５の変
調入力を構成する。

この変調方法は、ＭｃＧＲＡＷ−旧ＬＬ　ＢＯＯＫ　Ｃ
ＯＭＰＡＮＹより出版されたＪｏｈｎ　ＭＡＲＫＵＳに
よるＢＬｔＩＣＴＲ［１ＮＩＣＣＩＲ−ＣＵＩＴＳ　Ｍ
ＡＮＵＡＬ）８８７頁、題名“３５−　Ｍ）ｌｚ　６−
１ｔ　ＮＡＲＲＯトＢＡＮＤ　Ａ−Ｍ　ＴＲＡＮＳＭＩ
ＴＴＢＲ’″の図表に示されてｌ、Ｎる。この方法は明
らかに他の周波数に外挿される。

かく発生器５の出力を構成する゛増巾器量力は、供給さ
れるパルスが空中に送信されるよう送信ライン１２を介
してアンテナ１４に接続される。

この例で記載された装置１は精確なＯＥＭ　　（距離測
定装置）ナビゲーション　システムに適切なパルスを供
給するよう意図されている。このパルスの形は第２図に
示されており、Ａはパルスの振巾ｔは時間である。この
パルスは振巾１０％と９０％間の立上り時間ｔｒが１．
２μｓより小さく（第２図ではｔｒは約０．８２μｓ）
、振巾５０％の巾ｔｐは約３．５μｓという特徴があり
、加うるに振巾５％と３０％間の書かれた線形領域ＺＬ
がある。このパルスはその信号を入力ｌＯに供給する変
調信号発生器１５で発生される。発生器１５は前述のパ
ターンの信号を供給できるが、その変調人力１０に印加
される信号に対する信号発生器５の応答における非線形
性と若干の非信頼制故に問題がある。

増巾器８への供給電圧が変調電圧として用いられる説明
例では、最初の問題は増巾器に用いられるトランジスタ
に依存するＩＯＶと３０Ｖ間で変る伝導間値に起因する
。い−かえれば送信されるパルスの形は、その振巾が伝
導閾値より高い時のみ人、　　力１０に印加される電圧
の形と同等だが、わずかの非線形性がある。

本発明では、これらの非線形性と閾値問題を取除くため
に、装置１はまず送信されるパルスの複製を供給する複
製回路１８を有し；この回路はライン１２に結合する方
向性結合器２０と出力に送信されるパルスの形を表わす
電圧をかく供給する検出器２２とからなっている。装置
１はまたこの複製を前記パターンと比較し変調信号発生
器１５からの変調信号を変え、それで前記複製が前記パ
ターンと一致するようマイクロプロセッサ−アセンブリ
ー２５から組成される制御回路を具えている。

変調信号発生器１５は第１図示のごとくその出力信号へ
の変換に全く適している。変調信号はまずアセンブリー
２５のメモリ形成部分に含まれる数値サンプルの形態で
生成され；これらサンプルは次に記録されるべきサンプ
ルを受取る入力２８と数値・アナログ変換器３０ヘサン
プルを供給する出力２９に取付けられた“送信”メモリ
２７に記憶され、変換器３０の出力は発生器５の変調入
力１０に接続される。この送信メモリ２７の読取りアド
レスコードは、そのリセットに印加され、る信号ＭＺが
認めるならばクロック３４のパルスを計数する計数器３
２から送られる。このコードはアドレスコード選択器３
６を通過し、その位置は信号ＷＥにより制御され、また
送信メモリ２７の読取り・書込み制御に印加される。

かくてＷＥの第１の値で（ＷＥ＝　１　）　、メモリ２
５は読取るべくセットされ、それでその出力１０でのサ
ンプルのアドレスは、ＷＥの第２の値で（Ｗε＝０）、
計数器３２により与えられ、そのメモリは書込むべくセ
ットされそしてその入力２８にあるサンプルが記憶され
るアドレスは割当てアドレスラインＢＵＳＡを介してア
センブリー２５により与えられ；記録されるべきサンプ
ルはかくてアセンブリー２５から送られるが、割当てデ
ータラインＢＵＳＤにより送信される。変調信号はアセ
ンブリー２５により決まるあるサンプルの値を変えて変
更される。

このアセンブリー２５は最も通常の形態をとる：マイク
ロプロセッサー、こ５ではモトローラ製６８０９と、操
作プログラムとメモリ２５に記憶されるべきサンプルの
ようないくらかの定数の値を含むリード・オンリメモリ
（ＲＯＭ）と揮発性メモリ（ＲＡ１４）。

このアセンブリーは割込みパルス発生器３８の出力に接
続される入力ＩＲＱを有する。それが供給するパルスは
周期的で、アセンブリー２５の操作を支配する“主プロ
クロラム”のランニングに周期的に割込む。これらの割
込みは“割込みプログラム”への遷移に対応する。すべ
てこれは以下のこの説明のなかで述べる。

転送されるパルスの持続期間では、パルスごとに２つの
値のみが複製回路１８の出力で受取られる。

それらの１つはクロック回路３４により発生されるパル
スを計数するサンプリング計数器４０の手段で決定され
、回路３４の零・通過信号はフリップ・フロップ“Ｄ”
４２を介してスイッチ４４を閉ぢるよう動作しく短く）
二ホールド回路４８はかく受取られるアナログ値を保持
する。本発明の変調範囲のピ一りに対応するもう１つの
値はスイッチ４６が短く閉ぢるや否や受取られ、これは
単安定回路５０により決まり、送信トリガ信号εＭｌ　
の出現から計数される時間ｔＭ後に発生する。最大変調
信号に対応するこの時間は（第２図参照）、最大値が一
般に平坦なので精確に決められる必要はない。このピー
ク値はホールド回路４９にアナログ形態で記録される。

アナログ・数値変換器５０は回路４８と４９に記憶され
たサンプルを変換するに適している。その入力は回路４
８と４９のそれぞれの出力ｓｐとＳＣに信号ＩＣＰによ
り制御される選択器５２を介して連接される。

数値サンプルが表われるこの変換器５０の出力はライン
ＢＵＳＤに接続される。信号ＮＩＶは、しかしながらこ
のサンプルを確認するには活性であらねばならぬ。

その入力がラインＢＵＳＡに接続されるアドレスデコー
ダ５４は種々の信号を供給する：ＢＭＩ　、　ＮＩＶ　
。

ＬＥＣ、ＺＥＣ＋’　ＦＦＡ　とＣ０ＲＥ　０信号ＥＭ
Ｉ　（！：ＮＩＶ　ハすでに説明してきた。信号ＣＯＭ
はレジスタ５８がラインＢＵＳＤからのデータを記録す
るのに使用される：活性時に信号ＺＥＣはフリップ・フ
、ロツプ４２を零にする；活性時に信号ＬＢＣはライン
ＢＵＳＤからのデータを計数器４０にロードする。信号
ＢＭＩがパルスの送信に必要な時間中単安定回路６０に
より発生する信号ＭＺの送信を生じさせるのは注目すべ
きことである。３段増巾器６２の通過段での制御に印加
される信号ＦＦＡは選択器６５の位置を表わす値ＦＡの
テストを供給する。増巾器６２の出力はラインＢＵＳＤ
の１つのワイヤに接続される。レジスタ５８は種々の信
号ＩＣＰ、　ｌ！１８やＣ８を供給し、それらについて
はすでに説明した。

本発明の目的は、前記領域ＺＬを線形にするため特別の
ステップを取る間そのパターンでのパルスを供給するに
ある。

本発明の装置は以下の方法で作用する。

それは“ＭＴＲＡ”、　　”ＭＬＤ　”とＭεＭｌ”と
呼ばれるサブルーチンのランニングに基づいている。こ
れらのサブルーチンは発生器３８の出力に“１″が表わ
れるや否や呼びこまれ、その結果パルスＩ′１゜１２、
１３．　＋４．１５．　　などが生じる。（第３図参照
）。

これらのパルスは周期的に現われ（すなわち６．３８ｍ
５毎）、サブルーチンが常に同じ順番でくり返えされて
操作するのは注目すべきことである。これらの間隔はこ
れら種々のサブルーチンのランニングのため十分長くな
ければならない。サブルーチンのランニングの終端と新
しい割込みパルスの出現との間の残りの時間は主プログ
ラムＰＰによりなされる種々のジョブ用に使用されても
よく、本発明はそれらには関係がない。にもか＼わらず
本発明の装置の動き出しはじめには、ジョブの１つは装
置の操作で取る種々のメモリ位置の内容を初期化する（
第４図ボックスＫＯ参照）。“０”がメモリ位置ＮＦと
ＦＯＥのこのボックスＫＯに置かれる；付録にはこれら
種々のメモリ位置での値の意味を示しである。

第５図はこれら種々の割込みの管理フローチャートであ
る。割込みパルスが現われるや否や、ＦＡの値がテスト
され（ボックスに１）、そのため信号ＦＦＡが発生され
る。もし“１”でなければ本発明に少しも関係のないジ
ョブがなされ、それ故記述されていない（ボックスに２
）。ＮＦの値は次に１単位だけ増大され（ボックスに３
）そしてこの値は次に種々のサブルーチンＭＴＲＡ、　
ＭＬＤとＭεＭＩが規定されたごとくランするようテス
トされる（ボックスに４とに５）。もしＮＦが２より高
ければ（ボックスに４）、それは零と置かれ（ボックス
に６）サブルーチンＭＥＭｌはランする（ボックスに７
）。このサブルーチンのランニングが終ると主プログラ
ムへの復帰ＲＴＩがなる（ボックスに８）。値ＮＦはボ
ックスに４に示されるテストが否定であれば再びテスト
される。もし値ＮＦが“・２”であればサブルーチンＭ
ＬＤはランされ（ボックスに９）復帰が主プログラムに
なされる（ボックスに１０）。もしボックスに５のテス
トが負であれば、サブルーチンＭＴＲＡはランしくボッ
クスに１１）、次に復帰が主プログラムになされる。

前述の種々のサブルーチン、すなわちＭＴＲＡ。

ＭＬＤとＭＩＥＭｒが詳細に説明される前に、種々のジ
ョブについて以下に要約するニーサブルーチンＭＴＲＡの目的は送信パルスを特殊なパ
ターンとするためになされる補正を計算することである
。

一すブルーチンＭＬＤの目的はラインの送信メモリ２７
のローディングにサブルーチンＭＴＲＡになされた補正
を生じさせることである。

一すブルーチンＭＥＭＩの目的は、高周波発生器５によ
り送信される波が適切に変調されるよう送信メモリ２７
が読取られ、かくてホールド回路４８に線形になるよう
送信されるパルスの部分の値やホールド回路４９にパル
スのピーク値を記憶させる。

これらサブルーチンの各々を以下詳細に説明する。

サブルーチンＭＴＲＡ　（第６図のフローチャート参照
）このサブルーチンは本質的に２つのブランチＢＲＩと
ＢＨ３に分割される。ブランチＢＲＩ　はＦＤ［Ｅ＝０
（ボックスに２０にてテストされる値）に関し、すなわ
ち装置の動きはじめでＦＡの値“ｌ”が検出された後実
行される。このブランチＢＲＩは初期設定フェーズであ
る。第６図でこのフェーズは２つのボックスに分類され
る：第１のボックスに２１では、種々の値が初期化され、す
なわち値“１”が量ＦＤＥ、　ＦＳＬに置かれ；値“０
”が量ＦＡＰ、　ＦＣＯ，ＦＡＬ、　ＢＳＬに置かれ；
値“Ｔｍ”が量ＴＶＣにそして値“ＢＳＳ　　”が量Ｂ
ＥＣに置かれる。

第２のボックスに２２では、線形領域ＺＬで送信される
べきパルスの振巾を表わす５つの初期設定サンプルがア
ドレスＴＲＰ　’ではじまる参照テーブルから読取られ
る。これら５つのサンプルはアドレスＴＣＲではじまる
他のテーブルに記録され、それは補正されそうなサンプ
ルが置かれる場所である。

もし値ＦＤＢが“０”でなければ、ブランチＢＲ２の方
へ遷移し、これは種々のサブルーチン“ＥＳＬ”。

“ＦＡＰ”、“ＩＥｃＯ”と“ＦＡＬ”へのコールを表
わす種々のボックス（Ｋ２６．　Ｋ２７．　Ｋ２Ｓとに
２９）からなっている。これらサブルーチンは値ＦＳＬ
　（に３Ｑ）、　ＦＡＰ（Ｋ３１）、　ＦＣＯ（Ｋ３２
）　とＦＡＬ　（Ｋ３３）でなされる種々のテストが肯
定と判明、すなわち“１”に等しい時のみランする。こ
れら種々のサブルーチンは後で説明する。

サブルーチンＭＬＤ　　（第８図と関連した第７図の）
このサブルーチンは、発生器５により放出される波がア
ンテナ１４へまさに送信され始めるよう、増巾器１０の
変調入力に印加されねばならぬ電圧に本質的に対応する
閾値ＢＳＬの１／１６に等しい値ＢＰＴの計算から始ま
る。かくて値ＢＰＴは零から出発する値ＢＳＬを得る累
進を表わす。１７のサンプルはそれらの値はＢＰＴに等
しい増分で０から１６にわたって変化する。ＢＰＴ（ボ
ックスに４１）はそのアドレスコードがＡＤＭＩＥであ
る送信メモリに０から１６にわたりＡＤＭＢアドレスに
記憶される。値ＢＳＬ　　（ボックスに４２）はアドレ
ス１７から４１に置かれる。パルスのダイナミック（ｄ
ｙｎａｍｉｃ）は次に閾値から計算される；これらダイ
ナミックはＢＬＩ　＝　５ＦＦ−ＢＳＬのようなもので
ある；公知のように、シンボルＳＦＦは１６進法で値２
５６を表わす。アドレスがＴＣＲで始まるテーブルの５
つのサンプルはボックスに４４で処理される。各サンプ
ルが取上げられ、ＢＬＩ倍され、値ＢＳＬが加算されそ
してサンプルはＡＤＭ８アドレス４２から４６に置かれ
る。同じ処理が、ボックスに４５のＴＲＰで始まるアド
レスを備えたＲＯＭのテーブルのサンプルに関して実行
される。かく処理されたサンプルはＡＤＭＥアドレスで
４７から１０３に置かれる。

あまりに高い閾値に原因する変調曲線の急激な低下を防
ぐため、次の処理がボックスに４６の始でなされる。値
ＢＳＬがマイクロプロセッサ−レジスタＡに置かれる。

この値は次にテストされる（ボックスに４７）。もしこ
の値が“４”より低いか等しい時は、値“０”が値２５
５までのすべての残りのＡ　Ｄ　？４　Ｂアドレスに置
かれる（ボックスに４８）。もし値が“４”より高い時
は、４が値Δより減算されこの値Ａ−４は次のＡＤＭＢ
アドレスに置かれ（ボックスに４９　）　、ＡはＡ−４
で置き代えられ（ボックスに５０）、ボックスに４７で
示されるテストがＡが“４”より低いか等しくなるまで
くり返えされる。

第８図はこのサブルーチンＭＬＤにより得られる変調曲
線である。フローチャートから曲線への黒い矢印は、短
いダッシュで分離される曲線各部についてボックスに４
１．　Ｋ４２．　Ｋ４４．　Ｋ４５．　Ｋ４９とに４８
の帰与を示す。図面を明瞭にするため、曲線は連続で示
されているが実際は“ステップ状”である。

サブルーチンＭＥＭＩ　（第９図フローチャート参照）
このサブルーチン（ボックスに６０）は次により始まる
ニー計数器４０のフェーズロードにより、この計数器の内
容は値ＢＢＣに等しくなる；−送信メモリを読取り位置
にセットすることにより（ＷＥ＝１）；−そしてその確
認により（Ｃ３＝　Ｏ）。コードは次にラインＢＵＳＡ
上に発生され、それはアドレス　バスデコーダにより確
認され、ＥＭＩ　に活性値を与え（ボックスに６１）そ
してこれは第１のパルスの送信をトリガーする；送信計
数は信号ＭＺにより単安定回路６０の出力で開放される
。附加的な測定はしないで、パルスのサンプルは計数器
４０の内容に依存して取出されホールド回路４８に、ピ
ーク値に対応するサンプルはホールド回路４９に記憶さ
れるだろう。

１８μｓの期間が送信モード（ボックスに６２）（すな
わちモードＸＦＡ　）に対応する経過として許され、そ
の后第２のパルスがトリガーされる（ボックスに６３）
。アナログ・数値変換器５０の人力は次にホールド回路
４８の出力“ｓｐ”に接続されアナログ・数値変換の完
成に必要な時間“ｔｃ”が経過として許される（ボック
スに６５）。変換値はメモリＢＰに置かれる。この目的
で、コードがラインＢＵＳＡで発生され、それはデコー
ダによりデコードされる時信号ＮＩＶの活性値を供給す
る（ボックスに６６）。

変換器５０は次にホールド回路４９の出力“ｓｃ”に接
続され、信号ＩＣＰに適する値を発生しくボックスに６
７）、変換が待ちにはいり（ボックスに６８）そしてこ
の値はメモ１Ｊ８ｃに記憶される。次に（ボックスに７
０）、送信メモリは書込みのためセットされ（ＷＥ＝　
Ｏ）そして接続が断たれる（Ｃ３＝　１　’）。

このプログラムはボックスに７５で始まり、それは値Ｂ
Ｐのテストを示し、変換後＄０１より大きいかどうかを
しらべる。ＢＰのこの値は計数器４０に記録された値Ｂ
ＳＳのために得られることが思いおこされるであろう（
ボックスに２１参照）。それはパルスの開始に対応する
。もし値がより低ければ、ボックスに７６で示されるテ
ストがなされる。値ＢＳＬが２だけ増される前に（ボッ
クスに７６）、それ故この値が許容最大閾値この場合＄
ＩＦと匹敵しうるかどうかを見るためボックスに７６で
チェックがなされる。テストが否定であれば、装置がブ
レークダウン（ｂｒｅａｋ　ｄｏｗｎ）されたとみなさ
れ（ボックスに７８）なんら他の作用が行われない。１
変位ＢＳＬが増加されると、種々のピーク値ＢＣがアド
レスＴ［１１で始まるテーブルに記録されるだろう。ま
ず第１にＳボックスに７９）、このテーブルのポインタ
を構成するＴＶＣの値のテストがなされる。この値がｒ
ｍ＋６０に到達すれば、すなわち６０のピーク値が記録
されれば、サブルーチンは終結とみなされる。

ボックスに８０、サブルーチンＭＴＲＡをトリガーする
次の割込みパルスはサブルーチンＢＳＬをランさせる原
因となるのは注目されるべきで、ＦＳＬには何ら変化が
なされていなかったからである（ボックスに３０参照）
。ボックスに７９におけるテストが否定の場合には、ボ
ックスに８１への遷移がなされ、ここで値ＢＣはポイン
タＴＶＣの内容により示される位置に置かれ、このポイ
ンタは１だけ増加される。

ボックスに７５に示されたテストに帰ってみよう。

もし肯定であれば、他のテストが値ＢＰでなされる（ボ
ックスに８２　）　　；この値が＄０．５を越えれば、
値ＢＰは無視されサブルーチンＥＳＬ　、の実行は終結
される（ボックスに８３）。ボックスに８２で示される
テストが肯定ならば、最大閾値ＢＳＭがセットされそれ
はその後それを越えないだろう。この値はＯ３Ｍ＝ＢＳ
Ｌ　＋＄ＯＡである（ボックスに８４）。値ＦＳＬは次
に“０”に置かれ（ボックスに８５）、すなわちこのサ
ブルーチンεＳＬの目的は達成されたと見なされ、通常
は次の実行はない。十分パルスが記録されたかどうかを
チェックする前にピーク値の５と２０％を計算する準備
がなされる（すくなくとも４−−ボックスに８６）。そ
うするため、Ｔｍ＋４に関連したポインタＴＶＣＯ値が
テストされる。もしノット（ｎｏｔ）なら、フォールト
（ｆａｕｌｔ）ありとしてブレークダウンが信号され、
ボックスに７８に遷移する。ボックスに８７では最后の
４つのピーク値ＢＣめ平均が計算され、そのアドレスが
ポインタＴＶＣにより与えられる。この計算された値は
前述の６８０９マイクロプロセッサ−のレジスタＢに記
憶される。Ｂのこの内容がメモリＣＭＹ　　（ボックス
に８８）に遷移される前に、この値があらかじめ定めら
れた数値、すなわち＄７Ｆと匹敵しうるかどうかじらべ
るためテスト（ボックスに８９）される。もしＢの値が
低すぎるときは、フォールトが発生したと考えられボッ
クスに９０への遷移がなされる。遷移后、値Ｂ５とＢＩ
Ｏは計算され（ボックスに９１）、それぞれＣＭＹに含
まれる平均ピーク値の５および１０％を示す。ある変数
ＢＴＲ，ＦＴＲ，ＢＰｌ、　ＢＰ２が＄ｌＯで初期化さ
れる。ボックスに９３で、値“１”がＦＡＰにセットさ
れ、かくてサブルーチンＭＴＲＡをトリガーする次の割
込みへのサブルーチンＳＡＰのランニングを容認する。

サブルーチンＢＳＬの実行はそれで終結する、ボックス
に９４゜サブルーチンεＡＰ　　（第１１図フローチャート参照
）このサブルーチンはピニク値の５％に対応する点を決
めることからなっている（サンプリング時（ＢＢＣ）Σ
ＢＳＬで操作するボックスＸ９１内で規定される値Ｂ５
）。

このサブルーチンＳＡＰはボックスに１００で始まりこ
こでは最初に最低値、この例では＄０６に関連して値Ｂ
Ｐがテストされる。値ＢＰが＄０６より太き（ないと、
ＢＥＣは１だけ増加させられ（ボックスＫＩＯＩ）次に
そのサブルーチンが割込まれる（ボックスに１０２）。

もしボックスに１００に示されるテストが肯定の場合、
値ＢＰは値８１０に関連してテストされる（ボックスＫ
ＬＯ３）。もしこの値がＢＩＯに関連してあまり大きい
と、ＢＢＣはｌだけ削減され（ボックスに１０４　）サ
ブルーチン［ＥＡＰは次に終結する（ボックスに１０５
　）。もしＢＰが８１０より低ければ、Ｂ５から±１に
等しい点ＢＰが得られるよう試みられる。そうするため
ＢＰ＋１とＢＰ−Ｌが８５に関連してテストされる（ボ
ックスに１１０とＫ１１ｌ　）。これら２つのテストが
満足されると、値“０”がＦＡＰに割当てられ（ボック
スに１１２）、すなわちサブルーチンはサブルーチンＭ
ＴＲＡをトリガーする次の割込みパルスで実行されない
。値ＢＮＰは次に＄ＦＦ（ボックスに１１３　’）で初
期化され値“ｌ”がプログラムＭＴＲＡ用の次の割込み
でサブルーチンＥＣＯのランニングをトリガーするため
ＦＣＯに割当てられる。サブルーチンＩＥＡＰはかくて
終結される（ボックスに１１５）。

ボックスに１１０でなされたテストが否定であれば、テ
スト（ボックスに１２０　’）がＢＳＭに関連して値Ｂ
Ｓしでなされる。これがセット値より低ければ（Ｋ８５
参照）、ｌだけ増加させられ（ボックスに１２１）その
サブルーチンはここで停止する（ボックスに１２２）。

もしＢＳＬがＢＳＭより低くなければ、他の閾値ＢＳＬ
＝ＢＳＭ　−＄１５が計算され（ボックスに１２５　）
　ＢＥＣが１だけ増加させられ（ボックスに１２６　’
）そのサブルーチンは終結する（ボックスに１２７　）
。

もしボックスに１１１に示されるテストが否定ならば、
１より小さなりＳＬが最小値、例えば８県に関連してテ
ストされる（ボックスに１３０　）。この削減された値
が最小値より大きければ、ＢＳＬを置換えて（ボックス
に１３１）そのサブルーチンは終結する（ボックスに１
３２）。もしボックス１３０　に示されるテストが否定
なら、ＤＳＬはＢＳＭ−＄１５で置換えられ（ボックス
に１３５）　８ＥＣは１だけ削減される（ボックスに１
３６　）。それでそのサブルーチンは停止する（ボック
スに１３７　）。

このサブルーチンの目的は５．１５．２５と３５％にお
ける点をセットし、またこれら５種々の値に対応するピ
ーク値をセットし、そして１５．２５と３５％における
点をそろえることである。これらの点は開始アドレスＴ
ｐを備えたテーブルにセットされ、同じサブルーチンε
Ｍｌ　の測定されたピーク値は開始アドレスＴｍを備え
たテーブルにセットされる。

ボックスに２００において、これら２つのテーブル用の
ポインタとして動作するＢＮＦは１だけ増加させられる
。この値ＢＮＰが＄ＦＦで初期化され（ボックスに１３
３）、それでこの増加でＢＮＰが“０”になることは記
憶しておこう。次にＢＰはＢＮＰとＢＣに関連して（ボ
ックスに２０２）　テーブルに置かれる（ボックスに２
０１）。ＢＢＣは次に次の点に対応して２だけ増加させ
られる（ボックスに２０３）。ＢＮＰは次に問題の４つ
の点が記録されているかどうかを見出すためにテストさ
れる（ボックスに２０４）。もしノット（ｎｏｔ）なら
サブルーチンは割込まれる（ボックスに２０５）。各点
はサブルーチンＭ［ＥＭＩの順次の実行により得られる
。もし各点が得られれば、それらの差異が次に計算され
（ボックスに２１０）　、すなわち点１５と５％間差異
についてはｖ２１、点３５と２５％間差異についてはＶ
４３そして点２５と１５％間差異についてはＶ３２が得
られる。

ピークの平均値（ボックスに２１１）が次に計算されす
でに確立された値ＣＭＹ（ボックスに８８）と比較され
る（ボックスに２１２）。もしこの新らしい値が前者の
値と適合しないなら、Ｂ５と８１０が再計算される（ボ
ックスに２１３とに２１４）。ＢＮＰの値は次に＄ＦＦ
で再初期化され（ボックスに２１５）　ＢＢＣは閾値の
出現に対応しておかれる（ボックスに２１６）。もしボ
ックスに２１２に示されるテストが肯定なら、直接の遷
移がボックスに２１５になされる。

値Ｖ３２が次に考慮されテストに２２０とに２２１はこ
の値が±１以内でＢＩＯに等しいかどうかしらべるのに
使用される。もしこれがそうなら、サブルーチンは終結
されもはやサブルーチンＭＴＲＡをトリガーする次の割
込みパルスで再開始されない。この目的で、値１がＦＡ
Ｌに０がＦＣＯに割当られる（ボックスに２２２）　　
。

もし１だけ増加されたＶ３２が８１０より大きいか等し
ければ、プログラムブランチＢＲＩＯがランする。

もし１だけ少ないＶ３２が８１０より低ければ、プログ
ラムブランチＢＲＩＩがランする。

プログラムブランチＢＲＩＯはなされる補正の方向を与
える値ＦＴＲをテスト（ボックスに２５０）することで
開始される。もしこの値が“０　″と異なるなら遷移が
ボックスに２５１になされそこではＢＴＲが２で除算さ
れる。テスト（ボックスに２５２）が次に＄ＦＦに関連
してＢＰＩでなされる。この値が異なれば、“０”がＢ
ＰＩ　に割当てられる（ボックスに２５３）。

次に＄ＦＦに関連してＢＦ２が順番でテストされる（ボ
ックスに２５４）。この値が異なれば値゛０”が与えら
れる（ボックスに２５６）。次にテストがＢＰＩでなさ
れる（第１２ｂ図ボックスに２６０）。もしこの値が“
２　”より低ければ、テストされるべき点は補正の前に
テストされる。テストは最初ＢＴＲが加算されるこの点
が“４”より低いかどうかみるためになされる（ボック
スに６１）。もしそうなら、＄ＦＦがＢＰＩに割当てら
れるボックスに２６５にそれ故ボックスに２６６に遷移
がなされ、それでサブルーチン１．ＩＴＲＡをトーリガ
ーする次の割込みパルスでサブルーチンεＡＰが再びラ
ンする。ＢＴＲが加算された点が次に次の点に関連して
テストされる（ボックスに２６８）。

もしこの値が高すぎれば、補正はなされず、＄１０がＢ
、Ｐ２に割当てられ（ボックスに２７０）遷移がボック
スに２６６になされる。ＢＴＲが加算される点が次の点
の値より低ければ、補正がなされ（ボックスに２７２）
ＢＰＩは１だけ増加される（ボックスに２７３　）。

もしボックスに２６０に示されるテストが否定なら、テ
ストが値ＢＰ２でなされる（ボックスに２７５）。もし
それが０９より低くなければ、遷移がボックスに２７６
になされ、そこでこの装置はブレークダウンされたと指
定される。

もしボックスに２７５のテストが肯定なら、テスト（ボ
ックスに２７７）がＢＴＲが加算される３５％の点（そ
のアドレスはＴＣＲ＋３である）でなされる。

もし全体が＄１０より低ければ、この値が次の値（アド
レスＴＣＰ＋４）を越えるかどうかをしらべるため（ボ
ックスに２７ｇ）試験がなされる。もしノッ）　（ｎｏ
ｔ）なら、補正がなされ（ボックスに２７９）　ＢＦ２
が１だけ増加させられる（ボックスに２８０）。それか
らテスト（ボックスに２８１）が＄ＦＦに関連して値Ｂ
ＰＩでなされる。もし異なるなら、再初期設定がＢＰＩ
を“０　”としてなされ（ボックスに２８２）遷移がボ
ックスに２６６になされる。ボックスに２８１のテスト
が肯定なら、直接遷移がボックスに２６６になされる。

ボックスに２７７に示されるテストは否定であるかもし
れない。遷移が次にボックスに２８５になされそこで値
＄ＦＦはＢＰＩに割当てられそして遷移がボックスに２
８１になされる。

ボックスに２７８に示されるテストは肯定であるかもし
れない、その時は遷移はボックスに２８６になされそこ
で値＄１０はＢＦ２に割当てられそして遷移がボックス
に２８１になされる。

さて値ＦＴＨのテスト（ボックスに３５０）で開始する
プログラムブランチＢＲＩＩにもどろう。もしそれが“
０　′とは異ならなければ、ボックスに３５１．　に３
５２、　Ｋ３５３．　Ｋ３５４とに３５５について示さ
れる操作は実行され、それらはボックスに２５１．に２
５２．に２５３゜Ｋ２５４とに２５５について示される
操作と全く同じである。しかしながらボックスに３５５
に続くボックスに３５６では、値＄ＦＦがＦＴＨに割当
てられる。もしボックスに２５０とに３５０でなされる
テストが肯定なら、プログラムがボックスに２５６とに
３５６それぞれの下の流れにわかれるのは注目されるべ
きことである。

ボックスに３５６に示される操作に続くそれは“１　”
に関連して値ＢＴＲをテストする（ボックスに３５８）
ことからなる。もしＢＴＲがそれより大きくなければ、
サブルーチンは終結される（ボックスに３５９）。

もしＢＴＲがより高ければ、ボックスに３６０に示され
るテストはボックスに２６０と同じく実行される。ボッ
クスに３６１でテストは値ＢＴＲがそれから減算された
１５％の点の値（そのアドレスはＴＣＲ＋２である）で
なされる。肯定のテストではボックスに２６５に遷移し
、否定ではこの点がテストされ次の値から減算されるボ
ックスに３６８に遷移される。肯定のテストではボック
スに２７０に遷移し、否定ではこの減算された値が前の
値に代るボックスに３７２に遷移し、値ＢＰＩはｌだけ
増加させられ（ボックスに３７３）そして次にボックス
に２６６に遷移する。

ボックスに３６０に示されるテストにもどされ、ボック
スに３７５に示されるテストが実行され−それがもしボ
ックスに２７５に示されるそれと同じく否定ならばそれ
は全く同じで同じ内容である。次の操作、ボックスに２
７ｇ、　Ｋ２７９とに２８０はボックスに２７８．　に
２７９とに２８０に示される操作と同じであるが、ただ
値ＢＴＲが加算される代りに減算されるのが異なる。

サブルーチンＥＡＬ（第１３図のフローチャート参照）
ホックスに４００トに４０１テ値Ｖ１２がＢＩＯ＋　１
１．：等しいかどうかがチェックされる。もしそうなら
、遷移がボックスに４０２になされそこで値ＦＡＬが０
′″にセットされそして本発明の補正処理が完成された
とみなされるだろう（ボックスに４０３）。

値Ｖ１２＋１がＢＩＯより大きくないとみなされると、
他のテスト（ボックスに４１０）がＢＳＬの値になされ
、この値＄１０だけ少ない値が＄ＯＡより大きいかどう
かがしらべられる。もしノット（ｎｏｔ）ならブレーク
ダウンが宣告される。もしそうなら、削減された値がＢ
ＳＬに代り（ポック゛スに４１４）　、遷移がボックス
に４１５になされ、そこでこのサブルーチンＥＡＬが終
結される（ボックスに４１６）前に次にランするサブル
ーチンＰＡＰが初期化される。これら初期設定は値＄１
０をＢＴＲ，ＦＴＲ，ＢＰＩとＢＰ２に、値“０　”を
ＰＡＬにそして値“１　”をＦＡＰに割当てることから
なる。

もし値Ｖ１２−１がＢＩＯより低くなければ（ボックス
に４０１）　、他のテストが値ＢＳＬでなされる（ボッ
クスに４２０）。前述の値は＄８だけ増加され以前に決
定された値ＢＳＭと比較される。もしこの増加された値
がＢＳＭよりより低いま−であれば、ＢＳＬと置換され
（ボックスに４２１）遷移がボックスに４１５になされ
る。もしボックスに４２０に示されるテストが否定であ
れば、遷移がボックスに４１２になされる。

付　　　　録フローチャートに使用される変数の定義名称　　　　　
　　　　意　　味Ａ　　　６８０９マイクロプロセッサ−のワーキングレ
ジスタ。

八〇ＭＢ　　送信メモリのアドレス。

８　　６８０９マイクロプロセッサ−のワーキングレジ
スタ。

ＢＥＣサンプリング計数器をロードするためのマイクロ
プロセッサ−レジスタ。

ＤＣパルスピークのレベルを保持するメモリ。

ＢＬＩ　　ＢＬＩ　＝＄ＦＦ−ＢＳＬ　０ＢＮＰ　　レ
ベルがＢＰである点レベルの数を計数するのに用いられ
る。

ＢＰ　　　計数器用にサンプルされる点のレベルを保持
するメモリ。

ＢＰＴ　　変調曲線の開始（第８図参照）。

ＢＳＬ　　閾値。

ＢＳＭ　　閾値の絶対最大値。

ＢＳＳ　　閾値を得るために計数器４０に置かれる値。

ＢＴＲ２５または３５％点に印加されるべき補正の量。

Ｂ５　　　ピーク値の５％。

ＢＩＯピーク値の１０％。

ＢＰｌ　　２５％でその点が補正された回数。

ＢＰ２　３５％でその点が補正された回数。

ＣＭＹ　　ＢＣのいくつかの値で実行された平均ピーク
値。

ＥＡＬ　　閾値εＳしを補正することによる５％と１５
％での点の線形上のチェック。

ＥＡＰ　　　５％の点でのアクイジョンサブルーチン。

ＥＣＯ　　領域２Ｌの４つの点を記憶し２５と３５％の
点で線形をチェックするサブルーチン。

ＢＭＩ　　パルスを発生するための信号。

ＢＳＬ　　閾値を決めるためのサブルーチン。

ＦＡ　　　選択器６５の位置を決める。

ＰＡＬ　　サブルーチンＰＡＬをトリガーする指示器。

ＦＡＰ　　サブルーチンＳＡＰをトリガーする指示器。

ＦＣＯサブルーチンＢＣＯをトリガーする指示器。

ＦＯＥ　　装置の操作開始の変数。

ＦＳＬ　　サブルーチンＢＳＬのトリガー用指示器。

ＦＴＲなされる補正の方向を示す。

ＩＣＰ　　アナログ・数値変換器５０の人力を４８と４
９の出力ｓｐまたはＳＣの１つに接続する。

ＭＥＭ　Ｉ　　送信メモリを読取り送信されたパルスを
測定するためのサブルーチン。

ＭＬＤ　　送信メモリ２７をロードするためのサブルー
チン。

ＭＴＲＡ　　なされる補正を決定するためのサブルーチ
ン。

ＮＩＶ　　ア°ナログ・数値変換器５０の出力語用確認
信号。

ＮＦ　　　割込み番号。

ｓｃ　　　４９の出力。

ｓｐ　　　４８の出力。

ＴＣＲ補正される値が置かれるテーブルの開始アドレス
。

Ｔｍ　　　ピーク値ＢＣが置かれるテーブルの開始アド
レス。

ＴＰ　　　値ＢＰが置かれる開始アドレス。

ＴＲＰ　　送信されるパルスを表わす種々のサンプルが
置かれるテーブルの開始アドレス。

ＴＶＣピーク値ＢＣが置かれるアドレスの値。

【図面の簡単な説明】

第１図は本発明に関わる装置を示し、第２図は送信されるパルスの形を示し、第３図は第１図
示装置の操作を支配する種々のサブルーチンのタイミン
グを示し；第４図は主プログラムの初期設定フェーズを表わし；第５図は割込みサブルーチンのランニング用フローチャ
ートを示し：第６図サブルーチンＭＴＲＡのランニング用フローチャ
ートを示し、第７図はサブルーチンＭし口のランニング用フローチャ
ートを示し、第８図はサブルーチンＭＬＤをランニングして得られる
変調曲線のサイクルを示し、第９図はサブルーチンＭＢＭＩのランニング用フローチ
ャートを示し；第１０図はサブルーチンＭＴＲＡの部分を形成するサブ
ルーチンＥＳＬのランニング用フローチャートを示し、第１１図はサブルーチンＭＴＲＡの部分を形成するサブ
ルーチンＥＡＰのランニング用フローチャートを示し、第１２１と１２１１図はサブルーチンＭＴＲＡの部分を
形成するサブルーチンＢＣＯのランニング用フローチャ
ートを示し、そして第１３図はサブルーチンＭＴＲＡの部分を形成するサブ
ルーチンＥＡＬのランニング用フローチャートヲ示す。１・・・高周波パルス送信用装置５・・・高周波信号発生器　６・・・発振器訃・・高周
波増巾器　　　１０・・・５の入力１２・・・送信ライ
ン　　　　１４・・・アンテナ１５・・・変調信号発生
器　　１８・・・複製回路２０・・・方向性結合器　　
　２２・・・検出器２５・・・マイクロプロセッサ−ア
センブリー２７・・・送信メモリ２８、２９・・・２７の入力と出力３０・・・数値・アナログ変換器３２・・・計数器　　　　　　３４・・・クロック回路
３６・・・アドレスコード選択器３８・・・割込みパルス発生器４０・・・サンプリング計数器４２・・・フリップ・フロップｇＯ４４、４６・・・スイッチ　　　４８．４９・・・ホー
ルド回路５０・・・アナログ・数値変換器５２・・・選択器　　　　　　５４・・・アドレスデコ
ーダ５８・・・レジスタ　　　　　６０・・・単安定回
路６２・・・３段増巾器　　　　６５・・・選択器Ｆｌ
Ｏ，３ＦＩＧ、５

Claims

【特許請求の範囲】１、その変調入力に印加される変調信号に関連してその
出力でパルスを供給するための変調制御入力に取付けら
れた高周波信号発生器と変調入力に変調信号を供給する
ための変調信号発生器とを具えた任意パターンの高周波
パルス送信用装置において、前記装置が送信されるパル
スの複製を供給するための複製回路と、この複製を前記
パターンと比較し変調信号発生器の変調信号を変える制
御回路を具え、それで前記複製が前記パターンに一致す
ることを特徴とする任意パターンの高周波パルス送信用
装置。２、前記高周波信号発生器が変調制御として使用される
供給電圧を受取る端子を備えた増巾器があとに続く高周
波発振器からなることを特徴とする特許請求の範囲第１
項に記載の高周波パルス送信用装置。３、前記変調信号発生器が数値・アナログ変換器を介し
て、変調信号を供給するため読取られ、制御回路による
変化を受けるため書込まれる送信メモリから組成される
ことを特徴とする特許請求の範囲第１項または第２項に
記載の高周波パルス送信用装置。４、前記制御回路がプログラム制御されたマイクロプロ
セッサーから組成されることを特徴とする特許請求の範
囲第１項から第３項いずれかに記載の高周波パルス送信
用装置。５、前記マイクロプロセッサーの操作プログラムが割り
込みパルス発生器により供給される割込みパルスにより
トリガされるサブルーチンに分割されることを特徴とす
る特許請求の範囲第４項に記載の高周波パルス送信用装
置。６、これらサブルーチンが第１には送信メモリをロード
するための（サブルーチンＭＬＤ）、第２には変調信号
を供給するためメモリを読取るための（サブルーチンＭ
ＥＭＩ）、第３には前記パターンに応じたパルスを得る
変化を決めるための（サブルーチンＭＴＲＡ）サブルー
チンを備えていることを特徴とする特許請求の範囲第５
項に記載の高周波パルス送信用装置。７、サブルーチンＭＴＲＡが指示器の値に従ってランさ
れる複数のサブルーチンに分割され、当該複数のサブル
ーチンは：第１には閾値を決め（サブルーチンＥＳＬ）
、第２には時間的に振巾的に補正されるべき第１の点を
決め（サブルーチンＥＡＰ）、第３には補正されるべき
種々の点を記憶してこれらを前記パターンに合うように
変え（サブルーチンＥＣＯ）、第４には補正された最終
の点に関連して第１の点を変える（サブルーチンＥＡＬ
）ものであることを特徴とする特許請求の範囲第６項に
記載の高周波パルス送信用装置。８、特許請求の範囲第１項から第７項いずれかに記載の
高周波パルス送信用装置を備えたことを特徴とする無線
ナビゲーションシステム。