JPS6282837A - Ｐｎデ−タ受信回路 - Google Patents
Ｐｎデ−タ受信回路Info
- Publication number
- JPS6282837A JPS6282837A JP22267785A JP22267785A JPS6282837A JP S6282837 A JPS6282837 A JP S6282837A JP 22267785 A JP22267785 A JP 22267785A JP 22267785 A JP22267785 A JP 22267785A JP S6282837 A JPS6282837 A JP S6282837A
- Authority
- JP
- Japan
- Prior art keywords
- data
- rom
- circuit
- pull
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 claims description 2
- 238000001514 detection method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、デジタル伝送系で回線試験用データとして
用いられているＰＮデータの受信部において、ＰＮ同期
監視を行なうことができるＰＮデータ受信回路に関する
ものである。
用いられているＰＮデータの受信部において、ＰＮ同期
監視を行なうことができるＰＮデータ受信回路に関する
ものである。
第４図は従来のＰＮデータ受信回Ｍ’を示すブロック図
である。同図において、１はクロックが入力するクロッ
ク入力端子、２は受信ＰＮデータが入力する入力端子、
３は入力端子３ａおよび３ｂ。
である。同図において、１はクロックが入力するクロッ
ク入力端子、２は受信ＰＮデータが入力する入力端子、
３は入力端子３ａおよび３ｂ。
ＰＮデータの出力端子３ｃを備えｆｉＰＮデータ発生回
路、４は選択回路、５は内部発生したＰＮＮデータ受信
し７ｔＰＮデークとを比較し、一致信号あるいは不一致
信号を出力するエクスクル−シブオア回路、６は入力端
子６ａ、クリア端子６ｂお工び出力端子６ｃを備え、Ｐ
Ｎ同期外れになったとき、新比に内部でＰＮデータを発
生させるため、ＰＮデータ発生回路３ Ｋ読み込ませる
データ数を計数する計数器、Ｔはセット端子７ ａ 、
リセット端子７ｂ、セット側出方端子Ｔｃおよびリセ
ット側出力端子７ｄを備え比フリップフロップ、８は入
力端子８ａ、出力端子８ｂ’に備え、クロックを計数し
、予め定めｔ単位計数区間Ｔ＋ を計数する計数器、９
は入力端子９ａ、クリア端子９ｂ′ｉ？よび出力端子９
ｃを備え、断交にＰＮデータの比較を開始し、ＰＮ同期
引込みを判断するために、ＰＮデータの連続した一致回
数赫計数する計数器、１゜はインバータ、１１ａおよび
１１ｂはアンド回路、１２は入力端子１２ａ、クリア端
子１２ｂおよび出力端子１２ｃｔ備え、単位計数区間Ｔ
□内のＰＮデータの不一致すなわち、受信ＰＮデータが
いくつ誤ったかを計数する計数器、１３はリセット端子
１３ａ。
路、４は選択回路、５は内部発生したＰＮＮデータ受信
し７ｔＰＮデークとを比較し、一致信号あるいは不一致
信号を出力するエクスクル−シブオア回路、６は入力端
子６ａ、クリア端子６ｂお工び出力端子６ｃを備え、Ｐ
Ｎ同期外れになったとき、新比に内部でＰＮデータを発
生させるため、ＰＮデータ発生回路３ Ｋ読み込ませる
データ数を計数する計数器、Ｔはセット端子７ ａ 、
リセット端子７ｂ、セット側出方端子Ｔｃおよびリセ
ット側出力端子７ｄを備え比フリップフロップ、８は入
力端子８ａ、出力端子８ｂ’に備え、クロックを計数し
、予め定めｔ単位計数区間Ｔ＋ を計数する計数器、９
は入力端子９ａ、クリア端子９ｂ′ｉ？よび出力端子９
ｃを備え、断交にＰＮデータの比較を開始し、ＰＮ同期
引込みを判断するために、ＰＮデータの連続した一致回
数赫計数する計数器、１゜はインバータ、１１ａおよび
１１ｂはアンド回路、１２は入力端子１２ａ、クリア端
子１２ｂおよび出力端子１２ｃｔ備え、単位計数区間Ｔ
□内のＰＮデータの不一致すなわち、受信ＰＮデータが
いくつ誤ったかを計数する計数器、１３はリセット端子
１３ａ。
セット端子１３ｂ、リセット側出力端子１３ｃおよびセ
ット側出力端子１３ｄ’を備え友フリップフロップであ
る。
ット側出力端子１３ｄ’を備え友フリップフロップであ
る。
次に上記構成によるＰＮデータ受信回路の動作について
説明する。まず、計数器８に工りクロックを計数して、
予め定められた単位計数区間Ｔ。
説明する。まず、計数器８に工りクロックを計数して、
予め定められた単位計数区間Ｔ。
全設定し、その単位計数区間Ｔ、内で、ＰＮデータ発生
回路３により内部発生したＰＮデータと受イぎし７ｔｐ
Ｎデータと金エクスクルーシブオア回路５で比較し、一
致信号あるいは不一致信号が出力されるが、不一致信号
すなわちＰＮデータがいくつ誤まつ之かを計数器１２に
より計数し、その計数値が予め決められｔ数に達すると
ＰＮ同期外れと判断する。そして、改めて比較するため
、ＰＮデータ発生回路３に読ませるデータ数全計数器６
で計数する。そして、ＰＮデータ発生回路３から新しく
内部発生し＆ＰＮデータと受信したＰＮデータｉエクス
クル−シブオア回路５で比較し、一致信号あるいは不一
致信号全出力するが、この一致信号すなわちＰＮデータ
の連続し之一致回声数を計数器９で計数し、所定回数だ
け連続して一致し友とき、再びＰＮ同期引込み状態と判
定することができる。
回路３により内部発生したＰＮデータと受イぎし７ｔｐ
Ｎデータと金エクスクルーシブオア回路５で比較し、一
致信号あるいは不一致信号が出力されるが、不一致信号
すなわちＰＮデータがいくつ誤まつ之かを計数器１２に
より計数し、その計数値が予め決められｔ数に達すると
ＰＮ同期外れと判断する。そして、改めて比較するため
、ＰＮデータ発生回路３に読ませるデータ数全計数器６
で計数する。そして、ＰＮデータ発生回路３から新しく
内部発生し＆ＰＮデータと受信したＰＮデータｉエクス
クル−シブオア回路５で比較し、一致信号あるいは不一
致信号全出力するが、この一致信号すなわちＰＮデータ
の連続し之一致回声数を計数器９で計数し、所定回数だ
け連続して一致し友とき、再びＰＮ同期引込み状態と判
定することができる。
上述した従来のＰＮデータ受信回路では、４種類の計数
器を必要とするうえ、それらの機能を実現する之めには
数多（のカクンタＩＣおよび各種のゲー）ＩＣが必要と
なり、ハードウェアが複雑かつ太き（なシ易いなどの欠
点があり几。
器を必要とするうえ、それらの機能を実現する之めには
数多（のカクンタＩＣおよび各種のゲー）ＩＣが必要と
なり、ハードウェアが複雑かつ太き（なシ易いなどの欠
点があり几。
この発明に係るＰＮデータ受信回路は、従来回路の４種
類の計数器のつち、単位計数区間を計数する計数器を除
いた３徨類の計数器は同時に動作する必要がないこと全
利用し、計数の増加、減少。
類の計数器のつち、単位計数区間を計数する計数器を除
いた３徨類の計数器は同時に動作する必要がないこと全
利用し、計数の増加、減少。
クリアの判断、ＰＮ同期外れ、引込みを判断する機能を
読出し専用記憶装置に設けｔものである。
読出し専用記憶装置に設けｔものである。
この発明はＰＮ同期外れ、引込−７Ａを判断するｔめの
論理を読出し専用記憶装置に持たせることにより回路構
成を簡素化することができる。
論理を読出し専用記憶装置に持たせることにより回路構
成を簡素化することができる。
第１図はこの発明に係るＰＮデータ受信回路の一実施例
を示すブロック図である。同図において、１４は入力端
子Ａ（１−Ａｎ、出力端子Ｄｏ−Ｄｎ−２に備え、計数
値の増加、減少およびクリアの判断とこれらの計数値か
らＰＮ同期外れ、引込みを判断するための論理が書き込
まれ、その動作７０−を第２図に示す胱出し専用記憶装
ｆｉｔ（以下ＲＯＭと言う）、１５ｆ−１７リツプフロ
ツプ、１６はバッファ、１γは単位計数区間ＴＩ内のＰ
Ｎデータの不一致数全計数する機能、ＰＮデータ発生回
路３に読込ませるデータ数を計数する機能、ＰＮ同期引
込みを判断するためにＰＮデータの連続した一致信号を
計数する機能を備え九書込み・読出し両用記憶装ｅ（以
下ＲＡＭという）、１８ａは第３図（ａ）に示す単位計
数区間Ｔ、ヲ示す単位計数区間イサ号ａが送られる信号
線、１８ｂは第３図（ｂ）に示すＰＮ同期外れ信号ｄが
送られる信号線、１８Ｃは第３図（Ｃ）に示す選択信号
Ｃが送られる信号線、１８ｄは８３図（ｄ）に示す計数
信号ｅが送られる信号線である。
を示すブロック図である。同図において、１４は入力端
子Ａ（１−Ａｎ、出力端子Ｄｏ−Ｄｎ−２に備え、計数
値の増加、減少およびクリアの判断とこれらの計数値か
らＰＮ同期外れ、引込みを判断するための論理が書き込
まれ、その動作７０−を第２図に示す胱出し専用記憶装
ｆｉｔ（以下ＲＯＭと言う）、１５ｆ−１７リツプフロ
ツプ、１６はバッファ、１γは単位計数区間ＴＩ内のＰ
Ｎデータの不一致数全計数する機能、ＰＮデータ発生回
路３に読込ませるデータ数を計数する機能、ＰＮ同期引
込みを判断するためにＰＮデータの連続した一致信号を
計数する機能を備え九書込み・読出し両用記憶装ｅ（以
下ＲＡＭという）、１８ａは第３図（ａ）に示す単位計
数区間Ｔ、ヲ示す単位計数区間イサ号ａが送られる信号
線、１８ｂは第３図（ｂ）に示すＰＮ同期外れ信号ｄが
送られる信号線、１８Ｃは第３図（Ｃ）に示す選択信号
Ｃが送られる信号線、１８ｄは８３図（ｄ）に示す計数
信号ｅが送られる信号線である。
なお、前記ＲｏＭ１４ ｐフリップフロップ１５゜バッ
ファ１６およびＲＡＭ１７によりＰＮ同期監視回路を構
成する。
ファ１６およびＲＡＭ１７によりＰＮ同期監視回路を構
成する。
次に上記構成によるＰＮデータ受信回路の動作について
第２図および第３図（ａ）〜第３図（ｄ）全参照して説
明する。まず、時刻ｔ。（第３図参照）ＶＣおいて、計
数器６はクロック計数し、その出力端子６ｃから第３図
（ａ）に示すように、単位計数区間Ｔ１を設定する単位
計数区間信号ａをＲＯＭ１４０入力端子ＡＱＫ出力する
。今、第２図において、状態ｓｌのＰＮ同期引込み状態
では、エクスクル−シブオア回路５はＰＮデータ発生回
路３の内部発生したＰＮデータと受信ＰＮデータとを比
較し、一致信号あるい（ｒｉ、不一致信号を出力する。
第２図および第３図（ａ）〜第３図（ｄ）全参照して説
明する。まず、時刻ｔ。（第３図参照）ＶＣおいて、計
数器６はクロック計数し、その出力端子６ｃから第３図
（ａ）に示すように、単位計数区間Ｔ１を設定する単位
計数区間信号ａをＲＯＭ１４０入力端子ＡＱＫ出力する
。今、第２図において、状態ｓｌのＰＮ同期引込み状態
では、エクスクル−シブオア回路５はＰＮデータ発生回
路３の内部発生したＰＮデータと受信ＰＮデータとを比
較し、一致信号あるい（ｒｉ、不一致信号を出力する。
今、状態８１（第２図参照）のＰＮ同期引込み状態であ
るから、ＲＯＭＩ ４はこの不一致信号ｂｔ″なわちＰ
Ｎデ−夕がいくつ誤まつ九かを計数する。そして、誤
り回数が予め決められｔ数に、に達すると、第２図にお
ける状態Ｓ２になり、第３図Ｖこ示す時刻ｔ１でＰＮ同
期外れとｇ断し、第３図［有］）に示すＰＮ同期外れ信
号ｄを出力する。そして、この誤り回数の計数期間、す
なわち不一致データ計数区間Ｔ２″ｆ！ｓ３図６）に示
す。このため、第２図に示す状態Ｓ８のＰＮ同期外れ状
態になる。そして、今度は第３図（Ｃ）に示すように、
選択信号Ｃが選択回路４に出力され、断念に、内部デー
タ発生回路３にデータが読み込まれる。そして、この内
部データ発生回路３に予め決められ次数へだけ読込ませ
ると、第２図における状態Ｓ４のＰＮＮデータ込み検出
状態になり、選択信号ＣがＯになる。このため、第２図
における状態ＳδのＰＮＮデータ込み状態になる。
るから、ＲＯＭＩ ４はこの不一致信号ｂｔ″なわちＰ
Ｎデ−夕がいくつ誤まつ九かを計数する。そして、誤
り回数が予め決められｔ数に、に達すると、第２図にお
ける状態Ｓ２になり、第３図Ｖこ示す時刻ｔ１でＰＮ同
期外れとｇ断し、第３図［有］）に示すＰＮ同期外れ信
号ｄを出力する。そして、この誤り回数の計数期間、す
なわち不一致データ計数区間Ｔ２″ｆ！ｓ３図６）に示
す。このため、第２図に示す状態Ｓ８のＰＮ同期外れ状
態になる。そして、今度は第３図（Ｃ）に示すように、
選択信号Ｃが選択回路４に出力され、断念に、内部デー
タ発生回路３にデータが読み込まれる。そして、この内
部データ発生回路３に予め決められ次数へだけ読込ませ
ると、第２図における状態Ｓ４のＰＮＮデータ込み検出
状態になり、選択信号ＣがＯになる。このため、第２図
における状態ＳδのＰＮＮデータ込み状態になる。
このＰＮデータ読込み状態の期間Ｔ８を第３ ［ｃ）に
示す。そして、第３図における時刻ｔ２において、受信
ＰＮデータの比較が開始される。そして、エキスクルー
シブオア回路５はＰＮデータ発生回路３の内部発生した
ＰＮデータと受信ＰＮデータとを比較し、一致信号ある
いは不一致信号を出力する。し之がって、ＲＯＭ１４は
連続した一致信号を計数し、予め決められ次数に、に達
すると、第２図に示す状態Ｓ６になり、第３図に示す時
刻ｔ、で、ＰＮ同期引込み状態を検出することができる
。このＰＮデータ連続一致計数区間Ｔ４を第３図（Ｃ）
に示す。このように、第３図（ｄ） Ｋ示す計数信号（
ｅ）を３種類の計数用途に共用しているので、ＲＯＭＩ
４の入力端子Ａ４〜Ａｎの必要本数ｘ（ｍｎ−３）は計
数し九い最大の数をｍとすると、 ２ ＜ｍ＜２ｘ を満足する整数ＩＣ本）となる。
示す。そして、第３図における時刻ｔ２において、受信
ＰＮデータの比較が開始される。そして、エキスクルー
シブオア回路５はＰＮデータ発生回路３の内部発生した
ＰＮデータと受信ＰＮデータとを比較し、一致信号ある
いは不一致信号を出力する。し之がって、ＲＯＭ１４は
連続した一致信号を計数し、予め決められ次数に、に達
すると、第２図に示す状態Ｓ６になり、第３図に示す時
刻ｔ、で、ＰＮ同期引込み状態を検出することができる
。このＰＮデータ連続一致計数区間Ｔ４を第３図（Ｃ）
に示す。このように、第３図（ｄ） Ｋ示す計数信号（
ｅ）を３種類の計数用途に共用しているので、ＲＯＭＩ
４の入力端子Ａ４〜Ａｎの必要本数ｘ（ｍｎ−３）は計
数し九い最大の数をｍとすると、 ２ ＜ｍ＜２ｘ を満足する整数ＩＣ本）となる。
なお、第３図（ｄ）Ｋ示す計数信号ｅは一例で′ｉ！：
）り、ここでは、単位計数区間中に受信ＰＮデータがＰ
個誤ると、ＰＮ同期外れと判断し、ＰＮデータ発生回路
３に対するデータ読込み数はｑ個とし、さらにＰＮ同期
引込みを判断するため、受信ＰＮデータ連続一致数社ｒ
個と想定している。
）り、ここでは、単位計数区間中に受信ＰＮデータがＰ
個誤ると、ＰＮ同期外れと判断し、ＰＮデータ発生回路
３に対するデータ読込み数はｑ個とし、さらにＰＮ同期
引込みを判断するため、受信ＰＮデータ連続一致数社ｒ
個と想定している。
以上詳細に説明し友ように、この発明に係るＰＮデータ
受信回路によれば、ＰＮ同期外れ、引込みを判断する几
めの論理をＲＯＭに持たせることにより、回路構成が簡
素化されてＩＣの数が減少し、さらにＲＯＭの内容を変
更することにより、ＰＮ同期外れ、引込みの条件を変え
ることができるなどの効果がある。
受信回路によれば、ＰＮ同期外れ、引込みを判断する几
めの論理をＲＯＭに持たせることにより、回路構成が簡
素化されてＩＣの数が減少し、さらにＲＯＭの内容を変
更することにより、ＰＮ同期外れ、引込みの条件を変え
ることができるなどの効果がある。
８１図はこの発明に係るＰＭデータ受信回路の一実施例
を示すブロック図、第２図は第１図の読出し専用記憶装
置に書き込まれるデータの論理を示すフローチャート、
第３図（ａ）〜第３図（ｄ）は第１図の各部の動作を説
明するためのタイムチャート、第４図は従来のＰＮデー
タ受信回路を示すブロック図である。 １・・・・クロック入力端子、２・・・・入力端子、３
・・・・ＰＮデータ発生回路、４、・・・・選択回路、
５・・・・エクスクル−シブオア回路、６・・・・計数
器、６ａ・・・・入力端子、６ｂ・・・・クリア端子、
６Ｃ・・・・出力端子、１４・・・・読出し専用記憶装
置（ＲＯＭ）、Ａｏ〜Ａｎ−会−・入力端子、ＤＯ〜Ｄ
ｎ−２”・・出力端子、１５・・・・フリップフロップ
、１６・・・・バッファ、１７・・・・書込み・読出し
両用記憶装置、１８ａ〜１８ｄ・・・・信号線。
を示すブロック図、第２図は第１図の読出し専用記憶装
置に書き込まれるデータの論理を示すフローチャート、
第３図（ａ）〜第３図（ｄ）は第１図の各部の動作を説
明するためのタイムチャート、第４図は従来のＰＮデー
タ受信回路を示すブロック図である。 １・・・・クロック入力端子、２・・・・入力端子、３
・・・・ＰＮデータ発生回路、４、・・・・選択回路、
５・・・・エクスクル−シブオア回路、６・・・・計数
器、６ａ・・・・入力端子、６ｂ・・・・クリア端子、
６Ｃ・・・・出力端子、１４・・・・読出し専用記憶装
置（ＲＯＭ）、Ａｏ〜Ａｎ−会−・入力端子、ＤＯ〜Ｄ
ｎ−２”・・出力端子、１５・・・・フリップフロップ
、１６・・・・バッファ、１７・・・・書込み・読出し
両用記憶装置、１８ａ〜１８ｄ・・・・信号線。
Claims (1)
- デジタル伝送系におけるＰＮデータ受信部において、受
信ＰＮデータの誤りを検出する検出回路と、ある一定区
間内のデータの中の誤りデータ数を計数し、ＰＮ同期外
れ、引込みを判断する機能を持つ読出し専用記憶装置お
よび書込み／読出し両用記憶装置からなるＰＮ同期監視
回路とを備えたことを特徴とするＰＮデータ受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22267785A JPS6282837A (ja) | 1985-10-08 | 1985-10-08 | Ｐｎデ−タ受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22267785A JPS6282837A (ja) | 1985-10-08 | 1985-10-08 | Ｐｎデ−タ受信回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6282837A true JPS6282837A (ja) | 1987-04-16 |
Family
ID=16786191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22267785A Pending JPS6282837A (ja) | 1985-10-08 | 1985-10-08 | Ｐｎデ−タ受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6282837A (ja) |
-
1985
- 1985-10-08 JP JP22267785A patent/JPS6282837A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3626307A (en) | Counting system for measuring a difference between frequencies of two signals | |
| US5235602A (en) | Synchronous/asynchronous i/o channel check and parity check detector | |
| US5469449A (en) | FIFO buffer system having an error detection and resetting unit | |
| JP2637800B2 (ja) | 同期機能不全検出 | |
| JPS6282837A (ja) | Ｐｎデ−タ受信回路 | |
| US5187725A (en) | Data detector at output of counter | |
| US6027243A (en) | Parity check circuit | |
| US7158599B2 (en) | Elastic store circuit | |
| JP3412927B2 (ja) | フレーム同期回路 | |
| JPH0727804A (ja) | パルス幅測定回路 | |
| US5832033A (en) | Clock disturbance detection based on ratio of main clock and subclock periods | |
| JP2984429B2 (ja) | 半導体集積回路 | |
| JP2644112B2 (ja) | Ｆｉｆｏ試験診断回路 | |
| JPH0316313A (ja) | パルス欠如検出器 | |
| JP3088144B2 (ja) | Ｆｉｆｏリセット回路 | |
| JP2735760B2 (ja) | パターン検出回路 | |
| JPH0546105Y2 (ja) | ||
| JPS627577B2 (ja) | ||
| JPS61157031A (ja) | パリテイ生成回路およびパリテイ検出回路 | |
| JPS62188455A (ja) | 誤りパルス発生回路 | |
| JPS60200631A (ja) | 符号誤り検出回路 | |
| JPS63276915A (ja) | タイミング信号発生回路 | |
| JPH08172687A (ja) | クロックの異常検出回路 | |
| JPH04298133A (ja) | フレーム同期回路 | |
| JPS6248818A (ja) | ドップラ・バッフアメモリ方式 |