JPS6282847A - Line loopback method - Google Patents

Line loopback method

Info

Publication number
JPS6282847A
JPS6282847A JP60224003A JP22400385A JPS6282847A JP S6282847 A JPS6282847 A JP S6282847A JP 60224003 A JP60224003 A JP 60224003A JP 22400385 A JP22400385 A JP 22400385A JP S6282847 A JPS6282847 A JP S6282847A
Authority
JP
Japan
Prior art keywords
latch
line
loopback
transmission
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60224003A
Other languages
Japanese (ja)
Inventor
Taiho Higuchi
樋口 大奉
Akio Hanazawa
花沢 章夫
Fumio Hoshi
史雄 星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60224003A priority Critical patent/JPS6282847A/en
Publication of JPS6282847A publication Critical patent/JPS6282847A/en
Pending legal-status Critical Current

Links

Landscapes

  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

PURPOSE:To attain transmission from plural lines and to prevent the capacity of a local memory from increase by forming a loopback control latch, a loopback transmission data holding latch and a loopback operation start indicating latch. CONSTITUTION:In a communication control device for connecting many lines and controlling them, a loopback control latch 135' is set up at a period corresponding to a cyclical communication speed. Under the state that the latch 135' is set up, the cyclical operation start indicating latch 137 is set up to start the loopback operation. In specific areas corresponding to respective circuits in a local memory 132, the circuit specified at its loopback operation is scanned. If a transmission indication is generated as the result of scanning, transmission data are transferred to the loopback transmission data holding latch 136, but there is no transmission data, a mark polarity bit is transferred. Since the contents of the latch 136 are successively and repeatedly read/updated through the circuit specified at its loopback operation, transmission from plural lines can be attained without increasing the capacity of the local memory 132.

Description

【発明の詳細な説明】 〔目 次〕 概要 産業上の利用分野 従来の技術と発明が解決しようとする問題点問題点を解
決するための手段 作用 実施例 発明の効果 〔(概要〕 多数の回線を接続し、制御する通信制御装置において、
折り返しの通信速度に対応する周期でセットされ、走査
アドレスが、例えば、最終回線に到達した時リセットさ
れる第1のう・7チと、該ラッチがセットされている時
、現在走査中の特定回線によってセットされ、折り返し
開始を指示する第2のラッチを設け、該第2のラッチが
セットされている間において、折り返しモードが指示さ
れている回線が走査された時、折り返しデータ保持用の
第3のラッチの内容をリードし、受信データとして該回
線対応のメモリ領域に格納すると共に、該ラッチの内容
を該回線の対応するメモリ領域に格納されている送信デ
ータによって更新するようにしたものである。
[Detailed Description of the Invention] [Table of Contents] Overview Industrial Application Fields Prior Art and Problems to be Solved by the Invention Means for Solving the Problems Actions Embodiments Effects of the Invention [(Summary]) Many lines In the communication control device that connects and controls the
The scanning address is set at a cycle corresponding to the loopback communication speed, and is reset when the scanning address reaches, for example, the final line, and when the latch is set, the specific address currently being scanned. A second latch is provided which is set by the line to instruct the start of loopback, and when the line for which loopback mode is instructed is scanned while the second latch is set, a second latch for holding loopback data is provided. The contents of the latch No. 3 are read and stored as received data in the memory area corresponding to the line, and the contents of the latch are updated with the transmission data stored in the memory area corresponding to the line. be.

〔産業上の利用分野〕[Industrial application field]

本発明は、多数の回線を接続し、制御する通信制御装置
等の障害切り分け、性能評価等に用いる回線折り返し方
式に関する。
The present invention relates to a line return method used for fault isolation, performance evaluation, etc. of a communication control device that connects and controls a large number of lines.

最近の通信制御においては、限られた回線の有効利用を
図る為に、全二重通信が普及してきた。
In recent communication control, full-duplex communication has become popular in order to make effective use of limited lines.

従来から多数の回線を接続し、制御する通信制御装置に
おいては、障害切り分け、或いは性能評価に用いる為の
回線折り返し方法が知られているが、これ迄は、該通信
制御装置内でのローカルメモリの容量等の観点から、送
信は1回線、受信は複数回線の折り返し手法に限られて
いた。
Conventionally, in communication control equipment that connects and controls a large number of lines, line loopback methods have been known for use in fault isolation or performance evaluation. Due to capacity issues, transmission was limited to one line and reception was limited to multiple lines.

然して、全二重通信を前提とした折り返しを考えると、
少なくとも2回線以上の送信ができる折り返し手法が必
要となる為、通信制御装置内のメモリ容量を増加させる
ことなく、全二重通信の為の折り返し手段が待たれるよ
うになってきた。
However, if we consider return assuming full-duplex communication,
Since a loopback method that can perform transmission over at least two lines is required, a loopback method for full-duplex communication without increasing the memory capacity within the communication control device has been desired.

と C従来の技術と発明が解決しよっする問題点〕一般に、
通信制御装置は、遠隔地に配置された各種の端末を制御
する装置であり、障害発生時の原因の究明、端末制御の
為の制御プログラムのデバッグ等を容易にする為、従来
より種々の手法、例えば、折り返し手法がとられてきた
[Problems that can be solved by conventional technology and inventions] In general,
A communication control device is a device that controls various terminals located in remote locations, and has traditionally been used in various ways to facilitate investigation of the cause of failures, debugging control programs for terminal control, etc. For example, folding methods have been adopted.

第3図は一般の通信制御装置の構成の一例を示した図で
ある。
FIG. 3 is a diagram showing an example of the configuration of a general communication control device.

本図において、1は通信制御装置本体、2は変復調装置
、3はホストプロセンサ、4は端末装置をそれぞれ示し
ている。
In this figure, 1 indicates a communication control device main body, 2 a modem device, 3 a host processor, and 4 a terminal device.

通信制御装置本体1において、11は回線アダプタであ
り、上記変復調装置2との間のレベル変換。
In the communication control device body 1, a line adapter 11 performs level conversion between the modem and the modem 2.

送受信ビットの保持、制御・監視信号の保持を行ってい
る。12は回線接続共通部であり、回線アダプタ11を
複数個接続し、上記各種信号の集線・分配を行う。13
は回線走査部であり、回線接続共通部12を経由して回
線アダプタ11を順次選択し、上記送受信ビット及び制
御・監視信号の交換を行い、文字の組立1分解処理を行
う。14は主制御部であり、記憶部15に格納されてい
る制御プログラムの実行して、回線走査部13.及びチ
ャネル接続部16の制御を行う。該記19部15は制?
’flプログラムの格納、及びデータのバッファ等に用
いられる。チャネル接続部16はホストプロセッサ3か
らのコマンドの受付、及びホストプロセッサ3と記憶部
15との間でのデータ転送を制御する。
It holds transmit/receive bits and control/monitoring signals. Reference numeral 12 denotes a line connection common section, to which a plurality of line adapters 11 are connected, and the various signals mentioned above are concentrated and distributed. 13
is a line scanning unit which sequentially selects the line adapters 11 via the line connection common unit 12, exchanges the transmission/reception bits and control/monitoring signals, and performs character assembly/disassembly processing. 14 is a main control section, which executes a control program stored in the storage section 15 and controls the line scanning section 13. and controls the channel connection section 16. Is Part 19, Part 15 of the article legal?
It is used for storing 'fl programs, buffering data, etc. The channel connection unit 16 controls reception of commands from the host processor 3 and data transfer between the host processor 3 and the storage unit 15.

先ず、ホストプロセッサ3から送信された送信データは
、チャネル接続部16を経由して記1、α部15にメモ
リスチールの形式で格納される。
First, transmission data transmitted from the host processor 3 is stored in the alpha section 15 in memory steal format via the channel connection section 16.

主制御部I4は記憶部15から、該送信データを1文字
完敗り出して、これを回線走査部13内のローカルメモ
リ上の、送信を行うべき回線に対応する文字バッファに
格納する。
The main control unit I4 completely extracts one character of the transmission data from the storage unit 15 and stores it in a character buffer corresponding to the line to be transmitted on the local memory in the line scanning unit 13.

上記回線走査部13は、回線接続共通部12を経由して
回線アダプタ11を選択するアドレスを順次送出し、選
択した回線アダプタ11からビット送出要求が発生して
いると、上記文字バッファのデータを取り出して直列デ
ータに変換し、その1ビツトを回線アダプタ11の送信
ビットバッファに格納する。
The line scanning unit 13 sequentially sends addresses for selecting line adapters 11 via the line connection common unit 12, and when a bit sending request is generated from the selected line adapter 11, the data in the character buffer is sent out. It is extracted and converted into serial data, and one bit of it is stored in the transmission bit buffer of the line adapter 11.

このデータは変復調装置2を経由して端末装置4に送出
される。
This data is sent to the terminal device 4 via the modem 2.

一方、端末装置4から送出されたデータは変復調装置2
を経由して、回線アダプタ11の受信ビットバッファに
格納される。
On the other hand, the data sent from the terminal device 4 is transmitted to the modem device 2.
The data is stored in the receive bit buffer of the line adapter 11 via the .

回線走査部13は回線接続共通部12を経由して、指定
する回線アダプタ11から送られてくる受信データを取
り出し、回線走査部13内のローカルメモリ上の、該回
線に対応する文字バッファ上で文字に組み立てる。
The line scanning unit 13 extracts the received data sent from the specified line adapter 11 via the line connection common unit 12, and stores it in the character buffer corresponding to the line on the local memory in the line scanning unit 13. Assemble into letters.

主制御部14は回線走査部13が指定する回線の組み立
てられた文字を取り出し、主記憶部15に格納する。こ
のデータはチャネル接続部16を経由してメモリスチー
ル形式でホストプロセッサ3に転送される。
The main control section 14 extracts the assembled characters of the line designated by the line scanning section 13 and stores them in the main storage section 15. This data is transferred to the host processor 3 via the channel connection 16 in memory steal format.

このような通信制御装置において、送信動作1及び受信
動作の機能を、特に、上記変復調装置2゜端末装置3を
用いることな〈実施する為に、従来においては、以下の
ような手法が採られてきた。
In such a communication control device, in order to perform the functions of transmitting operation 1 and receiving operation without using the modulation/demodulation device 2 and the terminal device 3, the following methods have conventionally been adopted. It's here.

第4図は回線アダプタ、回線走査部の構成例を示した図
である。
FIG. 4 is a diagram showing an example of the configuration of a line adapter and a line scanning section.

本図において、111は端末装置4とのインタフェース
を整合させる為のレベルコンパ−タテアリ、112は受
信ビットバッファ、113は送信ビットバッファ、そし
て、114は折り返し制御回路である。
In this figure, 111 is a level converter for matching the interface with the terminal device 4, 112 is a receiving bit buffer, 113 is a transmitting bit buffer, and 114 is a loopback control circuit.

回線走査部13において、131は回線接続共通部12
との間のインタフェース多重化回路であり、132は回
線インタフェースのローカルメモリで、文字とビットの
間の組立、及び分解はこのメモリ上で行われる。133
は該文字組立分解処理回路、134は走査用カウンタで
あって、回線アドレスに基づいてローカルメモリ 13
2上の特定位置を指定すると共に、回線接続共通部12
を経由して、特定の回線アダプタ11を指定する。
In the line scanning unit 13, 131 is the line connection common unit 12.
132 is a local memory of the line interface, and assembly and disassembly between characters and bits is performed on this memory. 133
134 is a scanning counter, and a local memory 13
2 and specify a specific position on the line connection common section 12.
A specific line adapter 11 is specified via .

通常の運用時には、折り返し制御回路114に折り返し
指定がされていない為、回線走査部13から送出された
送信データは送信ビットバッファ 113をInして、
レベルコンバータ111から外部の変復調装置2等に送
出される。
During normal operation, since no loopback is specified in the loopback control circuit 114, the transmission data sent from the line scanning section 13 is input to the transmission bit buffer 113.
The signal is sent from the level converter 111 to an external modem device 2 or the like.

又、変復調装置2から受信されたデータは、レベルコン
バータ111から受信ビットバッファ 112を経由し
て受は取られる。
Further, data received from the modulation/demodulation device 2 is received from the level converter 111 via the reception bit buffer 112.

若し、折り返し制御回路114が折り返し状態となると
、回線走査部13からのデータはレベルコンバータ11
1から送出されないで、送信ビットバッファ 113か
ら受信ビットバッファ 112を経由して、回線走査部
13の受信側に受は取られる。
If the loopback control circuit 114 enters the loopback state, the data from the line scanning section 13 is transferred to the level converter 11.
1, but is received by the receiving side of the line scanning section 13 via the transmit bit buffer 113 and the receive bit buffer 112.

このような付加回路によって、変復調装置2゜及び端末
装置4を接続することなく、回線アダプタ111回線接
続共通部129回線走査部13の基本的な機能を確認す
ることが可能であった。
With such an additional circuit, it was possible to check the basic functions of the line adapter 111, line connection common section 129, and line scanning section 13 without connecting the modulation/demodulation device 2° and the terminal device 4.

然し、このような折り返し方法には、以下のような不都
合がある時がある。
However, this folding method sometimes has the following disadvantages.

■ 特に、高信頼性、高稼働性が要求されるオンライン
システムでは、回線アダプタ11と1回線接続共通部1
2を別装置扱いとして、回線走査部13との間で切り替
え可能な構成としている場合がある。
■ In particular, in online systems that require high reliability and high availability, line adapter 11 and single line connection common part 1
2 may be treated as a separate device and configured to be switchable between it and the line scanning section 13.

第5図は切り替え機能を有する通信制御装置の例を示し
た図であって、回線接続共通部12と回線走査部13と
の間が切り替えられるようになっており、図示の機能ブ
ロック1−2と、1−3が、機能ブロック1−1に対し
て現用/予備を構成している。
FIG. 5 is a diagram showing an example of a communication control device having a switching function, in which the line connection common section 12 and the line scanning section 13 can be switched, and the illustrated functional block 1-2 and 1-3 constitute a working/spare block for the functional block 1-1.

この場合、回線接続共通部12から切り離された予備側
の機能ブロック1−3では、例えば、回線走査部13の
機能を確認することが困デ「であると云う問題がある。
In this case, there is a problem in that it is difficult to check, for example, the function of the line scanning section 13 in the spare functional block 1-3 separated from the line connection common section 12.

■ 例えば、第4図のような折り返し機能では、回線ア
ダプタ11内の折り返しを行う場合、折り返し相手は自
回線1又は同一の回線アダプタ11内に収容されている
隣接回線に限定されることになり折り返しの自由度が不
足し、伝送制御手順上の制約、又は該隣接回線が他の通
信に共用されていること等の為に、障害箇所を探す時に
、その切り分は手段を直ちに利用することが困難である
と云う問題かをあった。
■ For example, in the callback function shown in FIG. 4, when a callback is performed within the line adapter 11, the callback partner is limited to the own line 1 or an adjacent line accommodated within the same line adapter 11. When searching for failure points due to lack of flexibility in loopback, restrictions on transmission control procedures, or the fact that the adjacent line is shared by other communications, etc., it is necessary to immediately use means to resolve the problem. The problem was that it was difficult.

上記■、■の問題を解決する為に、回線走査部13内に
折り返しラッチを設けて、このラッチを介して該回線走
査部13内での折り返しを行う方法が一部で用いられて
いる。
In order to solve the above-mentioned problems (1) and (2), a method is used in some cases in which a folding latch is provided in the line scanning section 13 and the looping is performed within the line scanning section 13 via this latch.

第6図は折り返しラッチによる折り返し方式の例を示し
た図であって、(a)は構成例を示し、(b)は動作の
タイムチャートを示している。
FIG. 6 is a diagram showing an example of a folding method using a folding latch, in which (a) shows an example of the configuration, and (b) shows a time chart of the operation.

本図(a)において、135は折り返し用タイマ113
6は該折り返しデータ保持用ラッチであり、ローカルメ
モリ 132内には、上記折り返し用タイマの極性保持
ビットが1ビット設けられている。
In this figure (a), 135 is a return timer 113
Reference numeral 6 denotes a latch for holding the loopback data, and the local memory 132 has one polarity holding bit for the loopback timer.

先ず、上記ローカルメモリ 132に対して、ホストプ
ロセッサ3より、回線対応に、折り返しモード指示ピン
トと、送信モード指示ビットと、上記タイマ極性保持ビ
ットに特定の指示がなされる。
First, the host processor 3 issues specific instructions to the local memory 132 for the loopback mode instruction focus, the transmission mode instruction bit, and the timer polarity holding bit in correspondence with the line.

但し、この方式においては、折り返しデータ保持用ラッ
チ136は1ビツト構成であるので、折り返しモード指
示の回線で、送信モードとなっているのは1回線に限定
される。
However, in this method, since the loopback data holding latch 136 has a 1-bit configuration, only one line is in the transmission mode among the loopback mode instruction lines.

ある回線が走査された時、折り返しモードが指示されて
いると、上記折り返しデータ保持用ラッチ136との間
でデータの送受信が行われる。
When a certain line is scanned, if the loopback mode is instructed, data is sent and received to and from the loopback data holding latch 136.

この時、該回線が送信モードで、且つ、タイマ極性保持
ビットが0゛であって、その時、折り返し用タイマ13
5の極性が1゛(即ち、該折り返し用タイマの立ち上が
り)であると、該回線の送信データが1ビツト、当該折
り返しデータ保持用ラッチ136に格納され、該タイマ
極性保持ビットを 1”とする。
At this time, if the line is in transmission mode and the timer polarity hold bit is 0, then the return timer 13
When the polarity of 5 is 1'' (that is, the rise of the loopback timer), 1 bit of the transmission data of the line is stored in the loopback data holding latch 136, and the timer polarity holding bit is set to 1''. .

このデータが受信側走査タイミングにおいて、任意の回
線で受信処理される。即ち、ある回線が走査され、該回
線のタイマ極性保持ビットが“1”で、その時の折り返
し用タイマ135の極性が“0”(即ち、該折り返し用
タイマの立ち下がり)であると、上記折り返しデータ保
持用ラッチ136のデータが受信処理され、該タイマ極
性保持ビットは0°にリセットされる。
This data is received and processed on an arbitrary line at the receiving side scanning timing. That is, when a certain line is scanned, the timer polarity holding bit of the line is "1", and the polarity of the loopback timer 135 at that time is "0" (that is, the falling edge of the loopback timer), the loopback is performed. The data in the data holding latch 136 is received and processed, and the timer polarity holding bit is reset to 0°.

この方法による折り返しは、制御が容易で、回線走査部
13内の任意回線内での折り返しが可能で、且つ複数の
回線を受信回線と゛して用いることもできる為、障害の
切り分け、試験手段として極めて有効であった。
Since loopback using this method is easy to control, loopback can be performed within any line within the line scanning unit 13, and multiple lines can be used as receiving lines, it can be used as a means for isolating faults and testing. It was extremely effective.

然しなから、この方法では、原理的に1回線しか送信で
きない為、少なくとも2回線の送信回線を必要とする全
二重通信回線の為の折り返しには使用できないと云う問
題があった。
However, this method has the problem that, since in principle only one line can be transmitted, it cannot be used for loopback for full-duplex communication lines that require at least two transmission lines.

本発明は上記従来の欠点ムこ鑑み、複数回線からの送信
を可能にし、且つローカルメモリの容量を増加させる必
要のない折り返し手段を提供することを目的とするもの
である。
SUMMARY OF THE INVENTION In view of the above-mentioned drawbacks of the prior art, it is an object of the present invention to provide a return means that enables transmission from multiple lines and does not require an increase in local memory capacity.

〔問題点を解決する為の手段〕[Means for solving problems]

第1図は本発明の詳細な説明する図である。 FIG. 1 is a diagram illustrating the present invention in detail.

本発明においても、折り返しデータ保持用ラッチ136
を1ビット設け、ある回線が走査された時、該回線に折
り返しモード指示がなされていると、該ラッチ136か
ら1ビツトのデータを受信して、ローカルメモリ上の当
該回線に対応する領域に格納する受信処理を行い、当該
回線に対応する送信データを、該ラッチ136に送出し
て、該ラッチの内容を更新することを、上記折り返しモ
ード指示がなされている総ての回線に対して実行するよ
うに構成する。
Also in the present invention, the return data holding latch 136
1 bit is provided, and when a certain line is scanned and a return mode instruction is given to that line, 1 bit of data is received from the latch 136 and stored in the area corresponding to the line on the local memory. For all the lines for which the loopback mode instruction is given, the process performs the reception process to send the transmission data corresponding to the line to the latch 136, and updates the contents of the latch. Configure it as follows.

従って、該折り返しモードが指示されている回線が1回
線であると、該回線の送信データが、次の折り返しの周
期で受信データとして、該回線に受は取られ、該折り返
しモードが指示されている回線が2回線であると、図示
の如く相互折り返しとなり、3回線以上であると巡回式
にデータの交換が行われる。
Therefore, if the number of lines for which the call-back mode is specified is one line, the transmission data of the line will be received as received data in the next call-back cycle, and the call-back mode will be specified for the line. If there are two lines, the data is mutually looped back as shown in the figure, and if there are three or more lines, data is exchanged in a circular manner.

〔作用〕[Effect]

即ち、本発明によれば、多数の回線を接続し、制御する
通信制御装置において、折り返しの通信速度に対応する
周期でセットされ、走査アドレスが、例えば、最終回線
に到達した時リセットされる第1のラッチと、該ラッチ
がセノ1−されている時、現在走査中の特定回線によっ
てセットされ、折り返し開始を指示する第2のラッチを
設け、該第2のラッチがセットされている間において、
折り返しモードが指示されている回線が走査された時、
折り返しデータ保持用の第3のラッチ(上記、ラッチ1
36)の内容をリードし、受信データとして該回線対応
のメモリ領域に格納すると共に、該ラッチの内容を該回
線の対応するメモリ領域に格納されている送信データに
よって更新するようにしたものであるので、 ■ 1回線から複数回線迄の折り返し試験が可能となる
That is, according to the present invention, in a communication control device that connects and controls a large number of lines, the scanning address is set at a cycle corresponding to the return communication speed, and is reset when, for example, the last line is reached. 1 latch, and a second latch that is set by the specific line currently being scanned and instructs to start looping when the latch is set, and while the second latch is set, ,
When a line is scanned for which loopback mode is indicated,
Third latch for retaining return data (latch 1 above)
36) is read and stored as received data in the memory area corresponding to the line, and the contents of the latch are updated with the transmission data stored in the memory area corresponding to the line. Therefore, ■ It becomes possible to conduct repeat tests from one line to multiple lines.

■ ローカルメモリ上に折り返しタイマの極性保持ビッ
トが不要となり、回路が簡単化できる。
■ There is no need for a loopback timer polarity holding bit on the local memory, simplifying the circuit.

等の効果がある。There are other effects.

〔実施例〕〔Example〕

以下本発明の実施例を図面によって詳述する。 Embodiments of the present invention will be described in detail below with reference to the drawings.

第2図は本発明の一実施例を示した図で、(a)はその
構成をブロック図で示したものであり、(b)はその時
の動作をタイムチャートで示した図であり、折り返し制
御指示ラッチ135’ 、折り返し動作開始記憶ラッチ
137.及び折り返しデータ保持用ラッチ136が本発
明を実施するのに必要な機能ブロックである。尚、全図
を通して、同じ符号は同じ対象物を示しているものとす
る。
FIG. 2 is a diagram showing an embodiment of the present invention, (a) is a block diagram showing its configuration, and (b) is a time chart showing the operation at that time. Control instruction latch 135', return operation start storage latch 137. and the folded data holding latch 136 are functional blocks necessary to implement the present invention. Note that the same reference numerals indicate the same objects throughout the figures.

先ず、折り返し制御指示ラッチ135′が、折り返しタ
イマ135により、(b)図に示したように一定周期毎
にセットされ、走査用カウンタ134が特定の回線位置
、例えば、最終回線、又は第0回線に到達するとリセッ
トされ、次の折り返し周期を待機する状態となる。
First, the loopback control instruction latch 135' is set by the loopback timer 135 at regular intervals as shown in FIG. When it reaches , it is reset and enters the state of waiting for the next return cycle.

このラッチ135°がセットされている状態で、走査用
カウンタ134が特定の回線、例えば、第0回線に指定
されると、折り返し動作開始指示ラッチ137がセット
され、本発明による折り返し動作が開始される。
When the scanning counter 134 is designated to a specific line, for example, the 0th line while this latch 135° is set, the loopback operation start instruction latch 137 is set, and the loopback operation according to the present invention is started. Ru.

この時、ローカルメモリ 132の各回線に対応する特
定領域に、折り返し指示がなされている回線が走査され
ると、該回線に送信指示があると送信データが、送信指
示がなければマーク極性ビットが上記折り返し送信デー
タ保持用ラッチ136に転送され、同時に先行してセッ
トされていた該ラッチ136の内容が、該回線に受信さ
れ、ローカルメモリ 132の当該回線に対応する領域
に格納される。
At this time, when the specific area corresponding to each line in the local memory 132 is scanned for a line for which a return instruction has been made, the transmission data will be marked if there is a transmission instruction for that line, and the mark polarity bit will be changed if there is no transmission instruction for that line. The contents of the latch 136, which is transferred to the return transmission data holding latch 136, and which has been previously set, are received by the line and stored in the area of the local memory 132 corresponding to the line.

従って、該折り返し指示がなされている最後の回線(本
実施例では、I3で示した回線)が走査された後は、該
回線の送信データが、次の折り返し周期迄保持され、該
データが当該折り返し動作での最初の回′fa(本実施
例では、111回線)に読み取られるように動作する。
Therefore, after the last line for which the callback instruction has been made (in this example, the line indicated by I3) is scanned, the transmission data of the line is held until the next callback cycle, and the data is It operates so that it is read on the first line 'fa (line 111 in this embodiment) in the return operation.

この結果、前述のように、該折り返し指示がなされてい
る回線が1回線のみであれば、該回線の送出データが、
次の折り返し周期のタイミングで受信データとして受は
取られ、該回線が2回線であると、相互折り返しの動作
となり、3回線以上になると巡回式にデータの交換が行
われる。
As a result, as mentioned above, if there is only one line for which the callback instruction is given, the data sent from that line will be
Reception is received as received data at the timing of the next loopback cycle, and if there are two lines, mutual loopback operation is performed, and if there are three or more lines, data is exchanged in a circular manner.

以下、同じ動作が前述の記憶部15に用意されている総
ての送信データについて実行される。
Thereafter, the same operation is performed for all transmission data prepared in the storage section 15 described above.

このように、本発明においては、通信制御装置の回線走
査部内での折り返し制御において、1ピントの折り返し
送信データ保持用ラッチを、折り返し指示がなされてい
る回線が順次リード/更新を繰り返すようにして、複数
回線間で折り返しを行うことができるようにした所に特
徴がある。
As described above, in the present invention, in the loopback control within the line scanning section of the communication control device, the 1-pin loopback transmission data holding latch is sequentially read/updated by the line for which the loopback instruction is given. , the feature is that loopback can be performed between multiple lines.

尚、本実施例においては、回線走査部13内での折り返
しを例にして説明したが、本発明の主旨から考えて、回
線接続共通部12で同様の折り返し制御を行っても良い
ことは云う迄もない。
In this embodiment, the loopback within the line scanning section 13 has been described as an example, but it is understood that similar loopback control may be performed within the line connection common section 12 in view of the gist of the present invention. Not until now.

〔発明の効果〕〔Effect of the invention〕

以上、詳細に説明したように、本発明の回線折り返し方
式は、多数の回線を接続し、制御する通信制御装置にお
いて、折り返しの通信速度に対応する周期でセットされ
、走査アドレスが、例えば、最終回線に到達した時リセ
ットされる第1のラッチと、該ラッチがセットされてい
る時、現在走査中の特定回線によってセットされ、折り
返し開始を指示する第2のラッチを設け、該第2のラッ
チがセットされている間において、折り返しモードが指
示されている回線が走査された時、折り返しデータ保持
用の第3のラッチの内容をリードし、受信データとして
該回線対応のメモリ領域に格納すると共に、該ラッチの
内容を該回線の対応するメモリ領域に格納されている送
信データによって更新するようにしたものであるので、 ■ 1回線から複数回線上の折り返し試験が可能となる
As described above in detail, in the line loopback method of the present invention, in a communication control device that connects and controls a large number of lines, the scanning address is set at a cycle corresponding to the loopback communication speed, and the scanning address is set, for example, at the final a first latch that is reset when the line is reached; and a second latch that is set by the specific line currently being scanned when the latch is set, and instructs to start looping; is set, when a line for which loopback mode is specified is scanned, the contents of the third latch for holding loopback data are read and stored as received data in the memory area corresponding to the line. Since the contents of the latch are updated with the transmission data stored in the memory area corresponding to the line, (1) loopback tests on one line to multiple lines are possible.

■ ローカルメモリ上に折り返しタイマの極性保持ビッ
トが不要となり、回路がMJp!−化できる。
■ The loopback timer's polarity holding bit on the local memory is no longer required, making the circuit MJp! - can be converted into

等の効果がある。There are other effects.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の詳細な説明する図。 第2図は本発明の一実施例を示した図。 第3図は一般の通信制御装置の構成の一例を示した図。 第4図は回線アダプタと1回線走査部の構成例を示した
図。 第5図は切り替え機能を有する通信制御装置の例を示し
た図。 第6図は従来の折り返しラッチによる折り返し方式の例
を示した図。 である。 図面において、 1は通信制御装置本体、2は変復調装置。 3はホストプロセッサ、4は端末装置。 11は回線アダプタ、12は回線接続共通部。 13は回線走査部、14は主制御部。 15は記憶部、16はチャネルアダプタ。 111はレベルコンバータ。 112は受信ビットバッファ。 113は送信ビットバッファ。 114は折り返し制御回路。 131はインタフェース多重化回路。 132はローカルメモリ。 133は文字組立分解処理回路。 134は走査用カウンタ。 135は折り返しタイマ。 135”は折り返し制御用ラッチ(第1のラッチ)。 136は折り返し送信データ保持用ラッチ(第3のラッ
チ) 137は折り返し動作開始記憶ラッチ(第2の)ソチ)
。 をそれぞれ示す。 ; 略期e厚か神肘与旧 ÷1 図
FIG. 1 is a diagram explaining the present invention in detail. FIG. 2 is a diagram showing an embodiment of the present invention. FIG. 3 is a diagram showing an example of the configuration of a general communication control device. FIG. 4 is a diagram showing an example of the configuration of a line adapter and a single line scanning section. FIG. 5 is a diagram showing an example of a communication control device having a switching function. FIG. 6 is a diagram showing an example of a folding method using a conventional folding latch. It is. In the drawings, 1 is a communication control device main body, and 2 is a modem device. 3 is a host processor, and 4 is a terminal device. 11 is a line adapter, and 12 is a line connection common part. 13 is a line scanning section, and 14 is a main control section. 15 is a storage unit, and 16 is a channel adapter. 111 is a level converter. 112 is a receiving bit buffer. 113 is a transmission bit buffer. 114 is a return control circuit. 131 is an interface multiplexing circuit. 132 is local memory. 133 is a character assembly/disassembly processing circuit. 134 is a scanning counter. 135 is a return timer. 135" is a loopback control latch (first latch). 136 is a loopback transmission data holding latch (third latch). 137 is a loopback operation start memory latch (second).
. are shown respectively. ; Abbreviation period e Atsuka Kamihibiyo old ÷ 1 Figure

Claims (1)

【特許請求の範囲】 多数の回線を接続し、制御する通信制御装置において、
折り返しの通信速度に対応する周期でセットされる折り
返し制御を指示する第1のラッチ(135’)と、 この第1のラッチ(135’)がセットされているとき
、走査中の特定の回線位置からセットされる折り返し動
作の開始を指示する第2のラッチ(137)と、 折り返しデータを保持する第3のラッチ(136)とを
備え、 上記第1のラッチ(135’)と、第2のラッチ(13
7)の制御の下に、現在走査中の回線であって、折り返
しモードが指示されている回線を検出した時、上記第3
のラッチ(136)の内容を当該回線に対する受信デー
タとして読み取ると共に、該ラッチ(136)の内容を
、該回線の送信データビットにより更新するようにした
ことを特徴とする回線折り返し方式。
[Claims] In a communication control device that connects and controls a large number of lines,
A first latch (135') instructing loopback control that is set at a cycle corresponding to the loopback communication speed, and when this first latch (135') is set, a specific line position during scanning. A second latch (137) that instructs the start of a loopback operation set from , and a third latch (136) that holds loopback data, the first latch (135') and the second Latch (13
Under the control of 7), when a line currently being scanned and for which call-back mode is detected is detected, the above-mentioned 3.
A line loopback method characterized in that the contents of a latch (136) are read as received data for the line, and the contents of the latch (136) are updated with transmission data bits of the line.
JP60224003A 1985-10-08 1985-10-08 Line loopback method Pending JPS6282847A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60224003A JPS6282847A (en) 1985-10-08 1985-10-08 Line loopback method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60224003A JPS6282847A (en) 1985-10-08 1985-10-08 Line loopback method

Publications (1)

Publication Number Publication Date
JPS6282847A true JPS6282847A (en) 1987-04-16

Family

ID=16807063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60224003A Pending JPS6282847A (en) 1985-10-08 1985-10-08 Line loopback method

Country Status (1)

Country Link
JP (1) JPS6282847A (en)

Similar Documents

Publication Publication Date Title
US4684885A (en) Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration
US4154988A (en) Method and means for accessing program memory of a common control telecommunications switching system
US3826872A (en) Transparent multiplexer communication transmission system
JPS6282847A (en) Line loopback method
JPS62249542A (en) Data transfer system
JPS589978B2 (en) Computer network configuration method
JPS6260860B2 (en)
JPH04103244A (en) Network monitor system
JPH0670013A (en) Remote terminal for subscriber line carrier system
JPH02272843A (en) Data transmission equipment
JPS6080342A (en) Communication control system
JPS59207763A (en) Loop type full duplex communication system of data transmission line
JPS63148741A (en) Connection testing system for communication equipment
JPS6074852A (en) Communication control equipment
JPS58151152A (en) Artificial modem device
JPH08139745A (en) Communication method of loop communication device
JPH043558A (en) Subscriber line test method
JPH03130803A (en) Programmable controller
JPS5952329A (en) data terminal equipment
JPS61501360A (en) Telephone system port communication methods and equipment
JPS6036670B2 (en) Test method for data terminal equipment
JPH0265342A (en) Electronic filing system
JPH04239359A (en) Communication processor
JPS6248850A (en) Collecting device for public line coupling remote fault data
JPS6367944A (en) Communication control equipment