JPS6282864A

JPS6282864A - イメ−ジセンサ

Info

Publication number: JPS6282864A
Application number: JP60222692A
Authority: JP
Inventors: Hitoshi Dogoshi; 堂腰　仁
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1985-10-08
Filing date: 1985-10-08
Publication date: 1987-04-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野１本発明は、いわゆる密着型の光センサアレイからの光信
号の処理を行うイメージセンサ、特に光センサアレイが
アモルファスシリコンを用いた光ダイオード型のイメー
ジセンサである場合に最適なイメージセンサに関するも
のである。

［従来の技術］一般に、ファクシミリ、文字や図形の読み取りなどの光
センサアレイとしては、従来からＣＯＤイメージセンサ
が知られており、また、ＭＯ９構造のイメージセンサも
普及されている。これらのイメージセンサでは、対象と
なる像を、その上に結像させるにあたって光学系が不可
欠である。従って、例えば、幅の広い８４版の原稿の１
行分の像を読み取るためには、３０〜４０ｃｍにもなる
長い光路長をもつ光学系を介して光センサアレイの＋Ｃ
上に結像させなければならないので、光学系にかなりの
コストがかかると共に装首がどうしても大型化してしま
う問題がある。

そこで、かかる光学系を全く省略でき、あるいは光路長
が１桁程度短くて済むような、いわゆる密着型イメージ
センサが有利になってくる。かかる技術動向と技術的問
題点の所在は、例えば、テレビジョン学会誌第３８巻第
６号（１９８４年）の「密着型１次元イメージセンサの
動向」によって知ることができる。

この種のイメージセンサと１７ては、上掲の記ｉ１Ｆに
も見られるように、ＣｄＳイメージセンサやＣｄ５−Ｃ
ｄＳｅイメージセンサが知られている。これらイメージ
センサは光電変換光導電性であるため、光電流値の大き
い信号が得られ、かつノイズ面で有利な特長がある。し
かし、その反面、応答速度があまり早くなく、従って、
読み取り速度がこれによって規定されてしまうきらいが
ある。

、一方、電荷蓄積型のイメージセンサはセンサー素体に
光ダイオードを用いるものであり、この光ダイオードを
逆バイアス状態で用いてダイオードの接合キャパシタン
スおよび配線容量に蓄積された電荷量あるいは電圧を検
出するようにすれば、光導電型に比して応答速度を格段
に早くできる特長がある。しかし、電荷蓄積型の場合に
は、光信号の絶対値は光電導型よりもかなり小さく、し
かもまた信号増幅を適切に行わないとノイズを受けやす
くなる弱点がある。

また、このような密着型のイメージセンサでは、その大
きさが原稿と同サイズになり、当然ＩＣよりも大きくな
るので、価格の安いものが要求される。電荷蓄積型のア
モルファスシリコン（ａ−５ｉ）を用いたイメージセン
サはこの要求を満たしうるが、電子易動度が結晶シリコ
ンに比べ格段に低く、従って光信号が大きく取れないの
で、とくに高解像度用には向かないとされてきた。

しかし、光電導型における実時間読み出し方式の代わり
に、センサアレイの１走査期間中に光信号を電荷の形で
蓄積しておく蓄積読み出し方式を採ることにより光信号
を検出に充分なレベルにまで向上させることが可能とな
り、高速で読み出し可能なその本来の利点を生かせるよ
うになってきた（例えば、０ＰＩｕｓ　　Ｅ誌１９８４
年７月号Ｐ、４７〜５３参ｊ、ｊ４．　）。本発明によ
るディジタル検出型密着イメージセンサ−は、この種の
用途に適しているものである。

さて、この種の電荷蓄積型のイメージセンサから光信号
を取り出す手段として、電圧検出方式と電流検出方式の
２種があり、これらの長短を第５図および第６図を参照
しながら概説する。

第５図は、電圧検出方式の処理回路の原理を示すもので
、光センサアレイ中の１番目の１個の光センサが符号Ｐ
Ｓで示されており、その左側に示されたバイアス電源１
から逆バイアスを掛けられた状態で光２を受光し、その
光信号をキャパシタＣ内に電荷の形で蓄積する。この光
信号の読み出しに当っては、まず、スイッチ３によって
、アナログスイッチとじてのＭＯＳスイッチ４をオンし
てキャパシタＣ内の電荷をいったん放電させた後に、そ
の中に光信号電荷を蓄積させる。この蓄積電荷による光
信号としてのコンデンサ電圧はボルテージフォロワ増幅
器５としての接続のなされた電流増幅回路に印加される
。光信号の読み出し時には、スイッチ６により、別のＭ
ＯＳスイッチ７を閉じて出力端子ＯＴから光信号出力を
取り出す。

これに対して、第６図に原理が示された電流検出方式で
は、同様にキャパシタＣに蓄積された電荷をその流出電
流の形で検出するので、非常に低い抵抗値を有する負帰
還抵抗Ｒを備えた低インピーダンスの電流−電圧変換回
路８を用いることができ、電圧検出方式よりも原理的に
信号検出が確実であり、しかも出力信号値にばらつきが
生じるおそれが少ない。電流増幅回路８の前段のスイッ
チ回路７は第５図と同様にＭＯＳスイッチであって、信
号の取り出しに際してキャパシタＣから流出する電流を
増幅回路８に導くためにスイッチ６で略示された取り出
し指令回路からの指令でオンされる。このスイッチ回路
７の開閉の際にそのゲー）・にケえられる指令電圧に起
因して、そのゲート・トレイン間あるいは、ゲート・ソ
ース間の０．１ρＦ程度の僅かな容量を介して後述のよ
うに過渡的スパイク状のノイズ信号が検出電流信号に混
入することになるが、出力端子ＯＴの後段に設けられる
積分手段によってその影響も除去することかできる。

しかし、この電流検出方式においても、スイッチ回路７
と電流増幅回路との接続線のもつ漂かキャパシタンス等
の影響を受け、原理的に優れた利点を充分生かすことが
できない。

′電圧検出方式の全体回路は第７図のようになる。かか
る電圧検出方式の場合は、出力端子ＯＴがＡ４版の幅、
あるいは８４版の幅におよぶ漂が容品−Ｏｓおよび直列
抵抗Ｒｓにより積分回路、つまりローパスフィルタを構
成するので、それにより高速読み出しに限界がある。

他方、電流検出方式の場合の全体回路は第８図のように
なり、ここで１０は積分回路、１１はサンプルホールド
回路、１２は出力増幅器であり、この増幅器】２から出
力端子ＯＴにアナログ出力信号が取り出される。この場
合にも電流−電圧変換回路８の入力に漂遊容量Ｃｓが加
わり、その容量が１００ＰＦ程［狐になり得る。電流−
電圧変換回路８を漏れ電流が少なく、高入力インピーダ
ンスで、しかも高ゲインに構成すれば、その電流入力端
子の電位をアース電位に置くことができ、漂が容量Ｃ５
等の影響とあまり受けないはずであるが、周波数が高く
なると、増幅器８の増幅率が低下し、入力端子電位が浮
いてくる。このため、環ｎ容量Ｃｓに電荷を蓄え、その
はき出し特定数のため増幅器８の特性を悪化させる。

［発明が解決しようとする問題点］そこで、本発明の目的は、電荷蓄積型光センサアレイか
ら信号を取り出すにあたって電圧検出方式が本来もつ利
点を維持しながら、光信号を高速かつ確実に検出するこ
とのできるディジタル検出型密着イメージセンサを得る
ことにある。

［問題点を解決するための手段］このような目的を達成するために、本発明は、アレイ状
に配列され、それぞれ光信号を電荷の形で蓄積する複数
個の光センサと、光センサごとに設けられ、光センサを
一括に走査するように開閉制御されるスイッチ手段と、
該スイッチ手段により走査された光信号を時間量に変換
する手段と、その時間量出力に基づいて光信号に対応す
るディジタル出力を形成する手段とを具備したことを特
徴とする。

［作用］本発明によれば、光センサアレイは、光信号取り出し用
の走査指令を受けて各光センサ毎のスイッチ回路を一括
して開閉制御することにより、走査された光センサ出力
をｉｌ？７幅処理し、ついで、ディジタル信号に変換す
ることにより、高速度読み取りで、かつ高確度のデータ
伝送を行うことができる。

すなわち、本発明では、光信号をそれぞれ、電圧から時
間に変換することにより、検出精度を高め、ディジタル
出力を取り出すことによって、従来より密着型の場合に
指摘されていた共通ラインの時定数の影響による周波数
限界を無くし、かつディジタル信号という取り扱いの容
易さをもっており　画素補正等ディジタル処理により行
うことができ、信頼性の面でも非常にＱｉＪｎｌがよい
システム構成とすることができる。

［実施例］以下、図面を参！！（Ｊ、　して本発明の詳細な説明す
る。

本発明の一実施例を第１図に示す。これは１ビット分の
光センサＳの検出原理を示すものである。ここで、　１
３　、１３’はスイッチ、１４．１４′、１５゜１５’
　　、　１６．１６′　はＭＯＳ　ＦＥＴ　、１７．１
７’　は定′健流源、１８．１８’　は比較器、１９は
電圧源である。ボルテージホロワ増幅器５からの出力を
ＭＯＳ　ｌ−ランジスタ１４．１４’　　によるアナロ
グスイッチを介して比較器１８．１８′　の各正側入力
端子に供給する。スイッチ１３．１３’　はにＯＳ　１
−ランジスタ１４．１４′　のゲートに接続され、その
オン、オフを１ｌｊｌ　ｕｎする。

ＭＯＳ　＋−ランジスタ１５．１５′　は、各定電流源
１７゜１７′　を、比＋１２器１８．１８′　の負側入
力端子に対するホールドコンデンサＣｓｌ　、　Ｃｓ（
′　　にｋ、ｉ　して接続するか否かをクロフクパルス
ＣＬＫＩに応じて制ｉ１Ｕするアナログスイッチである
。ＭＯＳ　　ｂランラスタ１６゜１６′　はＭＯＳ　ｌ
−ランジスタ１４．１４′　　に対するバイアス源を構
成する。１ヒ較器１８．１８′　の各ｊＥ側入力端子に
は電圧源１８を共通に接続する。以上の構成により光セ
ンサＰＳに蓄積された光信号を時間量に変換して、出力
端子Ｔ、Ｔ’　から取り出す時間量変換回路２０を構成
する。

次にかかる回路２０の動作を説明する。光センサＳの感
知部が原稿からの光を受けると、電荷蓄積方式により、
スイッチ３がオフした時点からコンデンサＣに充電がな
される。ここで、光センサＳに一定照度の光が入射して
おり、しかも、定電流型に近いと仮定すると、以下の式
が成立する。

ここで、Ｖｃはコンデンサの電圧、■は光電流値、ｔは
蓄積時間、Ｃは蓄積容量である。

このような電圧をボルテージホロワ増幅器５により供給
することにより、低出力インピーダンス化する。最終蓄
積時間に達すると、スイッチ１３が閉じ、ＭＯＳ　）ラ
ンジスタ１４が導通してコンデンサＣｓｌに電荷が蓄積
される。このようにして、電荷はスイッチ１３によりサ
ンプリング的に蓄積された後に、このコンデンサＣ３１
に保持された状態となる。

さて、コンデンサＣｓ１　に充電された電荷をＭＯＳト
ランジスタ１５と定電流源１７とで引き抜いてゆくが、
ＭＯＳ　）ランジスタ１５はパルス的に動作しており、
電圧源１８の電圧に達すると、比較器１８の出力端子Ｔ
は高レベルとなる。出力端子Ｔかも高レベルの信号が出
るまでの間にＭＯＳ　）ランジスタ１５を導通させたパ
ルスの個数を数えることにより、電圧一時間変換がなさ
れる。

以上は、出力端子Ｔの系の説明であったが、出力端子Ｔ
′の系は当該光センサＰＳの第２回目の蓄積を行うもの
であり、出力端子Ｔの系が放電カウント処理されている
ときにはスイッチ１３′　により第２回目の蓄積が開始
されることになる。つまり、偶数回目の蓄積出力は出力
端子Ｔ′に現われ、奇数回目の蓄積出力は出力端子Ｔに
現われる。すなわち、本発明では、各ライン毎に一括し
て走査を行う。

第２図は本実施例のシステム全体を示す。

ここで、時間量変換回路２０の各々における出力端子Ｔ
およびＴ′をコントロールロジック２１に接続して、時
系列的アナログ信号の形態の各時間昂°出力の大きさ、
すなわちＭＯＳトランジスタ１５、１５’　を通過する
パルスの個数をカウントする。それにより得られるディ
ジタル出力をクロックパルスＣＬＫ２のタイミングでレ
ジスタ２２に書き込む、２３はレジスタ２２に記憶され
ている内容を読み出してその並列データを直列データに
変換する並列−直列変換回路であり、この変換回路２３
の出力端子ＯＴからディジタル画像信号を取り出す。２
４はスイッチ３，１３．１３　’　　を含むコントロー
ルロジックであり、光信号を取り出すための走査指令を
順次に発生する。そして、スイッチ１３．１３’　を含
むコントロールロジック２４より蓄積周期の放電パルス
がＭＯＳトランジスタ４のそれぞれに印加され、全ボル
テージホロワ増幅器５が動作を開始する。コントロール
ロジック２１は、出力端子Ｔ、Ｔ’の出力の時間、ある
いはＭＯＳ　）ランジスタ１５．１５’を導通するパル
スの個数をカウントする。このコントロールロジック２
１で得られたディジタル出力はレジスタ２２に記憶され
、並列−直列変換回路２２によりレジスタ２３に記憶さ
れているデータを順次時系列信号に変換し、たとえば４
本の出力ラインＯＴよリディジタル画像信号を取り出す
。この場合には２４個の階調検出ができる。

第３図は第１図示の回路各部の信号波形を示す信号波形
図である。蓄積電圧Ｖｃは光センサＰＳにより三角波状
になっており、出力端子Ｔ系、出力端子Ｔ′系の処理の
場合には、トランジスタ１４と１４′が交互に動作して
いる。出力端子Ｔ系のホールドコンデンサＣｓＨの電位
は図に示した通りであり、その蓄積が終了すると直ちに
トランジスタ１５により放電を開始する。

この検様を拡大したものを第４図に示す、ここで、放電
スロープはパルス的に下降し、実質的な引き抜き電流を
かなり小さくしている。第４図では１ドツト目と２ドツ
ト目のセンサが一緒に描かれているが、他のセンサにつ
いても同じような下降曲線が示され、比較器１８．１８
’　によって時間幅Ｔｌ　ｄｏｔ　、Ｔ２　ｄｏｔの出
力が線型性よく検出される。

［発明の効果コ以上の説明から明らかなように、本発明によるディジタ
ル検出型密着光センサは、光信号をそれぞれ、電圧から
時間に変換することにより、検出精度を高め、ディジタ
ル出力を取り出すことによって、従来より密着型の場合
に指摘されていた共通ラインの時定数の影響による周波
数限界を無くし、かつディジタル信号という取り扱いの
容易さをもっており、画素補正等ディシイタル処理によ
り行うことができ、信頼性の面でも非常に効率がよいシ
ステム構成とすることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は本発
明による光センサのシステム構成の一実施例を示す回路
図、第３図は第１図の各部信号波形図、第４図はその詳細信号波形図、第５図は通常の電圧検出型の原理図、第６図は通常の電流検出型の原理図、第７図は電圧検出型のシステム構成例を示す回路図、第８図は電流検出型のシステム構成例を示す回路図であ
る。１・・・バイアス電源、２・・・光、３・・・スイッチ、４・・・アナログスイッチ、５・・・ボルテージホロワ増幅器。６・・・スイッチ、７・・・スイッチ回路、８・・・電流−電圧変換回路、９・・・レジスタ。１０・・・積分回路、１１・・・サンプルホールド回路、１２・・・出力増幅器、１３、１３’　、１４．１４　’　、１５　、１５’　
、１６　、１８’・・・ｌ［ｌｓ　　）ランジスタ、１７、１７’・・・定電圧源、１８、１８’・・・比較器、１９・・・電圧源、２０・・・時間量変換回路、２１・・・レジスタ、２３・・・並列−直列変換回路、２４・・・コントロールロジック、Ｔ、　Ｔ’　・・・出力端子、ＯＴ・・・出力端子、ｐｓ・・・光センサ、Ｃ・・・キャパシタ、Ｃｓ・・・漂遊容量。Ｃｓｌ、　Ｃｓ１’　・・・ホールドコンデンサ。第２図雪圧オ室と六代゛滑掃１図七丸橢仕六筬扉押図第６図鬼迂浦ｌ１１１１．大（回勢■ 第７図１１に先１旭オ幻ロ鴨屯第８図

Claims

【特許請求の範囲】１）アレイ状に配列され、それぞれ光信号を電荷の形で
蓄積する複数個の光センサと、該光センサごとに設けられ、前記光センサを一括走査す
るように開閉制御されるスイッチ手段と、該スイッチ手段により走査された光信号を時間量に変換
する手段と、その時間量出力に基づいて前記光信号に対応するディジ
タル出力を形成する手段とを具備したことを特徴とするイメージセンサ。