JPS6284228U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案の一実施例の回路図、第２図、
第３図は本考案の別の実施例の回路図、第４図は
別の実施例のブロツク図である。 １８，１９…コンデンサ、１７…可変容量ダイ
オード、２０，２１…抵抗。

Claims (1)

1. 【実用新案登録請求の範囲】 １ 第１及び第２のトランジスタと、第１及び第
   ２のトランジスタのそれぞれのコレクタに所定の
   電圧を印加する手段と、第１のトランジスタのコ
   レクタ出力により第２のトランジスタのベースを
   制御する手段と、第２のトランジスタのコレクタ
   出力により第１のトランジスタのベースを制御す
   る手段と、第１及び第２のトランジスタのそれぞ
   れのエミツタ間に接続されるコンデンサと、第１
   及び第２のトランジスタのエミツタにそれぞれ接
   続される電流源からなるエミツタ結合型マルチバ
   イブレータにおいて、上記コンデンサを１個ある
   いは複数の可変容量ダイオードとこの可変容量ダ
   イオードと第１及び第２のトランジスタのエミツ
   タとの間に接続されるコンデンサで構成し、上記
   の可変容量ダイオードの容量を制御する手段を具
   備したエミツタ結合型マルチバイブレータ。 ２ 特許請求範囲の第１項に記載のエミツタ結合
   型マルチバイブレータにおいて第１及び第２のト
   ランジスタのエミツタ電流を制御する手段を具備
   したことを特徴とするエミツタ結合型マルチバイ
   ブレータ。