JPS6285016U - - Google Patents
Info
- Publication number
- JPS6285016U JPS6285016U JP17712885U JP17712885U JPS6285016U JP S6285016 U JPS6285016 U JP S6285016U JP 17712885 U JP17712885 U JP 17712885U JP 17712885 U JP17712885 U JP 17712885U JP S6285016 U JPS6285016 U JP S6285016U
- Authority
- JP
- Japan
- Prior art keywords
- output terminal
- terminal
- signal
- power supply
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
第１図は本考案の一実施例におけるミユーテイ
ング装置のブロツク図、第２図は本考案の他の実
施例のミユーテイング装置の回路図である。 １……ラツチ回路、２……制御端子、３……出
力端子、４……電源端子、５……スイツチ回路、
５１……セツト用スイツチ、５２……リセツト用
スイツチ、７……信号減衰回路、８……信号入力
端子、９……信号出力端子。
ング装置のブロツク図、第２図は本考案の他の実
施例のミユーテイング装置の回路図である。 １……ラツチ回路、２……制御端子、３……出
力端子、４……電源端子、５……スイツチ回路、
５１……セツト用スイツチ、５２……リセツト用
スイツチ、７……信号減衰回路、８……信号入力
端子、９……信号出力端子。
Claims (1)
- 制御端子にセツト及びリセツト用スイツチ回路
が接続され、出力端子が高レベルもしくは低レベ
ルに切換り、又電源端子の電圧解除により出力端
子がリセツトきれるラツチ回路とその出力端子に
セツトもしくはリセツト状態を表示する表示器と
同じく出力端子に信号を減衰させる手段とが接続
されたミユーテイング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17712885U JPS6285016U (ja) | 1985-11-18 | 1985-11-18 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17712885U JPS6285016U (ja) | 1985-11-18 | 1985-11-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6285016U true JPS6285016U (ja) | 1987-05-30 |
Family
ID=31118038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17712885U Pending JPS6285016U (ja) | 1985-11-18 | 1985-11-18 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6285016U (ja) |
-
1985
- 1985-11-18 JP JP17712885U patent/JPS6285016U/ja active Pending