JPS6285574A - ２値化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は、ファクシミリ装置やある種の複写機のように
イメージセンサを用いて画像の読み取りを行う画情報処
理装置に使用される画信号の２値化回路に関する。

「従来の技術」 ファクシミリ装置では、ＣＣＤイメージセンサあるいは
ＭＯＳイメージセンサ等の１次元撮像素子を用いて原稿
の画情報を１ラインずつ読み取り、これを例えば２値化
していわゆる白、黒に対応した画信号を作成している。

画像読取部と記録部を備えたある種の複写機も、同様に
前記した画像読取部で原稿上の画情報を読み取り、記録
部でこれを記録して複写画を作成する。

このような画情報処理装置では、イメージセンサから時
系列的に出力される画・信号のＭＴＦ（Ｍｏｄｕｌａｔ
ｉｏｎ　Ｔｒａｎｓｆｅｒ　Ｆｕｎｃｔｉｏｎ）は、光
学系の光学的特性や撮像素子自体の特性によってその優
劣が判断されることになる。

第７図は、ある撮像素子によって原稿の読み取りが行わ
れる状態を表わしたものである。このう゛ち同図Ａは読
み取りを行おうとするある走査線上の画像の濃度状態を
表わしている。同図で黒で塗り潰された部分ＢＫは黒の
画情報の部分であり、白の部分Ｗは白の画情報（地色）
部分である。

このような１ライン分の画情報に対しては、同図已に示
すようなアナログ画信号が得られる。ここで電圧■１　
は黒の画素に対応した最も低い電圧値であり、電圧■２
は、白の画素に対応した最も高い電圧値である。ところ
がこのアナログ画信号は前記したＭＴＦの特性によるの
で、原稿上の互いに同一濃度の黒が同一レベルのアナロ
グ画信号になるとは限らない。原稿上で同一濃度の白の
部分についても同様に信号レベルが一定しない。

この結果として、例えば比較的低いスレッショルドレベ
ルＴ　Ｈ１を設定すると、アナログ画信号の低電圧側に
かたよった信号レベルの白黒変化に対して忠実な２値化
を行うことができるものの、高電圧側にかたよった信号
レベルの白黒変化はこれをすべて白の画素に相当するも
のとして２１直化してしまうことになる。またこの逆に
、比較的高いスレッショルドレベルＴＨ，を設定すると
、−アナログ画信号の高電圧側にかたよった信号（ノベ
ルの白黒変化に対して忠実な２値化を行うことができる
ものの、低電圧側にかたよった信号レベルの白黒変化は
これをすべて黒の画素に相当するものとして２値化して
しまうことになる。しかも、これ・らスレッショルドレ
ベルＴＨ，５ＴＨ２の間の何しルベルにスレッショルド
レベルヲ設定シテも、同様な理由でいずれも原稿に対応
した正確な２値化ができないといった可能性が生じてし
まう。

そこで特公昭５９−１６３１６号公報では、しきい値の
異なる２個の比較器と１個の選択器とを用いることを提
案している。この公報によれば、２個の比較器の共通人
力が高いレベルの方のしきい値（第８図ａの電圧■２）
を越えるときには、このしきい値をもつ比較器の方の出
力を選択して２値化を行う。また２個の比較器の共通入
力が低いレベルの方のしきい値（同第２図ａの電圧Ｖ＋
　　）よりも減少しているときには、このしきい値の方
の比較器の方の出力で２値化を行う。この結果として同
図すに示すような２値化が行われ、前記したような問題
点を解決することができる。

また特公昭５９−３８７９１号公報では、入力した画信
号のピーク電圧値をホールドするピークホールド回路と
、この回路の出力に従って基準電圧を設定する基準電圧
設定回路と、人力した画信号の最大値と最小値とをホー
ルドするホールド回路の出力とこのホールド前の画信号
を入力して両信号の差を検出する減算器と、この減算器
の出力と基準電圧設定回路によって設定された基準電圧
とを入力して比較する第１の比較器と、前記した減算器
の出力と基準電圧設定回路によって設定された基準電圧
の極性反転された出力とを入力して比較する第２の比較
器と、これら第１および第２の比較器の出力を各々入力
するフリップフロップ回路と、このフリップフロップ回
路の２つの出力信号により制御され前記した画信号の最
大値または最小値をホールド回路に入力させる入力制御
手段と、この画信号と固定された比較電圧とを入力する
第３の比較器と、前記したフリップフロップ回路の１つ
の出力信号と第３の比較器の出力信号とにより２値信号
を得る論理回路が提案されている。この後者の提案でも
、例えば第９図ａに示した画信号に対して同図すに示す
ような２値化を行うことができる。

「発明が解決しようとする問題点」 ところが両者の提案は共に画信号の状態の変化すなわち
濃度の変化を１次元的に主走査方向でのみとらえていた
。読み取りを行おうとする画像は通常２次元的な広がり
をもつものであり、１次元的な方法（主走査方向１ライ
ン分のみでの２値化）では最適な２値化レベルを得るこ
とができない。

すなわち従来提案された２値化回路方法では局所的に存
在する最適な２値化レベルを探し出すことができない。

そこで、この欠点を除去するために、画像を２次元方向
で微分演算して強調し、ＭＴＦ補正を行ったのち、２値
化を行う２値化回路が存在する。

ところがこの回路では、２値化処理のための回路部分が
複雑かつ高価となり、比較的簡易な読み取り装置には適
用することができない。

そこで本発明の目的は、比較的簡単にしかも２次元的な
２値化を行うことのできる２値化回路を提供することに
ある。

本発明では、第１図に原理的に示すように、図示しない
１次元イメージセンサから得られる各画素ごとのシリア
ルな画信号１を第１のしきい値ＲＥ　Ｆ’　１で比較し
２値化する第１のコンパレータ２を用意し、これでライ
ン方向の１次元的な２値化を行う。この第１のコンパレ
ータ２の比較結果３は第１のバッファメモリ４に保持さ
れる。第２のしきい値発生手段５は、この第１のバッフ
ァメモリ４から真に２値化を行おうとする画素の周辺に
位置する画素についての比較結果６を読み出し、これを
基に真に２値化を行おうとする画素についての新たなし
きい値としての第２のしきい値ＲＥＦ　２を発生させる
。

一方、第２のバッファメモリ７等の画信号遅延手段は、
この回路に入力された両信号１を遅延させて真に２値化
を行おうとする画素についての画信号レベル８を出力す
る。これら画信号レベル８は第２のコンパレータ９に入
力され、第２のしきい値ＲＥＦ２と比較されて最終的な
２値化信号１０が得られる。ここで第２のしきい値発生
手段５は、真に２値化を行おうとする画素を含んだこの
周囲に位置する複数の画素についての第１のコンパレー
タ２の比較結果をデータベースとして第２のしきい値Ｒ
ＥＦ２を発生させてもよい。

本発明によれば、バッファメモリ４を用いて真に２値化
を行おうとする画素の周囲の２次元的なデータを抽出し
、これにより２値化ｌノベルを最終的に決定するので、
主走査方向のみならず副走査方向をも考慮した２値化を
行うことができ、画像の再現性が良好となる。

「実施例」 以下実施例につき本発明の詳細な説明する。

第２図は本発明の一実施例としての２値化回路を表わし
たものである。この２値化回路の一方の入力端子１２に
は、図示しない原稿を同じく図示しないイメージセンサ
で１ラインずつ読み取った結果としてのシリアルな画信
号１が入力される。

この画信号１は、読み取られた各画素を６４段階（６ビ
ツト）の濃度で表わした信号である。画信号１は第１の
コンパレータ２に人力され、ここで第２の入力端子１３
に人力された第１のしきい値ＲＥＦ　１と比較される。

今、画信号１が明朝体の６ポイントの文字「議」を１２
ｐｅβ／ｍｍの解像度で読み取った信号であるとし、そ
の読み取られた画信号のレベルが第３図に示すようなも
のであったとする。ここで数字“６３”は純白に最も近
いレベルであり、表わされた数字が小さい値であるほど
純黒に近いものとなる。

第１のしきい値ＲＥＦ　１がレベル“４２”に固定され
ていたとする。この場合に第１のコンパレータ２から（
尋られる比較結果３で文字「議」を再現したとすると、
この結果は第４図に示すようなものとなる。この第４図
では、○印で示した白の印字ドツトの部分が本来黒の印
字ドツトであるべきかすれた部分である。同様に、本来
内の印字ドツトであるべき部分のいくつかが黒の印字ド
ツトとして印字されてしまう。これは前記したように従
来の１次元的な２値化によって発生する問題である。

さて、比較結果３は第１のバッファメモリ４に供給され
る。第１のバッファメモリ４は、第５図に示すような３
×３の画素情報に対応する比較結果を記憶、抽出する部
分である。この第５図でＳｔ、Ｊ　は真に、すなわち最
終的に２値化を行おうとする画素の比較結果である。添
字ｊ−１で示された画素はこれより１画素分だけ主走査
方向と逆方向に戻った位置の比較結果であり、添字ｊ＋
１で示された画素はこれより１画素分だけ主走査方向に
進んだ位置の比較結果である。また添字ｌ−１で示され
た画素はこれより１画素分だけ副走査方向と逆方向に戻
った位置の比較結果であり、添字ｉ＋ｌで示された画素
はこれより１画素分だけ副走査方向に進んだ位置の比較
結果である。

以上のように真に２値化を行沿うとする画素を含んだ９
つの画素の比較結果は、第１および第２′の２つのライ
ンメモリ１５．１６と、９つのフリップフロップ回路１
７１〜１７９によってこの第１のバッファメモリ４に記
憶される。すなわち、比較結果３は３段に直列接続され
たフリップフロップ回路１７１〜１７．によって図示し
ないビデオクロツタに同期して１段ずつシフトされて記
憶される他、第１のラインメモリ１５でちょうど１ライ
ン分遅延さた後、対応する３段のフリップフロップ回路
１７．〜１７６で隣接したラインの３画素分が記憶され
る。更に第２のラインメモリ１６は比較結果３をちょう
ど２ライン分遅延させた後、対応する３段のフリップフ
ロップ回路１７７〜１７．で更に隣のラインに位置する
３画素分の比較結果が記憶される。これら各フリップフ
ロップ回路１７．〜１７９に記憶された比較結果は、パ
ラレルに読み出され、しきい値発生ＲＯＭ１９に供給さ
れる。

しきい値発生ＲＯＭ１９は、それぞれのフリップフロッ
プ回路１７．〜１７．から供給された９種類の比較結果
における“黒”に相当する画素数に対応づけて、第２の
しきい値ＲＥＦ　２を発生させる。前記“黒”に相当す
る画素数と第２のしきい値ＲＥＦ　２の関係は、次の第
１表のようになる。

第１表 しきい値ＲＥＦ　２は、第２のコンパレータ９のしきい
値となる。

一方、入力端子１２に供給された画信号１は第２のバッ
ファメモリ７に供給され、ここで１ラインと１画素分だ
け遅延されて読み出される。この真に２値化を行おうと
する画素についての画信号レベル８は第２のコンパレー
タ９に入力されて、順次２値化される。このようにして
得られた最終的な２値化信号ｌＯは出力端子２１から図
示しない記録部等に供給され、白黒等の２値によって記
録または表示が行われることになる。

第６図は前記した文字「議」における最終的な２値化結
果を表わしたものである。第４図に比べると、文字のか
すれや漬れが改善され、良好な再現が行われることがわ
かる。

以上説明した２値化回路では、真に２値化を行おうとす
る画素を含んだこの周囲の画素についての比較結果を用
いて新たなしきい値としての第２のしきい値を発生させ
たが、回路によっては真に２値化を行おうとする画素の
比較結果の使用を省略することができる。また真に２値
化を行おうとする画素の周囲の画素は、実施例のように
３×３の画素マド’Ｊックスを構成する領域に限定され
るものでないことは当然である。更に２値化回路によっ
ては、真に２値化を行おうとする画素の周囲の画素の比
較結果を用いるとき、これらに所定の重みづけを行って
もよい。

「発明の効果」 このように本発明によれば、真に２値化を行おうとする
画素の周囲を取り囲む２次元的な領域の２値化データを
用いて最終的なしきい値の設定を行ったので、簡単な回
路構成でＭＴＦの良好に補正された２値化が可能となる
。

【図面の簡単な説明】

第１図は本発明の原理を示すブロック図、第２図〜第６
図は本発明の一実施例を説明するためのもので、このう
ち第２図は２値化回路のブロック図、第３図は明朝体の
文字「議」を読み取った際の６４段階の画信号の濃度レ
ベルを表わす説明図、第４図は第１のコンパレータによ
る比較結果で再現される文字「議」を表わした説明図、
第５図は第２のしきい値ＲＥＦ　２を演算する際に使用
される９つの比較結果の配置関係を示す配置説明図、第
６図は最終的な２値化結果で再現される文字「議」を表
わした説明図、第７図は従来の１次元的な２値化結果の
問題点を示すもので、同図Ａはある走査線上の画素の濃
度状態を示した拡大平面図、同図Ｂは読み取りによって
得られたアナログ画信号の波形図、第８図および第９図
は従来提案された２種類の２値化回路について処理前後
の信号波形を表わした各種波形図である。 １・・・・・・画信号、 ２・・・・・・第１のコンパレータ、 ３・・・・・・比較結果、 ４・・・・・・第１のパフファメモリ、５・・・・・・
第２のしきい値発生手段、９・・・・・・第２のコンパ
レータ、 １０・・・・・・最終的な２値化画信号、１９・・・・
・・しきい値発生ＲＯＭ。 ＲＥＦ　１・・・・・・第１のしきい値、ＲＥＦ２・・
・・・・第２のしきい値。 出　　願　　人 富士ゼロックス株式会社 代　　理　　人

Claims (1)

1. 【特許請求の範囲】 １、画信号を第１のしきい値で比較２値化する第１のコ
   ンパレータと、この第１のコンパレータの比較結果を保
   持するバッファメモリと、真に２値化を行おうとする画
   素の周辺に位置する画素についての前記比較結果を第１
   のバッファメモリから読み出し、これを基に前記した真
   に２値化を行おうとする画素についての新たなしきい値
   としての第２のしきい値を発生させる第２のしきい値発
   生手段と、前記した真に２値化を行おうとする画素の画
   信号レベルを前記第２のしきい値で比較しこの画素につ
   いての最終的な２値化信号とする第２のコンパレータと
   を具備することを特徴とする２値化回路。 ２、第２のしきい値発生手段は、真に２値化を行おうと
   する画素を含んだこの周囲に位置する複数の画素につい
   ての第１のコンパレータの比較結果から第２のしきい値
   を発生させることを特徴とする特許請求の範囲第１項記
   載の２値化回路。