JPS628619Y2 - - Google Patents
Info
- Publication number
- JPS628619Y2 JPS628619Y2 JP8711382U JP8711382U JPS628619Y2 JP S628619 Y2 JPS628619 Y2 JP S628619Y2 JP 8711382 U JP8711382 U JP 8711382U JP 8711382 U JP8711382 U JP 8711382U JP S628619 Y2 JPS628619 Y2 JP S628619Y2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- phase
- frequency
- receiving side
- phase position
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000630 rising effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 17
- 230000010363 phase shift Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 210000004899 c-terminal region Anatomy 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Facsimile Transmission Control (AREA)
Description
【考案の詳細な説明】
本考案は、フアクシミリ受信装置等において、
位相整合後の位相流れを防止するための位相追随
装置に関する。
位相整合後の位相流れを防止するための位相追随
装置に関する。
従来、位相整合後の位相流れを防止する手段と
してもつぱらフアクシミリ装置等における送信側
と受信側の独立同期部の発振器の周波数精度を上
げる方法がとられていた。しかしこの方法によつ
ても10通以上の連送を行うとその位相流れは顕著
となる欠点を有していた。
してもつぱらフアクシミリ装置等における送信側
と受信側の独立同期部の発振器の周波数精度を上
げる方法がとられていた。しかしこの方法によつ
ても10通以上の連送を行うとその位相流れは顕著
となる欠点を有していた。
本考案は、上記欠点を除去するもので発振器の
周波数精度を上げずに、どのように多い連送にお
いても位相流れを除去する回路を提供するもので
ある。
周波数精度を上げずに、どのように多い連送にお
いても位相流れを除去する回路を提供するもので
ある。
以下、図面により詳述すると、第１図は、送、
受信側の位相の整合・不整合を示す図で、Ａは送
信位相信号をもとにして作つた送信側位相位置パ
ルス、Ｄは送信側位相位置パルスＡに対応する受
信側の位相位置を示す仮想的受信側位相位置パル
スであり、タイミング、幅は位相整合時のパルス
Ａと同一である。また、Ｂは仮想的受信側位相位
置パルスＤの立上がり位置よりも少し以前に立下
り、後述のアンドゲードにより送信側位相位置パ
ルスＡとの一致を検出し得る所定幅を有するパル
スであり、Ｃは同様に仮想的受信側位相位置パル
スＤの立下り位置よりも少し遅れて立上り、後述
アンドゲートにより送信側位相位置パルスＡとの
一致を検出し得る所定幅を有するパルスである。
すなわち、パルスＢとＣとは少くとも受信側にお
いて送信位相信号をもとに生成した送信側位相位
置パルスＡのパルス幅分の間隔をあけて、例えば
記録走査タイミング信号からワンシヨツトマルチ
バイブレータ等により適宜生成する。そして、パ
ルスＢとパルスＣとの間隔は狭いことが望ましい
が、最大限、副走査幅内における位相流れによる
受信画の主走査方向のずれが原稿幅内を逸脱しな
い程度迄広くともよい。同図のように送・受信
側の位相位置パルスが一致しているとき（ＡとＤ
が一致）は、Ａ−Ｂ，Ａ−Ｃのどちらもアンドゲ
ートの出力は検出できないが、同図のように受
信側の位相位置パルスが送信側のそれよりも進む
（前に出る）とＡ−Ｃのアンドゲートを取ること
により進みを検出できる。また同様に同図のよ
うに遅れるとＡ−Ｂの、アンドゲートを取ること
により遅れを検出できる。よつてＡ−Ｂ，Ａ−Ｃ
のアンドゲートを取ることにより位相の進み遅れ
を検出できる。
受信側の位相の整合・不整合を示す図で、Ａは送
信位相信号をもとにして作つた送信側位相位置パ
ルス、Ｄは送信側位相位置パルスＡに対応する受
信側の位相位置を示す仮想的受信側位相位置パル
スであり、タイミング、幅は位相整合時のパルス
Ａと同一である。また、Ｂは仮想的受信側位相位
置パルスＤの立上がり位置よりも少し以前に立下
り、後述のアンドゲードにより送信側位相位置パ
ルスＡとの一致を検出し得る所定幅を有するパル
スであり、Ｃは同様に仮想的受信側位相位置パル
スＤの立下り位置よりも少し遅れて立上り、後述
アンドゲートにより送信側位相位置パルスＡとの
一致を検出し得る所定幅を有するパルスである。
すなわち、パルスＢとＣとは少くとも受信側にお
いて送信位相信号をもとに生成した送信側位相位
置パルスＡのパルス幅分の間隔をあけて、例えば
記録走査タイミング信号からワンシヨツトマルチ
バイブレータ等により適宜生成する。そして、パ
ルスＢとパルスＣとの間隔は狭いことが望ましい
が、最大限、副走査幅内における位相流れによる
受信画の主走査方向のずれが原稿幅内を逸脱しな
い程度迄広くともよい。同図のように送・受信
側の位相位置パルスが一致しているとき（ＡとＤ
が一致）は、Ａ−Ｂ，Ａ−Ｃのどちらもアンドゲ
ートの出力は検出できないが、同図のように受
信側の位相位置パルスが送信側のそれよりも進む
（前に出る）とＡ−Ｃのアンドゲートを取ること
により進みを検出できる。また同様に同図のよ
うに遅れるとＡ−Ｂの、アンドゲートを取ること
により遅れを検出できる。よつてＡ−Ｂ，Ａ−Ｃ
のアンドゲートを取ることにより位相の進み遅れ
を検出できる。
次に第２図は、独立同期原振周波数近くの周波
数（以下クロツクパルスと呼ぶ）の周波数補正が
行われることを示す図で、は位相流れが検出さ
れず周波数補正が行われていない図で、は先の
第１図で示したようにＡ−Ｃが一致すなわち受
信側の周波数が送信側より進んでいる時の波形
で、の波形の中の１パルスを抜いた周波数が下
がることになる。は、先の第１図で示したよ
うにＡ−Ｂが一致すなわち受信側の周波数が送信
側より遅れている時の波形で、の波形の中に１
パルス挿入した形で、周波数が上がることにな
る。この様な補正を走査の１回転毎に１回行うわ
けである。ここで補正の範囲を考えてみると、こ
のクロツクパルスが1000発で１走査が行われると
すると、1000発毎にパルスが１つ増えたり減じた
りするわけであるので、その周波数補正範囲は±
10-3である。さらにクロツクパルスが10000発で
１走査を行う周波数で補正を行えばその補正範囲
は±10-4になることは明らかである。この補正範
囲をどのように選択するかは、ドラム等を使わな
いデジタル処理のフアクシミリ装置を例に考える
と、上限はまず目で見て、ジツタがわからないよ
うに、１回の補正で1/4走査線以上ずれないよう
にしなければならないことから決め、下限は送信
側と受信側の周波数のズレを十分補正ができなけ
ればならないことから決定できる。
数（以下クロツクパルスと呼ぶ）の周波数補正が
行われることを示す図で、は位相流れが検出さ
れず周波数補正が行われていない図で、は先の
第１図で示したようにＡ−Ｃが一致すなわち受
信側の周波数が送信側より進んでいる時の波形
で、の波形の中の１パルスを抜いた周波数が下
がることになる。は、先の第１図で示したよ
うにＡ−Ｂが一致すなわち受信側の周波数が送信
側より遅れている時の波形で、の波形の中に１
パルス挿入した形で、周波数が上がることにな
る。この様な補正を走査の１回転毎に１回行うわ
けである。ここで補正の範囲を考えてみると、こ
のクロツクパルスが1000発で１走査が行われると
すると、1000発毎にパルスが１つ増えたり減じた
りするわけであるので、その周波数補正範囲は±
10-3である。さらにクロツクパルスが10000発で
１走査を行う周波数で補正を行えばその補正範囲
は±10-4になることは明らかである。この補正範
囲をどのように選択するかは、ドラム等を使わな
いデジタル処理のフアクシミリ装置を例に考える
と、上限はまず目で見て、ジツタがわからないよ
うに、１回の補正で1/4走査線以上ずれないよう
にしなければならないことから決め、下限は送信
側と受信側の周波数のズレを十分補正ができなけ
ればならないことから決定できる。
次に具体的な回路例と波形図から説明する。第
４図は本考案の一実施例を示す回路であり、その
波形図は第５図〜に示す。また，，の
状態をまとめた第６図である。第４図において
F1〜F6はＪ・Ｋフリツプフロツプ回路、B1〜B2
はインバータ、G1〜G5，G7，G9〜G11はナンドゲ
ート、G6，G8はアンドゲートである。
４図は本考案の一実施例を示す回路であり、その
波形図は第５図〜に示す。また，，の
状態をまとめた第６図である。第４図において
F1〜F6はＪ・Ｋフリツプフロツプ回路、B1〜B2
はインバータ、G1〜G5，G7，G9〜G11はナンドゲ
ート、G6，G8はアンドゲートである。
イ端子には発振器からの出力で例えば20KHzが
入力され、ロ端子はその分周された出力である。
ハ端子には先の第１図でＣの波形が入力され、ニ
端子には同様にＡの波形が入力され、ホ端子には
同様にＢの波形が入力されている。イ端子には
20KHzのクロツクパルスが絶えず入力されてい
る。次に第５図の波形図により説明するともし第
１図のように送・受信側の位相が整合している
ときには、第５図に示すようにG9＝１，G10＝
１なのでG11＝０となりフリツプフロツプF4〜F6
は動作しないので、常時Ｙ端子は“１”となり、
Ｘ端子は“０”となるので１／２分周波のみゲー
トG3に達しG3に出力される。さてここで位相流
れが検出され、第１図のようなＡ，Ｂ，Ｃの入
力がハ、ニ、ホの端子に入るとゲートG11を介し
てフリツプフロツプF4〜F6のクリヤが外されフ
リツプフロツプF4〜F6はG6を介して入力してい
るクロツクパルスをカウントし始める。クロツク
パルス入力を４つカウントし終ると同時にフリツ
プフロツプF4のとF6のＱ出力は１となりゲー
トG4の入力は全て“１”となりその出力は０と
なりゲートG6をOFFしクロツク入力を止めゲー
トG8の出力は“０”となる。つまり４クロツク
パルスカウントの時間内では、ゲートG8＝１と
なりこの時間にはG2のゲートを開き、G3に示す
ように１パルス分除去されて周波数が下がり、送
信側と受信側の位相信号が整合する。また４クロ
ツクパルスカウント後はG8＝０となりG2のゲー
トを閉じ、G3に示すように送信側と受信側のパ
ルスが一致した場合の第２図のような周波数の
パルスを出す。同様に今度は、第１図のような
Ａ，Ｂ，Ｃの入力がハ、ニ、ホの端子に入ると、
第５図に示すように２クロツクパルスカウント
期間内はゲートG7＝０なのでG1ゲートを閉じG3
に示すように、この２クロツクパルスカウント期
間内に１パルス挿入された出力となり、周波数が
上がり、送信側と受信側の位相信号が整合する。
また２クロツクパルスカウント後はG7＝１とな
り、ゲートG3の出力は送信側と受信側の位相が
整合した場合の第２図のパルスが出力される。
入力され、ロ端子はその分周された出力である。
ハ端子には先の第１図でＣの波形が入力され、ニ
端子には同様にＡの波形が入力され、ホ端子には
同様にＢの波形が入力されている。イ端子には
20KHzのクロツクパルスが絶えず入力されてい
る。次に第５図の波形図により説明するともし第
１図のように送・受信側の位相が整合している
ときには、第５図に示すようにG9＝１，G10＝
１なのでG11＝０となりフリツプフロツプF4〜F6
は動作しないので、常時Ｙ端子は“１”となり、
Ｘ端子は“０”となるので１／２分周波のみゲー
トG3に達しG3に出力される。さてここで位相流
れが検出され、第１図のようなＡ，Ｂ，Ｃの入
力がハ、ニ、ホの端子に入るとゲートG11を介し
てフリツプフロツプF4〜F6のクリヤが外されフ
リツプフロツプF4〜F6はG6を介して入力してい
るクロツクパルスをカウントし始める。クロツク
パルス入力を４つカウントし終ると同時にフリツ
プフロツプF4のとF6のＱ出力は１となりゲー
トG4の入力は全て“１”となりその出力は０と
なりゲートG6をOFFしクロツク入力を止めゲー
トG8の出力は“０”となる。つまり４クロツク
パルスカウントの時間内では、ゲートG8＝１と
なりこの時間にはG2のゲートを開き、G3に示す
ように１パルス分除去されて周波数が下がり、送
信側と受信側の位相信号が整合する。また４クロ
ツクパルスカウント後はG8＝０となりG2のゲー
トを閉じ、G3に示すように送信側と受信側のパ
ルスが一致した場合の第２図のような周波数の
パルスを出す。同様に今度は、第１図のような
Ａ，Ｂ，Ｃの入力がハ、ニ、ホの端子に入ると、
第５図に示すように２クロツクパルスカウント
期間内はゲートG7＝０なのでG1ゲートを閉じG3
に示すように、この２クロツクパルスカウント期
間内に１パルス挿入された出力となり、周波数が
上がり、送信側と受信側の位相信号が整合する。
また２クロツクパルスカウント後はG7＝１とな
り、ゲートG3の出力は送信側と受信側の位相が
整合した場合の第２図のパルスが出力される。
第７図は、他の実施例の回路図を示すものであ
る。第４図と同一番号のものは第４図の説明と同
じであり、M1，M2は単安定マルチバイブレータ
である。送信側と受信側の位相が整合していると
きは、第５図に示すようにG3の波形が出力さ
れ、受信側の位相が送信側のそれよりも進んだと
きには、第５図に示すようにG3の波形が出力
され、受信側の位相が送信側の位相よりも遅れた
ときには、第５図に示すようなG3の波形が出
力される。つまり第４図の回路と同じ結果が得ら
れることになる。この回路は、第４図に示された
回路よりも構成上シンプルになる特徴がある。
る。第４図と同一番号のものは第４図の説明と同
じであり、M1，M2は単安定マルチバイブレータ
である。送信側と受信側の位相が整合していると
きは、第５図に示すようにG3の波形が出力さ
れ、受信側の位相が送信側のそれよりも進んだと
きには、第５図に示すようにG3の波形が出力
され、受信側の位相が送信側の位相よりも遅れた
ときには、第５図に示すようなG3の波形が出
力される。つまり第４図の回路と同じ結果が得ら
れることになる。この回路は、第４図に示された
回路よりも構成上シンプルになる特徴がある。
また第３図は、周波数精度と位相流れとの関係
を示した図で、例えば1000本の走査線で１つの画
面が完了する原稿を考えると第３図Ｈのように
10-3の精度では位相は対角線となり、又10-4程度
ではその1/10なので第３図Ｉに示すような位相と
なる。
を示した図で、例えば1000本の走査線で１つの画
面が完了する原稿を考えると第３図Ｈのように
10-3の精度では位相は対角線となり、又10-4程度
ではその1/10なので第３図Ｉに示すような位相と
なる。
以上、本考案の効果を要約すると、フアクシミ
リ受信装置等において、受信側位相が送信側位相
に対して遅れ状態、進み状態又は整合状態かを検
出し、遅れ状態のときには整合状態の主走査駆動
パルスにパルスを加え、進み状態のときには整合
状態の主走査駆動パルスのパルスを除去するの
で、発振器の原振周波数を変化させないで、出力
周波数を変えることができる。従来のものでは、
原振周波数を変化させてしまうので非常に不便が
あつたのである。また、本考案は、遅れ状態のと
きにはパルスを加え、進み状態のときにはパルス
を除去する動作を、整合状態の主走査駆動パルス
の一定パルス区間内又は一定時間内に行うことが
できるので、つまり任意のパルス区間又は任意の
時間に周波を変化させることができるのである。
よつて本発明によば、何十通ものフアクシミリ装
置の連送によつても位相ズレを生じない装置を提
供でき、またさらに大きなメリツトは、受信側に
今までのような高精度の発振器を必要とせず安価
な発振器で十分位相流れを防止できるものであ
る。すなわち送信側の発振器周波数安定度は、従
来と同様あるいはややラフな10-5程度に選定する
が、受信側は10-4程度に選定でき、本考案の周波
数追随範囲を2.5×10-4程度にすれば十分であ
る。
リ受信装置等において、受信側位相が送信側位相
に対して遅れ状態、進み状態又は整合状態かを検
出し、遅れ状態のときには整合状態の主走査駆動
パルスにパルスを加え、進み状態のときには整合
状態の主走査駆動パルスのパルスを除去するの
で、発振器の原振周波数を変化させないで、出力
周波数を変えることができる。従来のものでは、
原振周波数を変化させてしまうので非常に不便が
あつたのである。また、本考案は、遅れ状態のと
きにはパルスを加え、進み状態のときにはパルス
を除去する動作を、整合状態の主走査駆動パルス
の一定パルス区間内又は一定時間内に行うことが
できるので、つまり任意のパルス区間又は任意の
時間に周波を変化させることができるのである。
よつて本発明によば、何十通ものフアクシミリ装
置の連送によつても位相ズレを生じない装置を提
供でき、またさらに大きなメリツトは、受信側に
今までのような高精度の発振器を必要とせず安価
な発振器で十分位相流れを防止できるものであ
る。すなわち送信側の発振器周波数安定度は、従
来と同様あるいはややラフな10-5程度に選定する
が、受信側は10-4程度に選定でき、本考案の周波
数追随範囲を2.5×10-4程度にすれば十分であ
る。
第１図は、送信側と受信側の位相の整合およ
び、不整合関係を示す図、第２図はクロツクパル
スに対して周波数補正が行われることを示す図、
第３図は周波数精度と位相流れとの関係を示す
図、第４図は本考案の一実施例の位相追随回路を
示す図、第５図は第４図の動作説明用の波形であ
り、は位相が整合の状態での波形図、，は
位相流れが検出されてからの波形図、第６図は第
５図の，，の状態をまとめた図、第７図は
本考案の他の実施例を示す回路図である。
び、不整合関係を示す図、第２図はクロツクパル
スに対して周波数補正が行われることを示す図、
第３図は周波数精度と位相流れとの関係を示す
図、第４図は本考案の一実施例の位相追随回路を
示す図、第５図は第４図の動作説明用の波形であ
り、は位相が整合の状態での波形図、，は
位相流れが検出されてからの波形図、第６図は第
５図の，，の状態をまとめた図、第７図は
本考案の他の実施例を示す回路図である。
Claims (1)
- 送信位相信号から生成された送信側位相位置パ
ルスと送受信間の位相整合時の前記送信側位相位
置パルスに対応する仮想的受信側位相位置パルス
の立上り直前に立下る所定幅の第１のパルスとの
一致を検出する第１の論理回路と、前記送信側位
相位置パルスと前記仮想的受信側位相位置パルス
の立下り直後に立上る所定幅の第２のパルスとの
一致を検出する第２の論理回路と、前記第１の論
理回路の出力によつて受信側主走査駆動クロツク
にパルスを加え前記第２の論理回路の出力によつ
て前記受信側主走査駆動クロツクからパルスを除
去する制御回路とを具備する位相追随装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8711382U JPS58164361U (ja) | 1982-06-10 | 1982-06-10 | 位相追随装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8711382U JPS58164361U (ja) | 1982-06-10 | 1982-06-10 | 位相追随装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58164361U JPS58164361U (ja) | 1983-11-01 |
| JPS628619Y2 true JPS628619Y2 (ja) | 1987-02-27 |
Family
ID=30095853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8711382U Granted JPS58164361U (ja) | 1982-06-10 | 1982-06-10 | 位相追随装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58164361U (ja) |
-
1982
- 1982-06-10 JP JP8711382U patent/JPS58164361U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58164361U (ja) | 1983-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0140042B1 (en) | Digital phase lock loop circuit | |
| CA1073096A (en) | Time base error corrector | |
| US4600943A (en) | Sampling pulse generator | |
| EP0335547A2 (en) | A metastable prevention circuit | |
| EP0025217B1 (en) | Clock recovery circuit for burst communications systems | |
| US3671776A (en) | Digital signal synchronizing system | |
| EP0258031A2 (en) | Method and apparatus for data window centering in a multifrequency data separator | |
| JPS6322092B2 (ja) | ||
| US5003561A (en) | Process for the reception of a binary digital signal | |
| JPS628619Y2 (ja) | ||
| US4887261A (en) | Method and arrangement for transmitting a digital signal with a low bit rate in a time section, provided for higher bit rates, of a time division multiplexed signal | |
| US4446482A (en) | System for generating 2H pulses in a television receiver | |
| US4596937A (en) | Digital phase-locked loop | |
| JPH06152567A (ja) | デジタルデータ処理装置 | |
| EP0304450B1 (en) | Method and apparatus for obtaining high frequency resolution of a low frequency signal | |
| JP2840569B2 (ja) | 局間クロック同期回路 | |
| JPS6235731A (ja) | デ−タ信号伝送方式 | |
| KR960009902B1 (ko) | 디지탈 오디오 적외선 수신기의 에러 처리 회로 | |
| GB2119188A (en) | Digital phase-locked loop | |
| JPS596102B2 (ja) | 搬送波再生回路 | |
| JPS5843310Y2 (ja) | フアクシミリ装置における電源同期装置 | |
| JPH04298116A (ja) | サンプリング信号発生回路 | |
| JP2844921B2 (ja) | ビット同期回路 | |
| KR950002305B1 (ko) | 수신데이타에 의한 동기클록발생회로 | |
| JPH0728787Y2 (ja) | ビデオデイスク再生装置のタイムベース補正回路 |