JPS6286716A - 金属と半導体の間にオ−ム型接続を形成するための方法及びその装置 - Google Patents

金属と半導体の間にオ−ム型接続を形成するための方法及びその装置

Info

Publication number
JPS6286716A
JPS6286716A JP61234265A JP23426586A JPS6286716A JP S6286716 A JPS6286716 A JP S6286716A JP 61234265 A JP61234265 A JP 61234265A JP 23426586 A JP23426586 A JP 23426586A JP S6286716 A JPS6286716 A JP S6286716A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor
semiconductor material
layer
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61234265A
Other languages
English (en)
Inventor
ジュリアノ イアヌーツィ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Microelettronica SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Microelettronica SpA filed Critical SGS Microelettronica SpA
Publication of JPS6286716A publication Critical patent/JPS6286716A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/20Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment
    • H10D64/011Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、金属と半導体の間、特にP又はNにドープさ
れたシリコンとの間に、オーム型接続を形成するための
改良された装置及びそれに関連する方法に関する。
(従来技術) 例えば成長された接合、合金接合、プレナー技術、プラ
ノックス(イタリアのエソセヂエフセ・ミクロエレソト
口一二カ・エッセ・ピ・ア社の商品名)技術等の方法等
の多くの異なった技術により製造される任意の半導体デ
バイスの製造のような、任意の集積回路の製造には、例
えばP又はNにドープされたシリコン等の半導体物質と
、例えば集積回路の「前」部上に必要な相互接続を作り
だし、又は同じものの「後」部上のサポートへ接続する
ために使用する金属物質の間にオーム型接続を形成する
ことが必要である。
使用される金属物質は、異なった種類のアルミニウム、
タングステン、プラチナ、それらの合金、窒化物及び珪
化物であり、強くドープされた多結晶シリコンは商業的
に使用される好適な物質の例である。
金属伝導を有する物質と半導体物質との間に形成される
この型の接続は、当初の電流−電圧特性(オーム型接続
)に関して実質的な直線性及び均斉性を示さなければな
らず、つまりそれは、少なくともデバイスの予知できる
操作条件(温度、放熱等)における軸の起源(the 
origin of the axes)に関する特性
のある部分(操作電流の予知できる最大強度)中で、電
流の「整流」現象や感知できる非直線性をもたらしては
ならない。
更に接続抵抗は、電力浪費、スイッチ時間等の明白な理
由のため、可能な限り低くしなければならない。
一般に、今日の既知方法によると、その上に既に必要な
拡散が行われ、酸化物又はそれと等価の非伝導性化合物
の表面絶縁層を修正した後に、フォトレジストの新しい
層を適用し、それを通してマスキングのための既知の写
真食刻技術により必要な「窓部」を形成する、ウェファ
上にこのような接続を形成する方法は、実質的に異方性
条件又はとにかく制御された条件下で起こる、半導体(
例えばドープされたシリコン)が露出するまでフォトレ
ジスト層中に形成された窓部に対応する一般に酸化物(
例えばSing)である非伝導性物質層を除去して、そ
の上にオーム接続が形成される区画の大きさを良好に限
定することを確実にすることを企図する。
従って、ウェファのサポートとして機能する電極と典型
的には該第1の電極を完全に包み込む、より大きな対極
との間に適用される無線周波電界を通して加速されるイ
オンの一部により、酸化物の表面が処理されるそれへの
衝撃により活性化される、典型的にはF−である反応性
イオン(ラジカル)によるプラズマ中での酸化物のアタ
ックによる反応性イオンエツチング(単にRIEという
)として知られている技術により、マスキング物質中の
予め形成された孔に対応する酸化物又は類似する非伝導
性物質の除去を行うことは確立された技術である。
酸化物の化学的アタックの所望の異方性は、必然的に窓
部の孔を通してウェファ表面に垂直に起こるイオンの部
分的な衝撃の方向性によって決定され、該方法は横たわ
る単結晶半導体が露出するまで続けられる。
このような区画を限定する方法の後、ウェファは、一般
にスパッタリング技術で行われる金属化のための装置内
に導入される。このような技術によると、無線周波電界
中で加速された不活性ガスのイオンで衝撃された固体金
属の表面から放出される選択された金属の原子が、一般
に、薄くかつ極度に均一な層でウェファを覆うチャンバ
ーの表面全体上に付着する。
この後に、接続の区画に対応して付着させた金属と単結
晶半導体の間の冶金合金の形成を有利にするために十分
な温度と時間で金属化されたウェファの熱処理を進行さ
せることも知られている。
他の特別な手段を行わないこの方法で形成された接続で
は、接続抵抗は半導体単結晶(例えばシリコン)の表面
の状態により強く影響される。接続のために意図される
区画から酸化物の層を除去′するためのアタックの後の
酸化シリコンの残渣の存在、及び/又は室温で容易に約
50人の深さ又は厚さに達してしまう大気に接触してい
るシリコン表面の連続的再酸化、CxFy又は可能なら
ばCxHyFzによるアタックの間に半導体表面上に形
成される重合性物質のフィルムの存在、シリコンの結晶
構造中の水素原子の「インプランテーション」は接続抵
抗を比較的高くしてしまういくつかの因子である。
更に、接続抵抗は、金属化された層とともに接続の表面
の近(のシリコンの結晶格子の状態により決定的に影響
される。
非伝導性の、典型的には5in2である層の除去ステッ
プは上述の通り、運動エネルギーが約100eVから約
5KeVまで変化する範囲に達するまで行われる無線周
波電界により強く加速されたイオンでの衝撃を企図する
方法によりほぼ独占的に影響される。
表面の次のシリコン結晶はこの衝撃処理により顕著な損
傷を受け、この損傷は該損傷を受けた表面の近くの結晶
格子中に生ずる転位、格子欠陥及び他の活性中心により
明らかにされ、この事実は接続抵抗を増加させがちにな
る。更に大気の露出した後には、このように露出したシ
リコン表面上に約50人の厚さに達することのある薄い
酸化物層が迅速に形成され、該酸化は先に行ったRIE
処理により誘発されるシリコン単結晶中の欠陥の存在に
より表面上で非常に有利に進行する。
シリコンの露出表面の汚染の種々の現象により生ずる接
続抵抗を減少させる目的で、空気中の再酸化に起因する
偶発的な酸化物フィルム及び/又は重合物質のようなこ
れらの不純物の除去を、金属のスパッタリングによる付
着を進行させる前に、金属付着のためのチャンバーそれ
自身の内側で、ウェファを一般にアルゴンイオン(Ar
”)である非反応性イオンでの衝撃を通して簡単なスパ
ッタリングによるエツチング処理することにより、進行
させることが提案されている。
この技術は、半導体と金属化された層との間の界面に酸
化物又は他の夾雑物を存在させないようにすることを可
能にするが、他方接続の界面の近(の結晶の衝撃による
より以上の損傷を招き、それは比較的高い接続抵抗に導
く条件を決定する先行するRIEアタックにより生ずる
損傷に加えられる。
(発明の目的) 本発明の目的は、金属と半導体の間にオーム接続を形成
するための改良された方法と装置を提供することである
本質的に本発明方法は、過度の電圧降下と、既知技術に
より形成されるオーム接続でしばしば観察される接続抵
抗に起因する他の負の効果の原因を積極的に減少させる
金属と半導体の間のオーム型接続を形成することを許容
する。
(発明の構成) 本発明方法によると、金属の付着を進行させる前に、可
能な薄い表面酸化層及び/又はオーム接続の形成のため
に限定された区画中の別に汚染された半導体物質の単結
晶層、及び直ぐ下のある厚さを有する単結晶層、つまり
デバイス又は集積回路の製造方法の先行するステップに
より損傷した結晶の表面層がプラズマエツチングにより
除去される。
この段階では厚さが好ましくは200と500人の間に
ある結晶が除去されて、結晶自身の損傷部分の実質的な
除去が確保される。
このように処理されたウェファは酸化的雰囲気に接触さ
せることなく、金属付着のためのチャンバー中へ導入さ
れ、これによりエツチングされた表面に起こることのあ
る再酸化が防止される。接続のための金属層のスパッタ
リングによる付着は、次にそのように前処理されたある
数のウェファに対して通常の技術に従って行われる。
ドライアタック(プラズマエツチング)が、プラズマエ
ツチングのために、減圧にできウェファを導入するため
の入口ドアと、スパッタリングチャンバー中へ処理され
たウェファを移動させるための移送用ドアが都合良く装
着されたチャンバー中で起こる。該チャンバーの内部は
、該方法で使用される化学試薬に耐性のある物質で形成
されている。ステンレス鋼やアルミナでクラッドされた
アルミニウム合金は好適な物質のいくつかの例である。
プラズマエツチングチャンバー中には2つの電極がある
。第1の可動電極は、その上に処理されるべき1又はそ
れ以上のウェファが載せちれた平らなプレートを有し、
該プレートは、処理の間にプラズマが好適に2つの電極
間に閉じ込められるようにその底孔に対応して第1の電
極を好適に受は入れるキャップ又は箱体の一部を形成す
る対極(一般に大地に接続されている)方向へ上昇させ
ることが可能である。一度ウエファが導入されると、該
チャンバーはまず約10−’〜10−”Torrまで減
圧にされ、次いで六フッ化硫黄(SF4>又は三フッ化
窒素(NF3)が導入され、好ましくは更に150から
350ミリTorrまでの圧力から成る5から30容量
%までの少量の酸素が導入される。
次に典型的には、約200〜500Wのパワーを有する
RF発振器により、13.56MHzの周波数を有する
約200〜500ボルトの間のビーク−ピーク電圧であ
る無線周波(RF)電界を電極に適用する。
SF、又はNF3のガスはイオン化され、その半減期(
half period)の間ウェファが載せられた電
極は正であるアニオンF−は加速されてウェファの表面
に衝撃を与え、そこでそれは(例えば)、減圧ポンプ系
により減圧にされた揮発性化合物を形成する結晶の露出
表面のシリコンと結合する。
RFエネルギー(プラズマエツチング)により活性化さ
れる化学的アタックの方法は、通常200から500人
までの間の十分な厚さのシリコンを除去して結晶格子に
損傷を生じさせることなく比較的等方向な方式でシリコ
ン表面をエツチングし、これによりRIEアタックによ
る酸化物層の除去のための先行する処理により損傷を受
けた単結晶の表面部分、及びそれとともにポリマー又は
他の夾雑要素のトレース量の酸化物の除去が確保される
シリコンのアタックは次の2つの可能な反応に従って起
こる。
a ) SF6 +Oz+5i−SiF4+5iFx+
5xOyFzb) NFI +0.+Si−+SiF4
+5iFx+Nx0yFz好ましくはこの時点で、該チ
ャンバーはエツチング雰囲気に完全にパージされ、減圧
のスパッタリングチャンバーと連絡しているドアが開け
られ、電極が下げられそして好適な機構が処理されたウ
ェファを電極表面からスパッタリングチャンバーへ移動
させ、相互連絡用のドアが再度閉じられる。
入口又は接近用ドアが開けられ他のウェファがプラズマ
エツチングチャンバーに導入されて再度上記方法が繰り
返される。スパッタリングチャンバーは、ウェファの径
に応じて8から15までのウェファを収容する能力があ
り、その積載が完了するとスパッタリングによる金属の
付着が既知の技術に従って行われる。
本発明をより良く理解するために、添付図面を参照しな
がら関連する装置の説明を続ける。
図面中筒1図は、本発明の装置の一実施例を示す概略図
であり、 第2図は、第1図のプラズマエツチングチャンバーの概
略断面図である。
第1図から分かるように該装置は、操作のために互いに
隣接しているスパッタリングチャンバー1とプラズマエ
ツチングチャンバー2とから成っている。
該プラズマエツチングチャンバー2はスバ・ツタリング
チャンバー1のプレチャンバ−を構成し、符号3で概略
的に示される高減圧ドア3は該2つのチャンバーを連結
している。プレチャンバ−2であるプラズマエツチング
チャンバーには、符号4で概略的に示される処理される
べきウェファを導入するための第2の高減圧ドア4が装
着されている。
該チャンバー1及び2は、それぞれ独立して、減圧発生
用プラントとそれらを連絡しているそれぞれの高減圧バ
ルブを通して減圧にすることができる。
第2図中には、第1図のプラズマエツチングチャンバー
2の断面図が概略的に示されている。
該チャンバーの内壁は好ましくは、使用される試薬に対
する耐性のあるステンレス鋼又は他の好適な材料で形成
されている。
キャップ状に成形され、かつ該チャンバーの空間の上部
を実質的に覆う電極又はスクリーン6はステンレス鋼で
形成され、大地に接続されている。
Al2O3又はステンレス鋼のプレートで形成された第
2の電極7は、好適な高減圧シールでシールされ該チャ
ンバーの底壁を貫通する支持用伝導ステム8を通してR
Fエネルギーの供給源に連結さている。
該電極7は図示の2つの位置の間を垂直に移動すること
ができる。
金属化されるべきウェファは1つずつ入口又は接近用ド
ア4を通して導入され、プレート7上に位置される。電
極7をその動作位置(第2図中に点線7°で示されてい
る)に上昇させた後、入口ドア4が再度閉じられる。次
いで該チャンバーを約10−’〜10−”Torrにな
るように減圧し、SF6及びN F 3及び酸素ガスを
、150から350ミリTorrまでの圧力になるよう
導入する。
次にRF電界を2つの電極6及び7の間に適用し、プラ
ズマエツチングを約200〜500人の半導体物質が除
去されるに十分な時間、通常10から200秒続ける。
この時点でパワーを中断し、電極7を下げ、スパッタリ
ングチャンバーとの相互連結用ドア3を開け、機構(図
示せず)が処理されたウェファをドア3を通してチャン
バー2からチャンバー1へ移動させる。ドア3を再度閉
めた後、ドア4を再度開けて新しいウェファをプラズマ
エツチングチャンバー2へ導入し更に操作を続けること
を許容する。
ある一定の数のウェファがスパッタリングチャンバー1
中に集められた後、金属化の操作のための通常の手順に
従って金属化が行われ、その後金属化されたウェファが
熱処理されて、接続界面に対応して付着された金属と単
結晶半導体物質間に合金が形成される。
(発明の効果) 本発明は、半導体のエツチングされた表面の最終的な「
除去(剥ぎ取り)」を確保し偶然に損傷した又は汚染し
た表面を除去して、更に金属を付着させる前に酸化的雰
囲気に接触することを防止する。従って、 本発明によ
り形成されるオーム接続された金属−半導体は従来技術
により形成された接続と比較して一貫してより低い抵抗
を示し、これにより顕著な電力浪費の減少及び/又は動
作特性及びデバイスの信頼性の改良を提供する。
【図面の簡単な説明】
第1図は、本発明の装置の一実施例を示す概略図であり
、 第2図は、第1図のプラズマエツチングチャンバーの概
略断面図である。 1・・・スパッタリングチャンバー 2・・・プラズマエツチングチャンバー3.4・・・高
減圧ドア 6.7.7’  ・・・電極 8・・・伝導ステム

Claims (1)

  1. 【特許請求の範囲】 1、半導体単結晶とウエファの表面上に付着した金属の
    層との間にオーム型接続を形成するための区画に対応す
    る下の部分にあるの半導体物質の単結晶の表面を露出す
    るための孔がそれを通して形成された非伝導性物質の層
    で少なくとも部分的に被覆された表面を有する単結晶半
    導体物質のウエファにより本質的に表される、半導体デ
    バイス中の金属と半導体物質間にオーム型接続を形成す
    る方法において、前記区画に対応する半導体物質の単結
    晶が、非伝導性物質の前記層中の前記孔を形成する間に
    損傷を受けた単結晶の部分を除去するために十分な深さ
    だけプラズマエッチングされ、半導体物質のエッチング
    された表面が酸化性雰囲気と接触することを防止するた
    めの金属の層をウエファの表面に付着させることを特徴
    とする方法。 2、半導体物質の単結晶が200から500Åまでの厚
    さで除去されるまでプラズマエッチングを続けるように
    した特許請求の範囲第1項に記載の方法。 3、プラズマエッチングを150から350ミリTor
    rまでの圧力下で酸素の存在下SF_6又はNF_3中
    で行うようにした特許請求の範囲第1項又は第2項に記
    載の方法。 4、非伝導物質の層中の孔の形成が半導体物質が露出す
    るまで非伝導性物質のRIEアタックにより行われるよ
    うにした特許請求の範囲第1項から第3項までのいずれ
    かに記載の方法。 5、半導体物質がP又はNにドープされたシリコンで、
    非伝導性物質が二酸化シリコンである特許請求の範囲第
    1項から第4項までのいずれかに記載の方法。 6、金属化されるべきウエファをその中へ位置させる減
    圧することのできるスパッタリングチャンバーを有し、
    金属と半導体の間にオーム型接続を形成するためにマス
    キングとRIEアタックにより限定された区画を有する
    半導体物質のウエファ上に金属層を付着させるための装
    置において、前記スパッタリングチャンバーに隣接し、
    該スパッタリングチャンバーと高減圧ドアにより連結さ
    れ、かつウエファを導入するための他の接近又は入口用
    高減圧ドアを有する減圧可能なプラズマエッチングチャ
    ンバーと、独立して前記スパッタリングチャンバーと前
    記プラズマエッチングチャンバーを減圧にするための手
    段と、ウエファを前記プラズマエッチングチャンバーか
    ら前記スパッタリングチャンバーへ輸送できる減圧下で
    も操作できる手段を有することを特徴とする装置。
JP61234265A 1985-10-01 1986-09-30 金属と半導体の間にオ−ム型接続を形成するための方法及びその装置 Pending JPS6286716A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT22325/85A IT1185964B (it) 1985-10-01 1985-10-01 Procedimento e relativa apparecchiatura per realizzare contatti metallo-semiconduttore di tipo ohmico
IT22325A/85 1985-10-01

Publications (1)

Publication Number Publication Date
JPS6286716A true JPS6286716A (ja) 1987-04-21

Family

ID=11194694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61234265A Pending JPS6286716A (ja) 1985-10-01 1986-09-30 金属と半導体の間にオ−ム型接続を形成するための方法及びその装置

Country Status (6)

Country Link
JP (1) JPS6286716A (ja)
DE (1) DE3633472A1 (ja)
FR (1) FR2588120A1 (ja)
GB (1) GB2181297B (ja)
IT (1) IT1185964B (ja)
NL (1) NL8602453A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043299B1 (en) * 1989-12-01 1997-02-25 Applied Materials Inc Process for selective deposition of tungsten on semiconductor wafer
US5478780A (en) * 1990-03-30 1995-12-26 Siemens Aktiengesellschaft Method and apparatus for producing conductive layers or structures for VLSI circuits
EP0448763A1 (de) * 1990-03-30 1991-10-02 Siemens Aktiengesellschaft Verfahren und Vorrichtung zur Herstellung von leitenden Schichten oder Strukturen für höchstintegrierte Schaltungen
DE69121451T2 (de) * 1990-04-16 1997-02-20 Applied Materials Inc Verfahren zum Herstellen einer Titansilizidschicht auf einer Halbleiterschicht
DE4339465C2 (de) * 1993-11-19 1997-05-28 Gold Star Electronics Verfahren zur Behandlung der Oberfläche eines einer Trockenätzung ausgesetzten Siliciumsubstrats

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1177382A (en) * 1966-02-24 1970-01-14 Rca Corp Formerly Known As Rad Method of Making Ohmic Contact to a Semiconductor Body
BE758321A (fr) * 1969-11-03 1971-04-01 Rca Corp Procede de metallisation de dispositifs a semi-conducteurs
CA965189A (en) * 1972-01-03 1975-03-25 Signetics Corporation Semiconductor structure using platinel silicide as a schottky barrier diode and method
US4056642A (en) * 1976-05-14 1977-11-01 Data General Corporation Method of fabricating metal-semiconductor interfaces
US4107835A (en) * 1977-02-11 1978-08-22 Bell Telephone Laboratories, Incorporated Fabrication of semiconductive devices
DE3103615A1 (de) * 1981-02-03 1982-09-09 Siemens AG, 1000 Berlin und 8000 München Verfahren zur erzeugung von extremen feinstrukturen
JPS57157525A (en) * 1981-03-23 1982-09-29 Fujitsu Ltd Surface treating method
JPS6077429A (ja) * 1983-10-04 1985-05-02 Asahi Glass Co Ltd ドライエツチング方法
US4693777A (en) * 1984-11-30 1987-09-15 Kabushiki Kaisha Toshiba Apparatus for producing semiconductor devices
US4824518A (en) * 1985-03-29 1989-04-25 Sharp Kabushiki Kaisha Method for the production of semiconductor devices
US4605479A (en) * 1985-06-24 1986-08-12 Rca Corporation In-situ cleaned ohmic contacts

Also Published As

Publication number Publication date
GB2181297A (en) 1987-04-15
GB8620131D0 (en) 1986-10-01
DE3633472A1 (de) 1987-04-02
IT8522325A0 (it) 1985-10-01
NL8602453A (nl) 1987-05-04
FR2588120A1 (fr) 1987-04-03
GB2181297B (en) 1989-06-07
IT1185964B (it) 1987-11-18

Similar Documents

Publication Publication Date Title
KR960000375B1 (ko) 반도체장치의 제조방법
US5232871A (en) Method for forming a titanium nitride barrier layer
US5510011A (en) Method for forming a functional deposited film by bias sputtering process at a relatively low substrate temperature
US5770098A (en) Etching process
US5783282A (en) Resputtering to achieve better step coverage of contact holes
US5302240A (en) Method of manufacturing semiconductor device
US6589890B2 (en) Precleaning process for metal plug that minimizes damage to low-κ dielectric
US4985372A (en) Method of forming conductive layer including removal of native oxide
US5175126A (en) Process of making titanium nitride barrier layer
US5756391A (en) Anti-oxidation layer formation by carbon incorporation
KR19980071126A (ko) 펌프 다운 시간과 기본 압력을 감소시키도록 도포된 진공 챔버
US4806199A (en) (RIE) Plasma process for making metal-semiconductor ohmic type contacts
JPH0722393A (ja) ドライエッチング装置及びドライエッチング方法
US6277736B1 (en) Method for forming gate
JPH06338479A (ja) エッチング方法
KR20020032342A (ko) 반도체 장치의 제조 방법
US20030168736A1 (en) Method and system for selectively coupling a conductive material to a surface of a semiconductor device
JPH11168090A (ja) 半導体製造方法
EP0133452B1 (en) Reactive ion etching method
JPS6286716A (ja) 金属と半導体の間にオ−ム型接続を形成するための方法及びその装置
US6756315B1 (en) Method of forming contact openings
JPS61190944A (ja) ドライエツチング装置
JPH0492423A (ja) 半導体集積回路装置の製造方法
KR100353806B1 (ko) 반도체소자의 금속배선 형성 방법
JP3208931B2 (ja) プラズマ処理装置とこれを用いたプラズマ処理方法