JPS628863B2 - - Google Patents
Info
- Publication number
- JPS628863B2 JPS628863B2 JP51049005A JP4900576A JPS628863B2 JP S628863 B2 JPS628863 B2 JP S628863B2 JP 51049005 A JP51049005 A JP 51049005A JP 4900576 A JP4900576 A JP 4900576A JP S628863 B2 JPS628863 B2 JP S628863B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- phase
- clock signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
この発明は位相同期回路に関し、特に例えば符
号化されたパルス時系列信号を一定の期則に基づ
いて変換（以下MFM変調と称す）されたパルス
信号から元のパルス時系列信号を復調する場合に
用いられる位相同期回路（位相同期用クロツクを
作成する回路）に関する。
号化されたパルス時系列信号を一定の期則に基づ
いて変換（以下MFM変調と称す）されたパルス
信号から元のパルス時系列信号を復調する場合に
用いられる位相同期回路（位相同期用クロツクを
作成する回路）に関する。
一般に、データ伝送や情報処理等においては、
論理「０」と論理「１」との同一周期の２浸符号
化（パルス化）されたデイジタル情報が用いられ
ている。ところが、このようなデイジタル情報は
論理「０」が連続する場合、装置の故障等によつ
て情報が入力されない場合と判別し難い欠点があ
つた。この欠点を克服するために、最近では符号
化されたパルス時系列信号が論理「１」のときお
よび論理「０」が２回連続したときに論理状態を
反転するように信号変換するMFM（Modi−fied
Frequency Modulation）変調方式が提案されて
いる。
論理「０」と論理「１」との同一周期の２浸符号
化（パルス化）されたデイジタル情報が用いられ
ている。ところが、このようなデイジタル情報は
論理「０」が連続する場合、装置の故障等によつ
て情報が入力されない場合と判別し難い欠点があ
つた。この欠点を克服するために、最近では符号
化されたパルス時系列信号が論理「１」のときお
よび論理「０」が２回連続したときに論理状態を
反転するように信号変換するMFM（Modi−fied
Frequency Modulation）変調方式が提案されて
いる。
第１図はこの発明の背景となるMFM変調およ
びその復調方式を説明するための波形図であり、
特に第１図ａはデイジタル情報（パルス時系列信
号）を示し、第１図ｂはタイミングパルス波形を
示し、第１図ｃはMFM変調された信号波形を示
し、第１図ｄは変調信号に相関するタイミングパ
ルス波形を示し、第１図ｅはデイジタル情報のビ
ツト周期T0の周期を持つクロツクを示し、第１
図ｆは復調された情報の波形を示す。
びその復調方式を説明するための波形図であり、
特に第１図ａはデイジタル情報（パルス時系列信
号）を示し、第１図ｂはタイミングパルス波形を
示し、第１図ｃはMFM変調された信号波形を示
し、第１図ｄは変調信号に相関するタイミングパ
ルス波形を示し、第１図ｅはデイジタル情報のビ
ツト周期T0の周期を持つクロツクを示し、第１
図ｆは復調された情報の波形を示す。
次に、第１図を参照してこの発明の背景となる
MFM変調およびその復調について説明する。こ
のMFM変調方式は、第１図ａに示すようなビツ
ト周期T0のデイジタル情報入力が論理「１」の
とき該ビツト周期T0の1/2周期で極性反転し、か
つ論理「０」の場合には極性反転を行なわず、論
理「０」が２回連続するとき極性反転する（例え
ば、ｔ＝nT0において論理「０」でありかつｔ＝
（ｎ＋１）T0において論理「０」の場合にｔ＝
（ｎ＋１）T0において極性反転する）ように信号
変換するものである。また、MFM変調信号を復
調する場合は、MFM変調信号の立上りおよび立
下りに基づいて単安定マルチで第１図ｄに示すよ
うなMFM変調信号に相関するタイミングパルス
を作り、デイジタル情報のビツト周期T0で繰返
しかつMFM変調信号の立上りまたは立下り時点
がその中心となるような第１図ｅに示すクロツク
パルスとを作る。このタイミングパルスｄとクロ
ツクｅとをAND処理することによつて、第１図
ｆに示すような論理「１」を表わす情報パルス
（復調信号）が取り出される。前述の説明から明
らかなように、第１図ｆに示すような論理「１」
を表わす情報パルスのみ取り出すために、クロツ
クｅの周波数および位相がMFM変調信号に相関
するタイミングパルスｄに対して所定の関係でな
ければならない。ところが、変調信号は伝送系に
おいて時間変動（例えば変調信号が磁気テープに
記録されている場合には、再生時の機械的ジツタ
または磁気記録再生時のビツト間干渉による再生
時のピークシフト現象）等を受ける場合が多い。
しかしながら、従来のMFM変調方式の復調用ク
ロツクの位相同期回路に用いられる位相比較器
は、位相比較の可能な両信号の位相差検出範囲が
変調信号のビツト周期T0の±１／4T0（すなわち
１／2T0の範囲）であるため、大きな時間軸変動
を受けた変調信号で位相比較をする場合に該位相
比較器の検出限界を越え、かつ従つて誤動作を生
じる問題点があつた。
MFM変調およびその復調について説明する。こ
のMFM変調方式は、第１図ａに示すようなビツ
ト周期T0のデイジタル情報入力が論理「１」の
とき該ビツト周期T0の1/2周期で極性反転し、か
つ論理「０」の場合には極性反転を行なわず、論
理「０」が２回連続するとき極性反転する（例え
ば、ｔ＝nT0において論理「０」でありかつｔ＝
（ｎ＋１）T0において論理「０」の場合にｔ＝
（ｎ＋１）T0において極性反転する）ように信号
変換するものである。また、MFM変調信号を復
調する場合は、MFM変調信号の立上りおよび立
下りに基づいて単安定マルチで第１図ｄに示すよ
うなMFM変調信号に相関するタイミングパルス
を作り、デイジタル情報のビツト周期T0で繰返
しかつMFM変調信号の立上りまたは立下り時点
がその中心となるような第１図ｅに示すクロツク
パルスとを作る。このタイミングパルスｄとクロ
ツクｅとをAND処理することによつて、第１図
ｆに示すような論理「１」を表わす情報パルス
（復調信号）が取り出される。前述の説明から明
らかなように、第１図ｆに示すような論理「１」
を表わす情報パルスのみ取り出すために、クロツ
クｅの周波数および位相がMFM変調信号に相関
するタイミングパルスｄに対して所定の関係でな
ければならない。ところが、変調信号は伝送系に
おいて時間変動（例えば変調信号が磁気テープに
記録されている場合には、再生時の機械的ジツタ
または磁気記録再生時のビツト間干渉による再生
時のピークシフト現象）等を受ける場合が多い。
しかしながら、従来のMFM変調方式の復調用ク
ロツクの位相同期回路に用いられる位相比較器
は、位相比較の可能な両信号の位相差検出範囲が
変調信号のビツト周期T0の±１／4T0（すなわち
１／2T0の範囲）であるため、大きな時間軸変動
を受けた変調信号で位相比較をする場合に該位相
比較器の検出限界を越え、かつ従つて誤動作を生
じる問題点があつた。
それゆえに、この発明の主たる目的は、上述の
問題点を解消し得る、変調信号がより大きな位相
の変動を生じても、正確に位相比較ができ、かつ
簡単な構成の位相同期回路を提供することであ
る。
問題点を解消し得る、変調信号がより大きな位相
の変動を生じても、正確に位相比較ができ、かつ
簡単な構成の位相同期回路を提供することであ
る。
この発明の上述の目的およびその他の目的と特
徴は図面を参照して行なう以下の詳細な説明から
一層明らかとなろう。
徴は図面を参照して行なう以下の詳細な説明から
一層明らかとなろう。
第２図はこの発明の一実施例の位相同期回路の
ブロツク図である。構成において、位相同期回路
はMFM変調信号入力端子１と、位相比較器２
と、低域通過フイルタ３と、長流増幅器４と、電
圧制御形発振回路５と、分周器６と、クロツク出
力端子７とから成る。
ブロツク図である。構成において、位相同期回路
はMFM変調信号入力端子１と、位相比較器２
と、低域通過フイルタ３と、長流増幅器４と、電
圧制御形発振回路５と、分周器６と、クロツク出
力端子７とから成る。
動作において、この実施例の位相比較器２は前
記入力端子１に供給されたMFM変調信号のタイ
ミングパルス（第１図ｄ参照）と位相同期回路
（すなわち分周器６）の出力との位相を比較し、
両信号の位相差に応じた差信号電圧を導出する。
この差信号電圧は、前記低域通過フイルタ３によ
つて高周波成分を減衰されて妨害除去特性を良く
した後、前記直流増幅器４によつて直流増幅され
る。この直流増幅された差信号電圧は、前記電圧
制御形発振回路５の発振周波数を制御する。この
位相差に応じて制御された発振出力が分周器６で
分周されて前記クロツク出力端子７から導出され
るとともに、位相比較器２に帰還される。従つ
て、位相比較器２の位相差検出限界は、MFM変
調信号のビツト周期をT0とし、比較信号の周期
をT1とすると、T1≦T0の場合において±T0／２
となる。すなわち、この実施例のクロツク位相同
期回路の注目すべき特徴は、MFM変調方式の変
調信号のように、極性反転間隔がT0、1.5、T0、
2T0（ただし、T0はビツトの周期）のごとく変化
している信号に対して、電圧制御形発振器の周期
T0／２の発振出力を２分周することによつて得
られる周期T0の比較信号を使つて位相比較する
ことである。
記入力端子１に供給されたMFM変調信号のタイ
ミングパルス（第１図ｄ参照）と位相同期回路
（すなわち分周器６）の出力との位相を比較し、
両信号の位相差に応じた差信号電圧を導出する。
この差信号電圧は、前記低域通過フイルタ３によ
つて高周波成分を減衰されて妨害除去特性を良く
した後、前記直流増幅器４によつて直流増幅され
る。この直流増幅された差信号電圧は、前記電圧
制御形発振回路５の発振周波数を制御する。この
位相差に応じて制御された発振出力が分周器６で
分周されて前記クロツク出力端子７から導出され
るとともに、位相比較器２に帰還される。従つ
て、位相比較器２の位相差検出限界は、MFM変
調信号のビツト周期をT0とし、比較信号の周期
をT1とすると、T1≦T0の場合において±T0／２
となる。すなわち、この実施例のクロツク位相同
期回路の注目すべき特徴は、MFM変調方式の変
調信号のように、極性反転間隔がT0、1.5、T0、
2T0（ただし、T0はビツトの周期）のごとく変化
している信号に対して、電圧制御形発振器の周期
T0／２の発振出力を２分周することによつて得
られる周期T0の比較信号を使つて位相比較する
ことである。
第３図はこの実施例の特徴となる前記位相比較
器２の好ましい実施例の回路図である。構成にお
いて、位相比較器２は、フリツプフロツプ２１お
よび２７と、単安定マルチ２６と、インバータ２
３および２８と、イクスクルーシブORゲート
（以下EXORゲート）２４および２５と、出力端
子４９とから成る。
器２の好ましい実施例の回路図である。構成にお
いて、位相比較器２は、フリツプフロツプ２１お
よび２７と、単安定マルチ２６と、インバータ２
３および２８と、イクスクルーシブORゲート
（以下EXORゲート）２４および２５と、出力端
子４９とから成る。
第４図は第３図の動作説明のための波形図を示
し、特に第４図ａはMFM変調信号波形、第４図
ｂはMFM変調信号に相関するタイミングパル
ス、第４図ｃは第２図に示す電圧制御形発振器５
の出力波形、第４図ｄはフリツプフロツプ２２の
出力波形、第４図ｅはフリツプフロツプ２１の出
力波形、第４図ｆはEXORゲート２４の出力波
形、第４図ｇはEXORゲート２５の出力波形、第
４図ｈは単安定マルチ２６の出力波形、第４図ｉ
はタイミングパルスｂを反転したパルス波形、第
４図ｊはフリツプフロツプ２７の出力（すなわ
ち、この位相比較器２の出力）波形を示す。次
に、第４図を参照して第３図の動作を説明しよ
う。
し、特に第４図ａはMFM変調信号波形、第４図
ｂはMFM変調信号に相関するタイミングパル
ス、第４図ｃは第２図に示す電圧制御形発振器５
の出力波形、第４図ｄはフリツプフロツプ２２の
出力波形、第４図ｅはフリツプフロツプ２１の出
力波形、第４図ｆはEXORゲート２４の出力波
形、第４図ｇはEXORゲート２５の出力波形、第
４図ｈは単安定マルチ２６の出力波形、第４図ｉ
はタイミングパルスｂを反転したパルス波形、第
４図ｊはフリツプフロツプ２７の出力（すなわ
ち、この位相比較器２の出力）波形を示す。次
に、第４図を参照して第３図の動作を説明しよ
う。
前記MFM変調信号に相関するタイミングパル
スｂ（第４図ｂ参照）が入力端子１を介してフリ
ツプフロツプ２１のクロツク入力端Clに与えら
れるとともに、前記電圧制御形発振器５の出力パ
ルスｃ（第４図ｃ参照）が端子を介してフリツプ
フロツプ２２のクロツク入力端Clに与えられ
る。フリツプフロツプ２２は入力パルスｃの立下
り時点で立上り、該パルスｃの次の立下り時点で
立下るような入力パルスｃを分周したパルスｄ
（第４図ｄ参照）を発生し、EXORゲート２４に
与える。すなわち、このフリツプフロツプ２２は
第２図に示す分周器の機能を果す。EXORゲート
２４はパルスｃを反転したパルスとパルスｄとが
不一致のときパルスｆ（第４図ｆ参照）を発生す
る。すなわち、EXORゲート２４は、フリツプフ
ロツプ２２の出力パルスｄの周期の1/4だけ遅れ
たパルスｆ（疑似クロツク）を発生し、EXORゲ
ート２５に与える。一方、フリツプフロツプ２１
は、フリツプフロツプ２２の出力パルスｄの正パ
ルスとタイミングパルスｂが与えられたとき立上
り、パルスｄの負パルスとタイミングパルスｂが
与えられたとき立下るようなパルスｅ（第４図ｅ
参照）を発生し、EXORゲート２５に与える。こ
のEXORゲート２５はパルスｆとパルスｅとが不
一致のとき出力パルスｇを導出し、該パルスｇを
トリガ信号として単安定マルチ２６に与える。単
安定マルチ２６はパルスｇの立上りに同期した一
定幅の立下がりパルスｈを導出し、フリツプフロ
ツプ２７のリセツト入力として与える。また、こ
のフリツプフロツプ２７には、タイミングパルス
ｂをインバータ２８で反転したパルスｉがセツト
入力として与えられる。従つて、このフリツプフ
ロツプ２７は、タイミングパルスｂでセツトされ
パルスｈでリセツトされたパルスｊ、換言すれば
MFM変調信号に相関するタイミングパルスｂと
パルスｈとの位相差のパルスｊを発生する。この
位相差パルスｊは、MFM変調信号と疑似クロツ
クｆとの位相比較信号であり、かつ疑似クロツク
ｆはクロツクｃを分周しているため、両信号の位
相比較可能な位相差検出限界周期は変調信号のビ
ツト周期T0の±１／2T0であることが理解されよ
う。すなわち、従来の位相比較器よりも検出可能
範囲が拡大されていることが明らかとなる。この
位相差パルスｊは、第２図に示す電圧制御形発振
器５の発振周波数制御入力として与えられる。こ
のため、該発振器５は位相差パルスｊに基づいて
発振周波数を可変制御し、それによつて変調信号
の変動に応じた同期用クロツクを発生する。
スｂ（第４図ｂ参照）が入力端子１を介してフリ
ツプフロツプ２１のクロツク入力端Clに与えら
れるとともに、前記電圧制御形発振器５の出力パ
ルスｃ（第４図ｃ参照）が端子を介してフリツプ
フロツプ２２のクロツク入力端Clに与えられ
る。フリツプフロツプ２２は入力パルスｃの立下
り時点で立上り、該パルスｃの次の立下り時点で
立下るような入力パルスｃを分周したパルスｄ
（第４図ｄ参照）を発生し、EXORゲート２４に
与える。すなわち、このフリツプフロツプ２２は
第２図に示す分周器の機能を果す。EXORゲート
２４はパルスｃを反転したパルスとパルスｄとが
不一致のときパルスｆ（第４図ｆ参照）を発生す
る。すなわち、EXORゲート２４は、フリツプフ
ロツプ２２の出力パルスｄの周期の1/4だけ遅れ
たパルスｆ（疑似クロツク）を発生し、EXORゲ
ート２５に与える。一方、フリツプフロツプ２１
は、フリツプフロツプ２２の出力パルスｄの正パ
ルスとタイミングパルスｂが与えられたとき立上
り、パルスｄの負パルスとタイミングパルスｂが
与えられたとき立下るようなパルスｅ（第４図ｅ
参照）を発生し、EXORゲート２５に与える。こ
のEXORゲート２５はパルスｆとパルスｅとが不
一致のとき出力パルスｇを導出し、該パルスｇを
トリガ信号として単安定マルチ２６に与える。単
安定マルチ２６はパルスｇの立上りに同期した一
定幅の立下がりパルスｈを導出し、フリツプフロ
ツプ２７のリセツト入力として与える。また、こ
のフリツプフロツプ２７には、タイミングパルス
ｂをインバータ２８で反転したパルスｉがセツト
入力として与えられる。従つて、このフリツプフ
ロツプ２７は、タイミングパルスｂでセツトされ
パルスｈでリセツトされたパルスｊ、換言すれば
MFM変調信号に相関するタイミングパルスｂと
パルスｈとの位相差のパルスｊを発生する。この
位相差パルスｊは、MFM変調信号と疑似クロツ
クｆとの位相比較信号であり、かつ疑似クロツク
ｆはクロツクｃを分周しているため、両信号の位
相比較可能な位相差検出限界周期は変調信号のビ
ツト周期T0の±１／2T0であることが理解されよ
う。すなわち、従来の位相比較器よりも検出可能
範囲が拡大されていることが明らかとなる。この
位相差パルスｊは、第２図に示す電圧制御形発振
器５の発振周波数制御入力として与えられる。こ
のため、該発振器５は位相差パルスｊに基づいて
発振周波数を可変制御し、それによつて変調信号
の変動に応じた同期用クロツクを発生する。
上述のごとく、この実施例によれば、位相比較
が可能となる２つの信号の位相差限界がMFM変
調信号のビツト周期T0の±１／2T0と非常に大き
な位相差検出能力を有し、かつ位相差比較性能の
優れたクロツク位相同期回路を構成することがで
きる。
が可能となる２つの信号の位相差限界がMFM変
調信号のビツト周期T0の±１／2T0と非常に大き
な位相差検出能力を有し、かつ位相差比較性能の
優れたクロツク位相同期回路を構成することがで
きる。
以上のように、この発明によれば、変調信号が
より大きな位相の変動を生じても、正確に位相比
較ができ、かつ簡単な構成の位相同期回路が得ら
れる。
より大きな位相の変動を生じても、正確に位相比
較ができ、かつ簡単な構成の位相同期回路が得ら
れる。
第１図はこの発明の背景となるMFM変調およ
びその復調方式を説明するための波形図である。
第２図はこの発明の一実施例の位相同期回路のブ
ロツク図である。第３図はこの実施例の特徴とな
る前記位相比較器の好ましい実施例の回路図であ
る。第４図は第３図の動作説明のための波形図を
示す。 図において、１は入力端子、２は位相比較器、
３は低域通過フイルタ、４は直流増幅器、５は電
圧制御形発振器、６は分周器、７はクロツク出力
端子、２１，２２および２７はフリツプフロツ
プ、２３および２８はインバータ、２４および２
５はイクスクルーシブORゲート、２６は単安定
マルチを示す。
びその復調方式を説明するための波形図である。
第２図はこの発明の一実施例の位相同期回路のブ
ロツク図である。第３図はこの実施例の特徴とな
る前記位相比較器の好ましい実施例の回路図であ
る。第４図は第３図の動作説明のための波形図を
示す。 図において、１は入力端子、２は位相比較器、
３は低域通過フイルタ、４は直流増幅器、５は電
圧制御形発振器、６は分周器、７はクロツク出力
端子、２１，２２および２７はフリツプフロツ
プ、２３および２８はインバータ、２４および２
５はイクスクルーシブORゲート、２６は単安定
マルチを示す。
Claims (1)
- 【特許請求の範囲】 １ MFM変調された信号を復調するために該
MFM変調信号に同期したクロツク信号を発生す
る電圧制御形発振器を含む位相同期回路であつ
て、 前記MFM変調信号の最小反転間隔をT0とする
とき、 前記MFM変調信号の極性反転時を検出する極
性反転検出手段と、 前記電圧制御形発振器からの発振出力に基き周
波数が１／Ｔ０のクロツク信号を発生するクロツク信 号発生手段と、 前記MFM変調信号の極性反転時の、前記クロ
ツク信号発生手段からのクロツク信号の極性を保
持する保持手段と、 前記クロツク信号発生手段からのクロツク信号
を1/4周期遅延させる遅延手段と、 この遅延手段からの出力信号と前記保持手段か
らの出力信号とに基き排他的論理和演算を行なう
排他的論理和手段と、 この排他的論理和手段からの出力信号に応答し
て、所定の時間幅のパルス信号を出力するパルス
信号発生手段と、 このパルス信号発生手段の出力と前記極性反転
検出手段の出力との位相差に相関するパルスを発
生する手段とから成る位相比較回路を備え、 前記位相比較回路の位相差出力パルスに基づい
て前記電圧制御形発振器の発振周波数を制御せし
めることを特徴とする位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4900576A JPS52131443A (en) | 1976-04-27 | 1976-04-27 | Phase synchronization circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4900576A JPS52131443A (en) | 1976-04-27 | 1976-04-27 | Phase synchronization circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52131443A JPS52131443A (en) | 1977-11-04 |
| JPS628863B2 true JPS628863B2 (ja) | 1987-02-25 |
Family
ID=12819047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4900576A Granted JPS52131443A (en) | 1976-04-27 | 1976-04-27 | Phase synchronization circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS52131443A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4608702A (en) * | 1984-12-21 | 1986-08-26 | Advanced Micro Devices, Inc. | Method for digital clock recovery from Manchester-encoded signals |
-
1976
- 1976-04-27 JP JP4900576A patent/JPS52131443A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52131443A (en) | 1977-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1070395A (en) | Versatile phase-locked loop phase detector | |
| US5455540A (en) | Modified bang-bang phase detector with ternary output | |
| US4965873A (en) | Pilot enhanced/amplitude equalized impulse magnetic | |
| JPS6051312B2 (ja) | 水平走査周波数逓倍回路 | |
| US4831338A (en) | Synchronizing clock signal generator | |
| US4628271A (en) | Differential phase shift keying demodulator | |
| JP3346445B2 (ja) | 識別・タイミング抽出回路 | |
| JPS5835428B2 (ja) | 搬送波再生回路 | |
| JPS628863B2 (ja) | ||
| KR860001258B1 (ko) | 클럭 재생회로 | |
| JPS6260747B2 (ja) | ||
| JPS6347389B2 (ja) | ||
| JP2661026B2 (ja) | データストローブ装置 | |
| JPH0247653Y2 (ja) | ||
| JP2966666B2 (ja) | 復調装置 | |
| JPS6058620B2 (ja) | 位相同期回路 | |
| JPH07201137A (ja) | 位相同期ループのロック検出方法及びロック検出装置 | |
| JPS6217308B2 (ja) | ||
| JP2529325B2 (ja) | スライス回路 | |
| JPS6131648B2 (ja) | ||
| JPS62102484A (ja) | Ｐｌｌ回路 | |
| JPS6217307B2 (ja) | ||
| JPH037301B2 (ja) | ||
| JPH01240024A (ja) | クロック再生回路 | |
| JPS61262345A (ja) | Ｐｓｋ復調装置 |