JPS6290542A - ２値化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈発明の技術分野〉 この発明は、例えば移動する測定対象にレーザ光を照射
し、この測定対象の粗表面で散乱した光を受光して、レ
ーザ光のランダム干渉パターン（以下、これヲ「スペッ
クルパターン」という）を求め、このスペックルパター
ンの変化に基づき前記測定対象の移動速度を測定するス
ペックル速度計に関連する技術であって、殊にこの発明
は、例えばスペックル受光信号のゼロ交叉数を計数する
ために、アナログ量のスペックル受光信号を論理ｒｏｊ
　　［ＩＪのディジタル信号に変換するのに用いられる
２値化回路に関する。

〈発明の概要〉 この発明の２値化回路は、カットオフ周波数の切換えが
可能なローパスフィルタと、ヒステリシス幅の切換えが
可能なコンパレータとを具備したものであり、これによ
りこの２値化回路をスペックル速度計に用いた場合にお
いて、ノイズによるゼロ交叉数の計数ミスを減少さセ・
、しかも測定する速度範囲を広げても測定精度が低下し
ないようにしている。

〈発明の背景〉 例えば従来のスペックル速度計には、スペックル受光信
号のゼロ交叉数を計数することによって、測定対象の移
動速度を測定する方式のものが提案されている。この種
のスペックル速度計は、レーザ光源と、レーザビームを
測定対象へ照射する光学系と、測定対象からの光を受け
てスペックル信号を生成する受光素子とを備え、この受
光素子に、スペックル信号を増幅するアンプ、ゼロ交叉
を検出してスペックル信号を２値パルス化する２値化回
路、そのパルス信号を計数する計数回路が順次接続され
ている。

前記２値化回路は、固定のカットオフ周波数をもつロー
パスフィルタおよびハイパスフィルタと、固定のヒステ
リシス幅をもつヒステリシスコンパレータとで構成され
ているが、このような従来の回路構成の場合、スペック
ル受光信号に以下■〜■に列挙するような性質があるた
め、速度の測定精度をある程度を以上、向上させること
が困難であるという問題があった。

■　微弱光を受光し増幅するため光受光部のショットノ
イズやアンプのノイズがスペックル信号に比べ無視でき
ないほど大きくその帯域も広い。

■　スペックル信号がピークをもたない広帯域信号であ
り且つその振幅分布もゼロ付近を中心とするガウス型で
、ノイズを分離する有効な手段がない。

■　測定する速度範囲を広げるためには、アンプの周波
数帯域を広くする必要がある。

■　速度の測定精度を挙げるには、単位時間当たりの２
値化パルスの数を多くする必要がある。

従って従来の回路構成において、■の理由によってアン
プの周波数帯域を広く設定すれば、■■で述べたノイズ
が大きくなるため、このノイズによるゼロ交叉数の計測
ミスが生じるという不利がある。そしてこの不利を解消
するのに、従来は、２値化回路のヒステリシス幅をノイ
ズレベル以上に広げることが行われているが、この方法
の場合、スペックル信号より取り出せるゼロ交叉数が減
少するため、速度範囲を広げる程、測定精度が低下する
という問題があった。

〈発明の目的〉 この発明は、上記問題を解消するだめのものであって、
ノイズによるゼロ交叉数の計数ミスを減少させ、しかも
測定する速度範囲を広げても測定精度を低下させないス
ペックル速度計等における２値化回路を提供することを
目的とする。

〈発明の構成および効果〉 上記目的を達成するため、この発明の２値化回路では、
スペックル信号等のアナログ信号が入力されるカットオ
フ周波数の切換え可能なローパスフィルタと、このロー
パスフィルタを通過した信号のゼロ交叉を検出して２値
パルス化するヒステリシス幅の切換え可能なコンパレー
タとを具備させることにした。

かくしてこの発明をスペックル速度計に実施した場合に
おいて、ローパスフィルタのカットオフ周波数と、その
カットオフ周波数に対応したコンパレータのヒステリシ
ス幅とを切換え設定するから、低速度域で低い信号帯域
時には、ローパスフィルタのカットオフ周波数を下げる
ことによって、ノイズの振幅を小さくできる。

従ってノイズによるゼロ交叉数の計数ミスを減少し得る
と共に、コンパレータのヒステリシス幅を狭くできるの
で、単位時間当たりの２値化パルス数（ゼロ交叉数）を
増加でき、測定精度が向上する。また高速度域で高い信
号帯域時には、ローパスフィルタのカットオフ周波数を
上げ、そのときのノイズレベルに応じた最適なヒステリ
シス幅を設定することによって、従来どおり、ノイズに
よるゼロ交叉数の計数ミスを防ぐことができる。従って
この発明によれば、速度に応じた最適な処理帯域幅とヒ
ステリシス幅とが設定できるため、ノイズによる計数ミ
スを確実に減少できると共に、測定する速度範囲を広げ
ても測定精度を全く低下させることがない等、発明目的
を達成した顕著な効果を奏する。

〈実施例の説明〉 第２図は、この発明の２値化回路が用いられるスペック
ル速度計の全体構成例を示す。

図示例のスペックル速度計は、半導体レーザのようなレ
ーザ光源１と、レーザ光をビーム状に整形するためのコ
リメートレンズ２．ビーム整形光学系３および、対物レ
ンズ４と、円形の受光開口５が開設された不透明Ｆｉ、
６と、フォトダイオードのような光電変換素子よりなる
受光素子７とから構成され、この受光素子７の出力側に
は信号処理部８が接続されている。前記対物レンズ４よ
り発せられるレーザビーム１０は、移動する測定対象９
へ照射されると共に、この照射光は測定対象９の粗面で
散乱される。この散乱光１１は、不透明板６の受光開口
５を通過して受光素子７に入射され、ここで光電変換が
行われてスペックル信号が生成される。なお前記散乱光
１１は受光開口５を通過する際、その開口の大きさによ
って適当に積分される。前記スペックル信号は、信号処
理部８で信号処理され、この信号処理部８は測定対象９
の移動速度■に相当する速度データを出力する。

第３図は、信号処理部８の回路構成例を示す。

図示例のものは、スペックル信号を適当な信号レベルに
増幅するためのアンプ１２と、増幅出力のゼロ交叉を検
出しスペックル信号を２値化してパルス信号を得る２値
化回路１３と、前記パルス信号を計数してゼロ交叉数を
出力するカウンタ１４と、ゼロ交叉数に基づき測定対象
９の移動速度Ｖを算出するコンピュータ回路のＣＰＵよ
り成る制御回路１５とから構成されており、前記２値化
回路１３は、ローパスフィルタ１６、ハイパスフィルタ
１７および、コンパレータ１８を含んでいる。なお、図
示してしないが、２イ直化回路１３の出力側には、その
出力パルスを一定時間幅のパルス信号に波形整形するた
めのワンショット回路を設けることが望ましい。

前記ローパスフィルタ１６は、カットオフ周波数ｆｃの
切り換えが可能に形成され、またコンパレータ１６はヒ
ステリシス幅の切り換えが可能に形成されており、これ
ら切換え動作は測定対象９の移動速度Ｖに応じて前記制
御回路１５によって制御されるものである。例えばこの
実施例の場合、速度レンジに応じてローパスフィルタ１
６のカットオフ周波数ｒｃの最適値が選択され、またこ
のカットオフ周波数ｆｃの設定と同時にコンパレータ１
８のヒステリシス幅をも自動設定されるよう構成しであ
る。

第４図は、この制御回路１５による制御動作の流れを示
している。

まずステップ１　（図中、ｒＳＴＩＪで示す）では、最
も広い範囲をもつ速度レンジに初期設定され、これに応
じてローパスフィルタ１６のカットオフ周波数ｒｃおよ
びコンパレータ１８のヒステリシス幅が所定値に自動設
定される。

この設定状態で、つぎのステップ２では、ゼロ交叉数が
測定され、その測定結果に応じてっぎのステップ３で、
速度レンジが設定される。このレンジ設定後、つぎのス
テップ４で、再びゼロ交叉数が測定され、つづくステッ
プ５で、そのゼロ交叉数に対応する速度が、予めメモリ
に格納されたゼロ交叉数−速度変換テーブルを参照する
ことによって換算される。っぎのステップ６は、算出さ
れた速度が現在の速度レンジの範囲に含まれるか否かを
判定しており、もしその判定が“ＮＯ”のときは、ステ
ップ７へ進んで、速度レンジの切換えが行われ、またこ
れと同時にローパスフィルタ１６のカントオフ周波数ｆ
ｃおよびコンパレータ１８のヒステリシス幅が他の所定
値に自動設定される。これに対しステップ６の判定が“
ＹＥＳ″のときは、ステップ８へ進み、制御回路１５は
算出した速度データを出力し、つぎのステップ９で測定
終了を確認して、一連の処理を完了する。

第１図は、前記２値化回路１３の具体的な回路構成例を
示すもの°で、前記したとおり、ローパスフィルタ１６
、ハイパスフィルタ１７および、コンパレータ１８を含
んでいる。

図示例のローパスフィルタ１６は、電圧ソース型アクテ
ィブフィルタを構成しており、抵抗Ｒ＋、Ｒｚと、コン
デンサＣ？、Ｃ１１と、アナログスイッチＳＷｔ〜ＳＷ
６を介して接続されたコンデンサ０１〜Ｃ６と、オペア
ンプＯＰ。

とを含むものである。なお図中、コンデンサｃＩ〜Ｃ８
およびＣ７は、それぞれ並列接続された２個のコンデン
サをもって構成されたものである。前記アナログスイッ
チＳＷ、〜ｓｗ、は、そのゲートが論理「１」のときオ
ンし、論理ｒＯＪのときオフするものであって、速度レ
ンジ（図示例では、レンジ１〜４）の切換えによってそ
の論理が自動設定される。例えばすべてのゲート入力が
論理「０」となって、アナログスイッチＳＷ、〜ＳＷｂ
が全てオフしたときは、こローパスフィルタ１６のカッ
トオフ周波数ｆｃは、コンデンサＣ１がコンデンサｃｓ
　２個の並列容量とし且つ抵抗Ｒｔ、Ｒｚが相等しい（
Ｒ＋　＝Ｒｚ　）とするバタヮース型で定数を選んだと
きは、つぎの０式のようになる。

ｒｃ＝１７ＪＴπＣＩＲ，−・・−・−■また仮に、ア
ナログスイッチｓｗ、と８ｗ４とがオンしたときは、コ
ンデンサＣ１がコンデンサＣ７に、コンデンサＣ４がコ
ンデンサＣ８に、それぞれ並列接続されることになり、
この場合のカットオフ周波数ｆｃは、先の値より低い値
をとる。従ってこの実施例の場合、３本のゲート入力ラ
インの論理の組み合わせによって、カットオフ周波数ｆ
ｃを種々に変えることができる。

つぎにハイパスフィルタ１７は、スペックル信号を２値
化するのに、平均電圧レベルを中心にして行うためのも
のであり、コンデンサＣ９＋Ｃ１い抵抗Ｒ３〜Ｒ３、オ
ペアンプＯＰ２を含む回路構成をもって、入力信号より
直流分を除去する働きをなす。

さらにコンパレータ１８は、オペアンプＯＰ８、抵抗Ｒ
６〜Ｒ９％アナログスイッチＳＷ７〜Ｓ　Ｗ、、を介し
て接続された可変抵抗ＶＲ，−ＶＲ，、互いに逆向きに
接続された２個のツェナーダイオードＺｔ　、　Ｚｚ　
、ダイオードＤ１等を含むもので、このコンパレータ１
８のヒステリシス幅は、ツェナーダイオードＺｌ＋Ｚｚ
でクランプされた電圧の抵抗Ｒ７と可変抵抗ＶＲ，〜Ｖ
Ｒ，との分圧比によって決定される。すなわち可変抵抗
Ｖ　ＲＩ”　Ｖ　Ｒａの調節値を変えれば、複数通りの
ヒステリシス幅をもっことができ、これを前記速度レン
ジと連動するアナログスイッチＳＷ７〜ＳＷ、０をもっ
て切り換えることができる。

第５図は、コンパレータ１８のフィードバック電圧を２
個のダイオードＤｚ、Ｉ）＋と２個のツェナーダイオー
ド２３．Ｚ４とを用いてクランプした例を示し、これに
よっても前記と同様の動作が得られる。なお第４図およ
び第５図中、抵抗Ｒｓ、ＲｑおよびダイオードＤ、は、
ＴＴＬ論理レベルに合わせるためのクリッパである。

第６図（１）　（２）は、上記２値化回路１３の入力端
子ＩＮに入力されるスペックル信号の信号波形と、これ
をフーリエ解析して得た周波数特性の一例とを示してい
る。同図によれば、スペックル信号の波形は、振幅・周
期ともに非常にランダムであり、また周波数特性もピー
クをもたない波形である。なお第６図（２）中、１５０
（ＫＨｚ）以上に現れているオフセット分は、ホワイト
ノイズである。

つぎに上記２値化回路１３の作用を、第７図に基づき説
明する。

今通過帯域がかなり広く設定されているローパスフィル
タ１６の入力端子ＩＮへ、かなり帯域の低いスペックル
信号が入力された場合を想定すると、この場合は、第７
図（１）に示す如く、スペックル信号ａにのったノイズ
ｂは、相当大きなものとなり、従ってこれを周波数解析
した場合、第７図（３）に示すとおり、ホワイトノイズ
が相当広い範囲で現れることになる。かかる場合には、
ゼロ交叉点でのチャタリングを防止するため、コンパレ
ータ１８に対し、第７図（１）中、破線で示すような広
い幅のヒステリシスを設定する必要がある。その結果、
２値化回路１３の出力端子ＯＵＴには、第７図（２）に
示す如く、スペックル信号ａの振幅の高い部分で２値化
された出力信号Ｃが得られる。

つぎにローパスフィルタ１ＧのｉＩＮ過帯域をスペック
ル信号ａの信号分帯域程度に設定した場合を想定すると
、この場合は、このローパスフィルタＩ６によりホワイ
トノイズがカットされその周波数特性は、第７図（６）
のようになり、またその信号波形は第７図（４）のよう
にノイズｂの少ない波形となる。このような人力に対し
ては、コンパレータ１８のヒステリシス幅は、第７図（
４）中、破線で示すようにがなり狭く設定できる。その
結果、２値化回路１３の出力端子ＯＵＴには、第７図（
５）に示す如く、パルス数の多い出力信号Ｃが得られ、
これにより計測精度を向上できる。単位時間当たりのパ
ルス数をＮとすると、測定精度は、１４マで向上する以
上より明らかなとおり、スペックル信号の帯域に応じて
ローパスフィルタ１６のカットオフ周波数ｒｃを定め、
またこれと同時にコンパレータ１８のヒステリシス幅を
切り換えることにより、測定精度の向上をはかることが
できる。

【図面の簡単な説明】

第１図はこの発明にがかる２値化回路の具体例を示す電
気回路図、第２図はスペックル速度計の全体構成例を示
す図、第３図は信号処理部・　　の回路構成例を示すブ
ロック図、第４図は制御回路の制御動作を示すフローチ
ャート、第５図はコンパレータの他の構成例を示す電気
回路図、第６図はスペックル信号の波形例およびその周
波数特性例を示す図、第７図は２値化回路の作用を説明
するための図である。 １３・・・・２値化回路 １６・・・・ローパスフィルタ １８・・・・コンパレータ 特許出願人　　立石電機株式会社 →２　　）２１　　　　ス〜−り・・Δし虻ｔｆ・全体
イ鼻ＩＷｔりう士３　　）ＩＱ　　Ｊ＊ｓｔｐｓｇ節ｎ
ｙ−ｏ、ｙｙ耐７）り　２礒／！ＩｆｌシＩγ絹説−必
÷ｔ　６　）５へ　（１）　　　スｄ・り、ムイロのり
屹４ツ（にＨｚＪ

Claims (2)

【特許請求の範囲】
1. （１）アナログ信号を２値化処理してディジタル化する
   ための回路であって、 前記アナログ信号が入力されるカットオフ周波数の切換
   え可能なローパスフィルタと、 このローパスフィルタを通過した信号のゼロ交叉を検出
   して２値パルス化するヒステリシス幅の切換え可能なコ
   ンパレータとを具備して成る２値化回路。
2. （２）前記ローパスフィルタとコンパレータとの間に、
   直流成分を除去するためのハイパスフィルタが設けられ
   ている特許請求の範囲第１項記載の２値化回路。