JPS6292995A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばパーソナルコンピュータ等にＣＲＴ表
示装置と差し換え可能に接続できるようにした液晶表示
装置に関するものである。

〔従来技術〕

例えば、パーソナルコンピュータからＣＲＴ表示装置を
駆動するためには、水平同期信号、垂直同期信号および
ビデオ信号が出力される。

従来の液晶表示装置は、各画素の透明電極と裏面電極と
の間に交流電圧を印加することにより駆動されるといっ
たように、ＣＲＴ表示装置とは全く異なる駆動原理によ
って駆動されているので、その液晶表示装置専用の同期
信号と、信号の交流化のタイミングを制御するシフトク
ロック交流化信号と、液晶ビデオ信号とをパーソナルコ
ンビュ−夕から供給する必要があった。

ＣＲＴ表示装置駆動用の信号をそのまま入力してその画
像に対応する画像を液晶表示するためには、ＣＲＴ表示
装置の一画面のデータ信号に対応する記憶容量を有する
２個のフレームメモリを用い、一旦、ＣＲＴ表示装置用
のデータ信号にフレームメモリ書き込み用アドレスを付
して一方のフレームメモリに書き込み、その記憶内容を
他方のフレームメモリにシフトし、他方のフレームメモ
リからその記憶内容を読み出して液晶表示用のフォーマ
ットに合った液晶表示装置駆動用信号を形成し、この液
晶表示装置駆動用信号で液晶表示ユニットを駆動して上
記ＣＲＴ表示装置の画像に対応する画像を表示すること
が考えられる。しかしながら、このように２個のフレー
ムメモリを用いることはコスト的に甚だ不利である。

〔発明の目的〕

本発明は、上記の問題点を考慮してなされたものであっ
て、例えば、コンピュータ等から出力されるＣＲＴ表示
装置駆動用の各信号を入力し、そのビデオ信号に対応す
る画像を表示でき、フレームメモリは１個だけで足りる
安価な液晶表示装置の提供を目的とするものである。

〔発明の構成〕

本発明に係る液晶表示装置は、上記の目的を達成するた
めに、ＣＲＴ表示装置の一画面のデータ信号に対応する
記憶容量を有する１個のフレームメモリと、ＣＲＴ表示
装置用のデータ信号に上記フレームメモリ書き込み用ア
ドレスを付して上記フレームメモリに書き込むデータ書
き込み手段と、上記フレームメモリからデータを読み出
すデータ読み出し手段と、読み出されたデータから液晶
表示装置駆動用信号を作成する液晶表示駆動手段と、上
記液晶表示装置駆動用信号を入力して上記ＣＲＴ表示装
置の画像に対応する画像を表示する液晶表示ユニットと
、上記フレームメモリのデータの書き込みと読み出しと
を交互に切り換える書き込み読み出し切り換え手段と、
ＣＲＴ表示装置駆動用の水平および垂直同期信号を入力
して上記データ書き込み手段・データ読み出し手段・液
晶表示駆動手段および書き込み読み出し切り換え手段の
動作タイミングを制御するタイミング信号を作成するた
めのタイミング信号作成手段とを備えたことを特徴とす
る。

ＣＲＴ表示装置の一画面のデータ信号は、データ書き込
み手段によって一旦フレームメモリに格納される。この
フレームメモリへのデータの書き込みが終了すると、読
み出し切り換え手段によってフレームメモリのデータの
読み出しが可能なデータ読み出しモードに切り換えられ
、データ読み出し手段によって上記フレームメモリのデ
ータが読み出される。読み出されたデータから液晶表示
駆動手段によって液晶表示用のフォーマットに合った液
晶表示装置駆動用信号が作成され、この液晶表示装置駆
動用信号を入力して上記ＣＲＴ表示装置の画像に対応す
る画像が液晶表示ユニットに表示される。上記データ書
き込み手段、データ読み出し手段、液晶表示駆動手段お
よび書き込み読み出し切り換え手段の動作タイミングを
制御するタイミング信号は、ＣＲＴ表示装置駆動用の水
平および垂直同期信号を入力するタイミング信号作成手
段によって作成される。

〔実施例〕

本発明の一実施例を第１図ないし第５図に基づいて説明
すれば、以下の通りである。

第１図に示すように、この液晶表示装置は、水平・垂直
タイミング信号及びクロック信号作成回路１と、フレー
ムメモリ書き込み回路２と、フレームメモリ読み出し及
び液晶表示回路３と、フレームメモリ回路４と、液晶表
示ユニット５からなっている。

上記水平・垂直タイミング信号及びクロック信号作成回
路１は、第２図に示すように、図示しないＣＲＴ表示装
置を駆動するための水平同期信号Ｈｓｙ＋ｔｃを入力し
て、フレームメモリ書き込み回路２の動作を制御する信
号の一つであるクロック信号Ｃ１ｏｃｋを作成するクロ
ック信号作成回路６と、上記水平同期信号Ｈａｙｎｃと
クロック信号Ｃ１ｏｃｋを入力して、フレームメモリ書
き込み回路２の動作を制御する信号の一つである水平タ
イミング信号ＨｂＬａｎｋを作成する水平タイミング信
号作成回路７と、上記水平タイミング信号Ｈｂｌｌｌｎ
ｋ　（！：ＣＲＴ表示装置を駆動するための垂直同期信
号Ｖ　１ｙｎｃを入力して、フレームメモリ書き込み回
路２の動作を制御する信号の一つである垂直タイミング
信号Ｖｂ１ｍｌｌｋを作成する垂直タイミング信号作成
回路８と、カラービデオ信号Ｒ，Ｇ、Ｂを入力して一つ
のシリアル信号にまとめ、クロック信号Ｃ１ｏｃｋの周
波数ｒ。との関係（ディレィタイム）を調整したデータ
Ｄａ　ｔａとして出力するデータ作成回路９とから成る
。

上記クロック信号作成回路６は、入力電圧■。

のレベルに対応して発振周波数ｆ０が変わる電圧制御発
振回路１２と、この電圧制御発振回路１２の出力の周波
数をＩ／Ｎ（ＮはＣＲＴ表示装置の水平ドツト数）に分
周する１／Ｎ分周回路１３と□、この１／Ｎ分周回路１
３の出力と上記水平同期信号Ｈ９ｐｌＩＣを入力してそ
の位相比較をして１／Ｎ分周回路１３の出力周波数、従
って、クロック信号Ｃ１ｏｃｋの発振周波数ｆ０の水平
同期信号Ｈ１ＶＩＩｅに対する遅れ・進みを検出する位
相比較検出回路１０と、この位相比較検出回路ｌＯの遅
れ・進み検出動作により充放電されるコンデンサ（図示
せず）とを有し、その充放電の結果、電圧制御発振回路
１２の発振周波数ｆ０を一定値に合わせるようにレベル
が上下する電圧ｖｃを出力するフィルタ回路１１とから
成っている。このように、電圧制御発振回路１２の発振
周波数ｆ０を一定値に合わせるようにレベルが上下する
電圧ＶＣを入力する電圧制御発振回路１２の発振周波数
ｆ０は、フィードバック制御によって所望の周波数を保
持するように制御される。

上記フレームメモリ書き込み回路２は、第３図に示すよ
うに、フレームメモリ書き込みアドレスカウンタ回路１
４と、フレームメモリ書き込みライト信号及びチップセ
レクト信号作成回路１５と、基本クロック作成回路１６
と、リード・ライト切り換え信号作成回路１７と、フレ
ームメモリ書き込みデータ作成回路１８とを有している
。

上記フレームメモリ書き込みアドレスカウンタ回路１４
は、水平タイミング信号ＨｂＬａｎｋ　、垂直タイミン
グ信号ＶｂＬａ１１ｋ及びクロック信号Ｃ１ｏｃｋを入
力し、フレームメモリ書き込みアドレス信号を出力し、
また、フレームメモリ書き込み回路２の他のフレームメ
モリ書き込みライト信号及びチップセレクト信号作成回
路１５、基本クロック作成回路１６、リード・ライト切
り換え信号作成回路１７、及びフレームメモリ書き込み
データ作成回路１８に所要の信号を出力するように構成
されている。また、これらフレームメモリ書き込みライ
ト信号及びチップセレクト信号作成回路１５、基本クロ
ック作成回路１６、リード・ライト切り換え信号作成回
路１７及びフレームメモリ書き込みデータ作成回路１８
は、フレームメモリ書き込みアドレスカウンタ回路１４
からの信号と、上記クロック信号Ｃ１ｏｃｋを入力し、
それぞれ、フレームメモリ書き込みライト信号ＷＲ及び
チップセレクト信号Ｃ３，基本クロック信号Ｃｋ　Ｉ、
リード・ライト切り換え信号、画面データを書き込むた
めのフレームメモリ書き込みデータを出力するように構
成されている。基本クロック信号Ｃｋ、ばフレームメモ
リ読み出し及び液晶表示回路３に出力され、他のフレー
ムメモリ書き込みアドレス信号、フレームメモリ書き込
みライト信号ＷＲ及びチップセレクト信号Ｃ３、リード
・ライト切り換え信号、画面データを書き込むためのフ
レームメモリ書き込みデータは、フレームメモリ読み出
し及び液晶表示回路３に出力される。

上記フレームメモリ読み出し及び液晶表示回路３は、第
４図に示すように、フレームメモリ読み出しアドレス作
成回路１９、フレームメモリ読み出し及びチップセレク
ト信号作成回路２０及び液晶ディスプレイユニット表示
回路２１を有する。

上記フレームメモリ読み出しアドレス作成回路１９は、
上記基本クロック信号Ｃｋ、を入力して、フレームメモ
リ読み出しアドレス信号を作成するとともに、フレーム
メモリ読み出し及びチップセレクト信号作成回路２０及
び液晶ディスプレイユニット表示回路２１に所要の信号
を出力するように構成される。また、フレームメモリ読
み出し及びチップセレク信号月作成回路２０は、フレー
ムメモリ読み出しアドレス作成回路１９からの信号に基
づいて、フレームメモリのデータ読み出しを指令するフ
レームメモリ読み出しリード信号百Ｉと、データが読み
出されるフレームメモリ内のチップを選択するチップセ
レクト信号Ｃ８を作成するように構成される。液晶ディ
スプレイユニソ！・表示回路２１は、フレームメモリ読
み出しアドレス作成回路１９からの信号、上記基本クロ
ック信号Ｃｋ、、フレームメモリ回路４から読み出され
たデータを入力して、液晶表示用のフォーマットに合っ
た液晶表示駆動用の信号、即ち、液晶表示用同期信号、
液晶表示用シリアルデータ、データソフトクロック信号
、交流化信号の各信号を出力するように構成されている
。上記液晶表示ユニット５は、液晶表示駆動用の各信号
によって駆動され、上記ＣＲＴ表示装置の画像に対応す
る画像を表示するように構成される。

上記フレームメモリ回路４には、第５図に示すように、
制御信号用のフレームメモリリードライト切り換え回路
２２と、データ用のフレームメモリリードライト切り換
え回路２３と、フレームメモリ２４とが設けられている
。上記フレームメモリリードライト切り換え回路２２は
、フレームメモリ書き込み回路２のリード・ライト切り
換え偲閃作成回路１７からのリード・ライト切り換え信
号を入力して、フレームメモリ２４に供給される制御信
号をフレームメモリ書き込み回路２側のフレームメモリ
書き込みアドレス信号、フレームメモリ書き込みライト
信号ＷＲ及び千ノブセレクト信号Ｃ３と、フレームメモ
リ読み出し及び液晶表示回路３例のフレームメモリ読み
出しアドレス信号、フレームメモリ読み出しリード信号
０．Ｅ、チップセレクト信号Ｃ８とに交互に切り換える
ように構成される。また、データ用のフレームメモリリ
ードライト切り換え回路２３は、上記リード・ライト切
り換え信号を入力し、制御指令の切り換えと同期して、
フレームメモリ２４のデータ入出力端子ををフレームメ
モリ書き込み回路２のフレームメモリ書き込みデータ作
成回路１８と、フレームメモリリードライト切り換え回
路２３の液晶ディスプレイユニット表示回路２１とに接
続切り喚えするように構成されている。

このように構成された液晶表示装置では、フレームメモ
リ書き込み回路２によって、例えば、パーソナルコンピ
ュータ等から出力された（、ＲＴ表示装置用の水平・垂
直同期信号Ｈｓｙｎｃ・Ｖ　５ｙｎｃ及びビデオ信号Ｒ
，Ｇ、Ｂから各々の画面に対応するデータが取り出され
、その画面に対応するフレームメモリ２４のアドレスに
そのデータが所定のタイミングのフレームメモリ書き込
みライト信号ＷＲに同期して順次書き込まれる。一方、
フレームメモリ２４に記憶されたデータは、フレームメ
モリ読み出し及び液晶表示回路３によってフレームメモ
リ読み出しリード信号ＯＥに同期して順次読み出され、
液晶表示用のフォーマツ［・に適合する液晶表示駆動用
の信号の一つとして、液晶表示用同期信号、データシフ
トクロツタ信号、交流化信号の各信号とともに液晶表示
用シリアルデータとして液晶表示ユニット５に出力され
る。液晶表示ユニット５は、これらの信号を入力して上
記画面に対応する画像を表示することになる。

フレームメモリ２４へのリード・ライトのアクセスは、
時分割で切り換え、ライトアクセスの合間にリードアク
セスを行い、読み出されたデータをランチし、液晶表示
のフォーマットに適合するようにデータ処理して液晶表
示することになる。

本考案は上記の実施例に限定されるものではなく、例え
ば本実施例において、水平・垂直タイミング信号及びク
ロック信号作成回路１の前段に同期信号分離手段を設け
ることにより、ＣＲＴ表示装置用のコンポジット信号を
人力して液晶表示することも可能である。

〔発明の効果〕

本発明の液晶表示装置は以上のように、ＣＲＴ表示装置
の一画面のデータ信号をデータ書き込み手段によって一
旦フレームメモリに格納し、このフレームメモリへのデ
ータの書き込みの合間にデータＥｌ　ｈ出し手段によっ
て上記フレームメモリのデータを読み出し、液晶表示駆
動手段によって液高表示用のフォーマノ１へに合うよう
に信号処理し、液晶表示ユニットで表示するように構成
されている。また、そのデータの書き込み及び液晶表示
用フォーマントに適合する信号の作成のタイミングを制
御する信号は、全てＣＲＴ表示装置用の同期信号から直
接的にまたは間接的に作り出されるように構成されてい
る。従って、本発明の液晶表示装置によれば、ＣＲＴ表
示装置駆動用の信号のみを人力して液晶表示を行えるの
で、ＣＲＴ表示装置と差し換えて使用することが可能と
なる。また、本考案の液晶表示装置は、フレームメモリ
を１個だけ使用する構成であるから製造コストが低減さ
れる等の効果を奏する。

【図面の簡単な説明】

第１図は本発明の一実施例の概略を示すブロック図、第
２図はその水平・垂直タイミング信号及びクロック信号
作成回路のブロック図、第３図はそのフレームメモリ書
き込み回路のブロック図、第４図はそのフレームメモリ
読み出し及び液晶表示回路のブロック図、第５図はその
フレームメモリ回路のブロック図である。 ■は水平・垂直タイミング信号及びクロック信号作成回
路、２はフレームメモリ書き込み回路、３はフレームメ
モリ読み出し及び液晶表示ユニット駆動回路、４はフレ
ームメモリ回路、５は液晶表示ユニット、６はクロック
信号作成回路、７は水平タイミング信号作成回路、８は
垂直タイミング信号作成回路、９はデータ作成回路、１
０は位相比較検出回路、１１はフィルタ回路、１２は電
圧制御発振回路、１３は１／Ｎ分周回路、１４はフレー
ムメモリ書き込みアドレスカウンタ匣路、１５はフレー
ムメモリ書き込みライト信号及びチップセレクト信号作
成回路、１６は基本クロック作成回路、１７はリード・
ライト切り換え信号作成回路、１８はフレームメモリ書
き込みデータ作成回路、１９はフレームメモリ読み出し
アドレス作成回路、２０はフレームメモリ読み出し及び
チップセレクト信号作成回路、２１は液晶ディスプレイ
ユニット表示回路、２２はフレームメモリリードライト
切り換え回路、２３はフレームメモリリードライト切り
換え回路、２４はフレームメモリである。 特許出願人　　　シャープ株式会社 第３図 第４ｒＩＡ 第５！！！！

Claims (1)

【特許請求の範囲】
1. １、ＣＲＴ表示装置の一画面のデータ信号に対応する記
   憶容量を有する１個のフレームメモリと、ＣＲＴ表示装
   置用のデータ信号に上記フレームメモリ書き込み用アド
   レスを付して上記フレームメモリに書き込むデータ書き
   込み手段と、上記フレームメモリからデータを読み出す
   データ読み出し手段と、読み出されたデータから液晶表
   示装置駆動用信号を作成する液晶表示駆動手段と、上記
   液晶表示装置駆動用信号を入力して上記ＣＲＴ表示装置
   の画像に対応する画像を表示する液晶表示ユニットと、
   上記フレームメモリのデータの書き込みと読み出しとを
   交互に切り換える書き込み読み出し切り換え手段と、Ｃ
   ＲＴ表示装置駆動用の水平および垂直同期信号を入力し
   て上記データ書き込み手段・データ読み出し手段・液晶
   表示駆動手段および書き込み読み出し切り換え手段の動
   作タイミングを制御するタイミング信号を作成するため
   のタイミング信号作成手段とを備えたことを特徴とする
   液晶表示装置。