JPS6295092A - Ｖｔｒのクロマ信号処理回路 - Google Patents
Ｖｔｒのクロマ信号処理回路Info
- Publication number
- JPS6295092A JPS6295092A JP60236174A JP23617485A JPS6295092A JP S6295092 A JPS6295092 A JP S6295092A JP 60236174 A JP60236174 A JP 60236174A JP 23617485 A JP23617485 A JP 23617485A JP S6295092 A JPS6295092 A JP S6295092A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- chroma signal
- circuit
- chroma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 61
- 238000006243 chemical reaction Methods 0.000 claims description 38
- 230000001360 synchronised effect Effects 0.000 claims description 25
- 238000009434 installation Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract description 2
- 230000010355 oscillation Effects 0.000 description 15
- 239000013078 crystal Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ＶＴＲ（ビデオテープレコーダ）のクロマ
信号処理回路に係り、特に、クロマ信号のディジタル処
理による周波数変換に関する。
信号処理回路に係り、特に、クロマ信号のディジタル処
理による周波数変換に関する。
従来、アナログ信号処理によるクロマ信号処理回路では
、ＡＰＣ（自動位相制御）回路およびＡＦＣ（自動周波
数制御）回路によってバースト信号および水平同期信号
に同期させた発振回路などからの発振周波数をサブコン
バータに加えてローカル周波数を形成し、このローカル
周波数信号とクロマ信号とをメインコンバータに加えて
クロマ信号の処理を行っている。
、ＡＰＣ（自動位相制御）回路およびＡＦＣ（自動周波
数制御）回路によってバースト信号および水平同期信号
に同期させた発振回路などからの発振周波数をサブコン
バータに加えてローカル周波数を形成し、このローカル
周波数信号とクロマ信号とをメインコンバータに加えて
クロマ信号の処理を行っている。
このような従来のアナログクロマ信号処理回路では、ア
ナログ処理回路部とディジタル処理回路部とが混在して
おり、Ｉｃで構成する場合、アナログ処理回路部とディ
ジタル処理回路部とを別の半導体基板に形成する必要が
あり、その端子ピンの数が多くなるとともに、構成が複
雑化し、外付は部品の削減にも限度があるため、クロマ
信号処理全体の製造コストが高くなるなどの欠点がある
。
ナログ処理回路部とディジタル処理回路部とが混在して
おり、Ｉｃで構成する場合、アナログ処理回路部とディ
ジタル処理回路部とを別の半導体基板に形成する必要が
あり、その端子ピンの数が多くなるとともに、構成が複
雑化し、外付は部品の削減にも限度があるため、クロマ
信号処理全体の製造コストが高くなるなどの欠点がある
。
そこで、この発明は、クロマ信号の周波数変換をディジ
タル化してＩＣ化を容易にしたＶＴＲのクロマ信号処理
回路の提供を目的とする。
タル化してＩＣ化を容易にしたＶＴＲのクロマ信号処理
回路の提供を目的とする。
この発明のＶＴＲのクロマ信号処理回路は、第１図およ
び第２図に示すように、カラーサブキャリアに位相が同
期したサンプリング信号によりアナログクロマ信号をサ
ンプリング処理してディジタルクロマ信号に変換するア
ナログ・ディジタル変換器１０と、このアナログ・ディ
ジタル変換器によって得られたディジタルクロマ信号か
らディジタル色差信号を復調し、このディジタル色差信
号のサンプリング周波数を前記カラーサブキャリアに位
相が同期した別のサンプリング周波数に変換した後、元
のディジタルクロマ信号に復調する周波数変換回路２０
と、この周波数変換回路によって得られたディジタルク
ロマ信号をアナログクロマ信号に変換するディジタル・
アナログ変換器３２とから構成したものである。
び第２図に示すように、カラーサブキャリアに位相が同
期したサンプリング信号によりアナログクロマ信号をサ
ンプリング処理してディジタルクロマ信号に変換するア
ナログ・ディジタル変換器１０と、このアナログ・ディ
ジタル変換器によって得られたディジタルクロマ信号か
らディジタル色差信号を復調し、このディジタル色差信
号のサンプリング周波数を前記カラーサブキャリアに位
相が同期した別のサンプリング周波数に変換した後、元
のディジタルクロマ信号に復調する周波数変換回路２０
と、この周波数変換回路によって得られたディジタルク
ロマ信号をアナログクロマ信号に変換するディジタル・
アナログ変換器３２とから構成したものである。
この発明のＶＴＲのクロマ信号処理回路は、アナログク
ロマ信号をディジタル化し、そのディジタルクロマ信号
からディジタル色差信号を復調し、このディジタル色差
信号のサンプリング周波数をカラーザブキャリアに位相
が同期した別のサンプリング周波数に変換した後、元の
ディジタルクロマ信号に復調し、このディジタルクロマ
信号をアナログクロマ信号に変換することにより、色差
信号の周波数変換をディンタル処理で実現している。
ロマ信号をディジタル化し、そのディジタルクロマ信号
からディジタル色差信号を復調し、このディジタル色差
信号のサンプリング周波数をカラーザブキャリアに位相
が同期した別のサンプリング周波数に変換した後、元の
ディジタルクロマ信号に復調し、このディジタルクロマ
信号をアナログクロマ信号に変換することにより、色差
信号の周波数変換をディンタル処理で実現している。
そして、この発明のＶＴＲのクロマ信号処理回路におい
て、周波数変換回路は、ディジタル色差信号を記憶する
記憶手段を設置し、記憶時、記憶手段に記憶されている
ディジタル色差信号を、低域変換カラーサブキャリアに
位相が同期したサンプリング信号で読み出すようにすれ
ば、記録時の色差信号の周波数変換をディジタル処理で
行うことができる。
て、周波数変換回路は、ディジタル色差信号を記憶する
記憶手段を設置し、記憶時、記憶手段に記憶されている
ディジタル色差信号を、低域変換カラーサブキャリアに
位相が同期したサンプリング信号で読み出すようにすれ
ば、記録時の色差信号の周波数変換をディジタル処理で
行うことができる。
また、この発明のＶＴＲのクロマ信号処理回路において
、周波数変換回路は、ディジタル低域変換色差信号を記
憶する記憶手段を設置し、再生時、記憶手段に記憶され
ているディジタル低域変換色差信号をカラーサブキャリ
アに位相が同期したサンプリング信号で読み出すように
すれば、再生時の色差信号の周波数変換をディジタル処
理で行うことができる。
、周波数変換回路は、ディジタル低域変換色差信号を記
憶する記憶手段を設置し、再生時、記憶手段に記憶され
ているディジタル低域変換色差信号をカラーサブキャリ
アに位相が同期したサンプリング信号で読み出すように
すれば、再生時の色差信号の周波数変換をディジタル処
理で行うことができる。
以下、この発明の実施例を図面を参照して詳細に説明す
る。
る。
第１図および第２図はこの発明のＶＴＲのクロマ信号処
理回路の実施例を示し、第１図は録画時の構成、第２図
は再生時の構成であり、録画時も再生時も同一の構成と
なる回路部分には同一符号を付しである。
理回路の実施例を示し、第１図は録画時の構成、第２図
は再生時の構成であり、録画時も再生時も同一の構成と
なる回路部分には同一符号を付しである。
第１図において、図示していないＴＶの映像信号系統か
ら与えられるクロマ信号Ｓｃは、帯域フィルタ（ＢＰＦ
）２を通過させた後、その信号レベルを自動調整するた
めのＡＣＣ（自動クロマ制御）回路４に加えられ、ＡＣ
Ｃ回路４を経たクロマ信号ＳｃはＡＣＣ検波器６に加え
られている。
ら与えられるクロマ信号Ｓｃは、帯域フィルタ（ＢＰＦ
）２を通過させた後、その信号レベルを自動調整するた
めのＡＣＣ（自動クロマ制御）回路４に加えられ、ＡＣ
Ｃ回路４を経たクロマ信号ＳｃはＡＣＣ検波器６に加え
られている。
ＡＣＣ検波器６には、パーストゲート回路８によってデ
ィジタルクロマ信号から抜き取られたカラーハースＨ言
号とともに、ＡＣＣ回路４の出力側のアナログクロマ信
号が加えられており、ＡＣＣ検波器６はカラーバース］
・信号の先頭値レベルを検出し、その検出出力によって
、アナログクロマ信号のレベルが一定になるように、Ａ
ＣＣ回路４の出力レベルが制御され、一定レベルのアナ
ログクロマ信号が得られる。
ィジタルクロマ信号から抜き取られたカラーハースＨ言
号とともに、ＡＣＣ回路４の出力側のアナログクロマ信
号が加えられており、ＡＣＣ検波器６はカラーバース］
・信号の先頭値レベルを検出し、その検出出力によって
、アナログクロマ信号のレベルが一定になるように、Ａ
ＣＣ回路４の出力レベルが制御され、一定レベルのアナ
ログクロマ信号が得られる。
ＡＣＣ回路４でレベルが制御されたアナログクロマ信号
は、アナログ・ディジタル変換器（Ａ／Ｄ）１０に加え
られ、ディジタルクロマ信号に変換される。Ａ／Ｄ １
０には、電圧制御発振器１２からカラーサブキャリアに
位相が同期したサンプリング信号が加えられており、こ
のサンプリング信号によって、アナログクロマ信号はサ
ンプリングされてディジタル化され、カラーサブキャリ
アに位相が同期したディジタルクロマ信号が得られる。
は、アナログ・ディジタル変換器（Ａ／Ｄ）１０に加え
られ、ディジタルクロマ信号に変換される。Ａ／Ｄ １
０には、電圧制御発振器１２からカラーサブキャリアに
位相が同期したサンプリング信号が加えられており、こ
のサンプリング信号によって、アナログクロマ信号はサ
ンプリングされてディジタル化され、カラーサブキャリ
アに位相が同期したディジタルクロマ信号が得られる。
ここで、電圧制御発振器１２は、分周器１４および位相
比較器１６．１８とともに位相同期ループ（ＰＬＬ）を
構成しており、カラーサブキャリアに位相が同期した特
定周波数のサンプリング信号（３，５８Ｍｔｌｚ）を発
振する。すなわち、電圧制御発振器１２の発振出力は分
周器１４によって水平同期周波数ｆ８と同一の周波数に
分周された後、位相比較器１６に加えられて水平同期信
号（ｆイ）との位相差が検出されるとともに、電圧制御
発振器１２の発振出力は、位相比較器１８に加えられて
、バーストゲート回路８で得られたカラーバースト信号
との位相差が検出される。これら検出された位相差は電
圧制御発振器１２に発振周波数を制御するための制御電
圧として加えられて、その発振周波数ｆ。が両位相差の
加算値に応じて調整され、この結果、電圧制御発振器１
２の発振出力によってＡ／Ｄ Ｉ Ｏに加えられる前記
サンプリング信号は、水平同期信号およびカラーバース
ト信号と位相の同期が取られている。
比較器１６．１８とともに位相同期ループ（ＰＬＬ）を
構成しており、カラーサブキャリアに位相が同期した特
定周波数のサンプリング信号（３，５８Ｍｔｌｚ）を発
振する。すなわち、電圧制御発振器１２の発振出力は分
周器１４によって水平同期周波数ｆ８と同一の周波数に
分周された後、位相比較器１６に加えられて水平同期信
号（ｆイ）との位相差が検出されるとともに、電圧制御
発振器１２の発振出力は、位相比較器１８に加えられて
、バーストゲート回路８で得られたカラーバースト信号
との位相差が検出される。これら検出された位相差は電
圧制御発振器１２に発振周波数を制御するための制御電
圧として加えられて、その発振周波数ｆ。が両位相差の
加算値に応じて調整され、この結果、電圧制御発振器１
２の発振出力によってＡ／Ｄ Ｉ Ｏに加えられる前記
サンプリング信号は、水平同期信号およびカラーバース
ト信号と位相の同期が取られている。
そして、Ａ／Ｄ １０で得られたディジタルクロマ信号
は、周波数変換回路２０の復調回路２２に加えられて、
Ｒ−Ｙ、Ｂ−Ｙのディジタル色差信号が復調される。こ
の場合、復調回路２２には、Ａ／ＤＩＯと同様にカラー
サブキャリアに位相が同期したサンプリング信号が電圧
制御発振器１２から加えられており、復調回路２２によ
って、カラーサブキャリアに位相が同期したディジタル
色差信号が復調される。
は、周波数変換回路２０の復調回路２２に加えられて、
Ｒ−Ｙ、Ｂ−Ｙのディジタル色差信号が復調される。こ
の場合、復調回路２２には、Ａ／ＤＩＯと同様にカラー
サブキャリアに位相が同期したサンプリング信号が電圧
制御発振器１２から加えられており、復調回路２２によ
って、カラーサブキャリアに位相が同期したディジタル
色差信号が復調される。
このディジタル色差信号は、変調回路２４に加えられて
、低域変換カラーサブキャリアに同期した別のサンプリ
ング信号（クロック）を変調し、これによって、周波数
変換されたディジタルクロマ信号として変調回路２４か
ら出力される。変調。
、低域変換カラーサブキャリアに同期した別のサンプリ
ング信号（クロック）を変調し、これによって、周波数
変換されたディジタルクロマ信号として変調回路２４か
ら出力される。変調。
回路２４には、ロータリ回路２６から低域変換カラーサ
ブキャリアに同期したサンプリング信号（１６０ｆＨ）
が加えられており、この低域変換カラーサブキャリアに
よってディジタルクロマ信号は周波数変換される。
ブキャリアに同期したサンプリング信号（１６０ｆＨ）
が加えられており、この低域変換カラーサブキャリアに
よってディジタルクロマ信号は周波数変換される。
この場合、ロークリ回路２６には、水晶発振回路２８に
よって発振周波数が設定されるとともに、位相同期ルー
プ（ＰＬＬ）３０によって位相が低域変換カラーサブキ
ャリアに同期させたタイミング信号がサンプリング信号
として加えられている。
よって発振周波数が設定されるとともに、位相同期ルー
プ（ＰＬＬ）３０によって位相が低域変換カラーサブキ
ャリアに同期させたタイミング信号がサンプリング信号
として加えられている。
そして、周波数変換回路２０によって得られたディジタ
ルクロマ信号は、ディジタル・アナログ変換器（Ｄ／Ａ
）３２に加えられて、ロータリ回路２６から加えられる
タイミング信号に応じてアナログクロマ信号に変換され
る。
ルクロマ信号は、ディジタル・アナログ変換器（Ｄ／Ａ
）３２に加えられて、ロータリ回路２６から加えられる
タイミング信号に応じてアナログクロマ信号に変換され
る。
このアナログクロマ信号は、帯域フィルタ３４を通過さ
せた後、図示しない信号処理回路を経て記録用の磁気ヘ
ッド３６に加えられて磁気に変換され、図示していない
記録媒体としての磁気テープに磁気記録される。
せた後、図示しない信号処理回路を経て記録用の磁気ヘ
ッド３６に加えられて磁気に変換され、図示していない
記録媒体としての磁気テープに磁気記録される。
次に、第２図に示すように、再生時のクロマ信号処理回
路では、記録媒体としての磁気テープに記録されている
映像が再生用の磁気ヘッド３８によって再生され、この
再生によって検出されたクロマ信号は、帯域フィルタ３
９を通過させた後、その信号レベルを自動調整するため
のＡＣＣ回路４に加えられる。
路では、記録媒体としての磁気テープに記録されている
映像が再生用の磁気ヘッド３８によって再生され、この
再生によって検出されたクロマ信号は、帯域フィルタ３
９を通過させた後、その信号レベルを自動調整するため
のＡＣＣ回路４に加えられる。
ＡＣＣ回路４によってレベル調整が施されたクロマ信号
は、Ａ／ＤＩＯに加えられてディジタル信号に変換され
る。この場合、Ａ／Ｄ １０には電圧制御発振器１２か
ら低域変換カラーサブキャリアに位相が同期したサンプ
リング信号（１６０ｆ、）が加えられており、このサン
プリング信号によっテア−１−ログクロマ信号はサンプ
リングされ、ディジタルクロマ信号に変換される。
は、Ａ／ＤＩＯに加えられてディジタル信号に変換され
る。この場合、Ａ／Ｄ １０には電圧制御発振器１２か
ら低域変換カラーサブキャリアに位相が同期したサンプ
リング信号（１６０ｆ、）が加えられており、このサン
プリング信号によっテア−１−ログクロマ信号はサンプ
リングされ、ディジタルクロマ信号に変換される。
ここで、電圧制御発振器１２は、第１図に示した実施例
と同様に、分周器１４および位相比較器１６．１８とと
もに位相同期ループ（Ｐ Ｌ Ｌ）を構成しており、低
域変換カラーサブキャリアに位相が同期した特定周波数
のサンプリング信号（３，５８ＭＨｚ）を発振する。す
なわち、電圧制御発振器１２の発振出力は分周器１４に
よって水平同期周波数ｆ、と同一の周波数に分周された
後、位相比較器１６に加えられて水平同期信号（ｆＨ）
との位相差が検出されるとともに、電圧制御Ｂ発振器１
２の発振出力は、位相比較器１８に加えられて、パース
トゲート回路８で得られたカラーノ〈−スト信号との位
相差が検出され、これら検出された位相差は電圧制御発
振器１２に発振周波数を制御するための制御電圧として
加えられて、その発振周波数ｒ。が開催相差の加算値に
応じて調整され、この結果、電圧制御発振器１２の発振
出力ＧこよってＡ／ＤＩＯに加えられる前記サンプリン
グ信号は、水平同期信号およびカラーバースト信号と位
相の同期が取られている。
と同様に、分周器１４および位相比較器１６．１８とと
もに位相同期ループ（Ｐ Ｌ Ｌ）を構成しており、低
域変換カラーサブキャリアに位相が同期した特定周波数
のサンプリング信号（３，５８ＭＨｚ）を発振する。す
なわち、電圧制御発振器１２の発振出力は分周器１４に
よって水平同期周波数ｆ、と同一の周波数に分周された
後、位相比較器１６に加えられて水平同期信号（ｆＨ）
との位相差が検出されるとともに、電圧制御Ｂ発振器１
２の発振出力は、位相比較器１８に加えられて、パース
トゲート回路８で得られたカラーノ〈−スト信号との位
相差が検出され、これら検出された位相差は電圧制御発
振器１２に発振周波数を制御するための制御電圧として
加えられて、その発振周波数ｒ。が開催相差の加算値に
応じて調整され、この結果、電圧制御発振器１２の発振
出力ＧこよってＡ／ＤＩＯに加えられる前記サンプリン
グ信号は、水平同期信号およびカラーバースト信号と位
相の同期が取られている。
そして、Ａ／Ｄ １０で得られたディジタルクロマ信号
は、周波数変換回路４０の復調回路４２に加えられて、
Ｒ−Ｙ、Ｂ−Ｙのディジタル低域変換色差信号が復調さ
れ、この場合、復調回路４２には、Ａ／ＤＩＯと同様に
低域変換カラーサブキャリアに位相が同期したサンプリ
ング信号が電圧制御発振器１２から加えられており、復
３１１１回路４２によって、低域変換カラーサブキャリ
アに位相が同期したディジタル低域変換色差信号が復調
される。
は、周波数変換回路４０の復調回路４２に加えられて、
Ｒ−Ｙ、Ｂ−Ｙのディジタル低域変換色差信号が復調さ
れ、この場合、復調回路４２には、Ａ／ＤＩＯと同様に
低域変換カラーサブキャリアに位相が同期したサンプリ
ング信号が電圧制御発振器１２から加えられており、復
３１１１回路４２によって、低域変換カラーサブキャリ
アに位相が同期したディジタル低域変換色差信号が復調
される。
このディジタル低域変換色差信号は、変調回路４４に加
えられて、低域変換カラーサブキャリアに同期した別の
サンプリング信号（クロック）を変調し、これによって
、周波数変換されたディジタルクロマ信号として変調回
路４４から出力される。変調回路４４には、水晶発振回
路２Ｂからカラーサブキャリアに同期したサンプリング
信号（１６０ｆ、、）が加えられて、ディジタルクロマ
信号は周波数変換される。
えられて、低域変換カラーサブキャリアに同期した別の
サンプリング信号（クロック）を変調し、これによって
、周波数変換されたディジタルクロマ信号として変調回
路４４から出力される。変調回路４４には、水晶発振回
路２Ｂからカラーサブキャリアに同期したサンプリング
信号（１６０ｆ、、）が加えられて、ディジタルクロマ
信号は周波数変換される。
この周波数変換回路４０によって得られたディジタルク
ロマ信号は、Ｄ／Ａ３２に加えられて、水晶発振回路２
８から加えられるタイミング信号に応してアナログクロ
マ信号に変換される。
ロマ信号は、Ｄ／Ａ３２に加えられて、水晶発振回路２
８から加えられるタイミング信号に応してアナログクロ
マ信号に変換される。
このアナログクロマ信号は、パーストゲート回路８によ
ってＡ／ＤＩＯからのディジタルクロマ信号から扱き取
られたカラーバースト信号とともにＡＣＣ検波器６に加
えられる。ＡＣＣ検波器６ではカラーバースト信号の先
頭値レベルを検出し、この検出出力はＡＣＣ回路４に加
えられて、その検出出力によってアナログクロマ信号の
レベルが一定になるように、ＡＣＣ回路４の出力レベル
が制御される。
ってＡ／ＤＩＯからのディジタルクロマ信号から扱き取
られたカラーバースト信号とともにＡＣＣ検波器６に加
えられる。ＡＣＣ検波器６ではカラーバースト信号の先
頭値レベルを検出し、この検出出力はＡＣＣ回路４に加
えられて、その検出出力によってアナログクロマ信号の
レベルが一定になるように、ＡＣＣ回路４の出力レベル
が制御される。
そして、Ｄ／Ａ３２の出力は帯域フィルタ４５を経て図
示していないＴＶ受像機の高周波増幅部（ＲＦ）に加え
られ、ＴＶ受像機では磁気ヘッド３８で再生されたクロ
マ信号に応じた映像が得られる。
示していないＴＶ受像機の高周波増幅部（ＲＦ）に加え
られ、ＴＶ受像機では磁気ヘッド３８で再生されたクロ
マ信号に応じた映像が得られる。
なお、キラー回路４６は、パーストゲート回路路８から
のカラーバースト信号の有無によって、白黒モードかカ
ラーモードかを検出し、その検出出力に応じてＤ／Ａ３
２のクロマ信号の通過を制御する。
のカラーバースト信号の有無によって、白黒モードかカ
ラーモードかを検出し、その検出出力に応じてＤ／Ａ３
２のクロマ信号の通過を制御する。
次に、第３図および第４図は、この発明のＶＴＲのクロ
マ信号処理回路における周波数変換系統の具体的な構成
例を示し、第３図は第１図に示す録画時のクロマ信号処
理回路中の周波政変ＩＱ回路２０の具体的な構成、第４
図は第２図に示す再生時のクロマ信号処理回路中の周波
数変換回路４０の具体的な構成例を示す。
マ信号処理回路における周波数変換系統の具体的な構成
例を示し、第３図は第１図に示す録画時のクロマ信号処
理回路中の周波政変ＩＱ回路２０の具体的な構成、第４
図は第２図に示す再生時のクロマ信号処理回路中の周波
数変換回路４０の具体的な構成例を示す。
第３図に示すように、周波数変換回路２０において、復
調回路２２は、サンプリングゲ−１・回路５０．５２．
５４．５６および加算器５８で構成され、また、変調回
路２４は、サンプリングゲート回路６０．６２、加算器
６４およびサンプリングゲート回路６６で構成されてい
る。各サンプリングゲート回路５０．５２．５４．５６
．６０．６２．６６は、特定のサンプリング信号によっ
て信号の通過を許可するゲート回路、ランチ回路や特定
のサンプリング信号を続出信号とする記憶手段で構成す
ることができる。
調回路２２は、サンプリングゲ−１・回路５０．５２．
５４．５６および加算器５８で構成され、また、変調回
路２４は、サンプリングゲート回路６０．６２、加算器
６４およびサンプリングゲート回路６６で構成されてい
る。各サンプリングゲート回路５０．５２．５４．５６
．６０．６２．６６は、特定のサンプリング信号によっ
て信号の通過を許可するゲート回路、ランチ回路や特定
のサンプリング信号を続出信号とする記憶手段で構成す
ることができる。
そして、Ａ／ＤＩＱ、各サンプリングゲート回路５０．
５２．５４．５６．６０．６２．６６およびＤ／Ａ３２
にば、タイミング発生回路６８から特定のサンプリング
信号が加えられている。すなわち、タイミング発生回路
６８には、水平同期周波数ｒ□の１６０倍の第５図のＡ
に示すタイミング信号１６０ｆｌｌ、水平同期周波数ｆ
Ｈの９１０倍の第５図のＥに示すタイミング信号９１０
ｆ 、４が加えられ、タイミング発生回路６８は、第
５図の已に示すタイミング信号９１０ｆＨ１その反転タ
イミング信号９１０ｆＨ１第５図のＩに示すタイミング
信号ＬＰ、、第５図のＪに示すタイミング信号Ｌ Ｐ
２ 、第５図のＣに示すタイミング信号４０ ｆ ＨＲ
。
５２．５４．５６．６０．６２．６６およびＤ／Ａ３２
にば、タイミング発生回路６８から特定のサンプリング
信号が加えられている。すなわち、タイミング発生回路
６８には、水平同期周波数ｒ□の１６０倍の第５図のＡ
に示すタイミング信号１６０ｆｌｌ、水平同期周波数ｆ
Ｈの９１０倍の第５図のＥに示すタイミング信号９１０
ｆ 、４が加えられ、タイミング発生回路６８は、第
５図の已に示すタイミング信号９１０ｆＨ１その反転タ
イミング信号９１０ｆＨ１第５図のＩに示すタイミング
信号ＬＰ、、第５図のＪに示すタイミング信号Ｌ Ｐ
２ 、第５図のＣに示すタイミング信号４０ ｆ ＨＲ
。
第５図のＤに示すタイミング信号４０ ｆ ）１８、第
５図の八に示すタイミング信号１６０ｆＨ１その反転タ
イミング信号１６０ｆ□を発生し、Ａ／Ｄ １０にタイ
ミング信号９１０ｆ１１、サンプリングゲート回路５０
．５２に反転タイミング信号９１０ｆＨ、サンプリング
ゲート回路５４にタイミング信号Ｌ Ｐ 、、サンプリ
ングゲート回路５６にタイミング信号ＬＰｚ 、サンプ
リングゲート回路６０にタイミング信号４０ ｆ Ｈ＊
、サンプリングゲート回路６２にタイミング信号４０
ｆ ＨＢ、サンプリングゲート回路６６に反転タイミン
グ信号１６０ｆＨ、Ｄ／Ａ３２にタイミング信号１６０
ｆ Ｈをそれぞれ加える。
５図の八に示すタイミング信号１６０ｆＨ１その反転タ
イミング信号１６０ｆ□を発生し、Ａ／Ｄ １０にタイ
ミング信号９１０ｆ１１、サンプリングゲート回路５０
．５２に反転タイミング信号９１０ｆＨ、サンプリング
ゲート回路５４にタイミング信号Ｌ Ｐ 、、サンプリ
ングゲート回路５６にタイミング信号ＬＰｚ 、サンプ
リングゲート回路６０にタイミング信号４０ ｆ Ｈ＊
、サンプリングゲート回路６２にタイミング信号４０
ｆ ＨＢ、サンプリングゲート回路６６に反転タイミン
グ信号１６０ｆＨ、Ｄ／Ａ３２にタイミング信号１６０
ｆ Ｈをそれぞれ加える。
したがって、このような構成によれば、録画時、各タイ
ミング信号に従って、Ａ／Ｄ １０によってクロマ信号
のディジタル信号変換が行われた後、サンプリングゲー
ト回路５０．５２．５４．５６．６０．６２．６６にサ
ンプリング信号として加えられるタイミング信号に応動
して信号の通過が許可されてディジタル色差信号の復調
、その周波数変換およびその変調が施されて低域化ディ
ジタルクロマ信号が得られ、Ｄ／Ａ３２に加えられるタ
イミング信号によって低域化ディジタルクロマ信号を再
び低域化アナログクロマ信号に変換することができる。
ミング信号に従って、Ａ／Ｄ １０によってクロマ信号
のディジタル信号変換が行われた後、サンプリングゲー
ト回路５０．５２．５４．５６．６０．６２．６６にサ
ンプリング信号として加えられるタイミング信号に応動
して信号の通過が許可されてディジタル色差信号の復調
、その周波数変換およびその変調が施されて低域化ディ
ジタルクロマ信号が得られ、Ｄ／Ａ３２に加えられるタ
イミング信号によって低域化ディジタルクロマ信号を再
び低域化アナログクロマ信号に変換することができる。
また、第４図に示すように、再生時の周波数変換回路４
０において、復調回路４２は、サンプリングゲ−１・回
路６９．７０および加算器７２がら構成され、また、復
調回路４４は、サンプリングゲート回路７４．７６．７
８．８ｏ、８２．８４、加算器８６およびサンプリング
ゲート回路８８で構成されている。各サンプリングゲー
ト回路６９．７０．７４．７６．７８．８０．８２．８
４、 ．８８は、特定のサンプリング信号によって信号
の通過を許可するゲート回路、ラッチ回路や特定のサン
プリング信号を続出信号とする記憶手段で構成すること
ができることは、前記実施例と同様である。
０において、復調回路４２は、サンプリングゲ−１・回
路６９．７０および加算器７２がら構成され、また、復
調回路４４は、サンプリングゲート回路７４．７６．７
８．８ｏ、８２．８４、加算器８６およびサンプリング
ゲート回路８８で構成されている。各サンプリングゲー
ト回路６９．７０．７４．７６．７８．８０．８２．８
４、 ．８８は、特定のサンプリング信号によって信号
の通過を許可するゲート回路、ラッチ回路や特定のサン
プリング信号を続出信号とする記憶手段で構成すること
ができることは、前記実施例と同様である。
そして、Ａ／Ｄ１０、各サンプリングゲート回路６９．
７０．７４．７６．７８．８０．８２．８４．８８およ
びＤ／Ａ３２には、同様のタイミング発生回路６８から
特定のサンプリング信号が加えられている。すなわち、
タイミング発生回路６８には、再生時の場合も水平同期
周波数ｆ １１の１６０倍の第５図のＡに示すタイミン
グ信号１６０ｆＨ１水平同期周波数ｒ、の９１０倍の第
５図のＥに示すタイミング信号９１０ ｆ Ｈが加えら
れ、タイミング発生回路６８は、第５図のＡに示すタイ
ミング信号１６０ｆや、その反転タイミング信号１６０
ｆＨ，第５図のＰ、、Ｑ、Ｒ，、Ｓ、Ｔに示すタイミン
グ信号Ｌｐ：＋ 、ＬＰ、 、ＬＰｌ、ＬＰ６、ＬＰ７
、第５図のＵ、■に示すタイミング信号（ＲＹ）３、（
Ｂ−Ｙ）ｆｆ、第５図の已に示すタイミング信号９１０
ｆ、、その反転タイミング信号９１０ ｆ Ｈ−を発生
し、Ａ／ＤＩＯにタイミング信号１６０ｆＨ、サンプリ
ングゲート回路６９．７０に反転タイミング信号１６０
ｆ、、サンプリングゲート回路７４にタイミング信号Ｌ
Ｐ４、サンプリングゲート回路７６にタイミング信号Ｌ
Ｐ３、サンプリングゲート回路７８にタイミング信号Ｌ
Ｐ ｂ 、サンプリングゲート回路８０にタイミング
信号Ｌ Ｐ ’ｔ 、サンプリングゲート回路８２にタ
イミング信号Ｌ Ｐ ｓ、（ＲＹ）ｘ、サンプリングゲ
ート回路８４にタイミング信号ＬＰ、、（ＢＹ）：ｌ、
サンプリングゲート回路８８に反転タイミング信号９１
０ｆ 、 、Ｄ／Ａ ３２にタイミング信号９１０ ｆ
、をそれぞれ加える。
７０．７４．７６．７８．８０．８２．８４．８８およ
びＤ／Ａ３２には、同様のタイミング発生回路６８から
特定のサンプリング信号が加えられている。すなわち、
タイミング発生回路６８には、再生時の場合も水平同期
周波数ｆ １１の１６０倍の第５図のＡに示すタイミン
グ信号１６０ｆＨ１水平同期周波数ｒ、の９１０倍の第
５図のＥに示すタイミング信号９１０ ｆ Ｈが加えら
れ、タイミング発生回路６８は、第５図のＡに示すタイ
ミング信号１６０ｆや、その反転タイミング信号１６０
ｆＨ，第５図のＰ、、Ｑ、Ｒ，、Ｓ、Ｔに示すタイミン
グ信号Ｌｐ：＋ 、ＬＰ、 、ＬＰｌ、ＬＰ６、ＬＰ７
、第５図のＵ、■に示すタイミング信号（ＲＹ）３、（
Ｂ−Ｙ）ｆｆ、第５図の已に示すタイミング信号９１０
ｆ、、その反転タイミング信号９１０ ｆ Ｈ−を発生
し、Ａ／ＤＩＯにタイミング信号１６０ｆＨ、サンプリ
ングゲート回路６９．７０に反転タイミング信号１６０
ｆ、、サンプリングゲート回路７４にタイミング信号Ｌ
Ｐ４、サンプリングゲート回路７６にタイミング信号Ｌ
Ｐ３、サンプリングゲート回路７８にタイミング信号Ｌ
Ｐ ｂ 、サンプリングゲート回路８０にタイミング
信号Ｌ Ｐ ’ｔ 、サンプリングゲート回路８２にタ
イミング信号Ｌ Ｐ ｓ、（ＲＹ）ｘ、サンプリングゲ
ート回路８４にタイミング信号ＬＰ、、（ＢＹ）：ｌ、
サンプリングゲート回路８８に反転タイミング信号９１
０ｆ 、 、Ｄ／Ａ ３２にタイミング信号９１０ ｆ
、をそれぞれ加える。
このような構成によれば、再生時、これらのタイミング
信号に従って、Ａ／ＤＩＯによってクロマ信号のディジ
タル信号変換が行われた後、サンプリングゲート回路６
９．７０．７４．７６．７８．８０．８２．８４．８８
にサンプリング信号として加えられるタイミング信号に
応動して信号の通過が許可されてディジタル色差信号の
復調、その周波数変換およびその変調が施されて高域化
ディジタルクロマ信号が得られ、Ｄ／Ａ３２に加えられ
るタイミング信号によって高域化ディジタルクロマ信号
が再び高域化アナログクロマ信号に変換される。
信号に従って、Ａ／ＤＩＯによってクロマ信号のディジ
タル信号変換が行われた後、サンプリングゲート回路６
９．７０．７４．７６．７８．８０．８２．８４．８８
にサンプリング信号として加えられるタイミング信号に
応動して信号の通過が許可されてディジタル色差信号の
復調、その周波数変換およびその変調が施されて高域化
ディジタルクロマ信号が得られ、Ｄ／Ａ３２に加えられ
るタイミング信号によって高域化ディジタルクロマ信号
が再び高域化アナログクロマ信号に変換される。
以上説明したように、この発明によれば、次のような効
果が得られる。
果が得られる。
（ａ） クロマ信号をディジタル処理することにより
、１チツプのＩＣ基板上に容易にＩＣ化することができ
、その端子ピン設置や外付は部品の削減ができ、装置の
小型化を図ることができる。
、１チツプのＩＣ基板上に容易にＩＣ化することができ
、その端子ピン設置や外付は部品の削減ができ、装置の
小型化を図ることができる。
（ｂｌ ディジタル処理によってクロマ信号の時間軸
変動が低減でき、通常の再生時は勿論のこと、それ以外
の特殊な再生時にも良質の画像を得ることができる。
変動が低減でき、通常の再生時は勿論のこと、それ以外
の特殊な再生時にも良質の画像を得ることができる。
第１図はこの発明のＶＴＲのクロマ信号処理回路の録画
時の実施例を示すブロック図、第２図はこの発明のＶＴ
Ｒのクロマ信号処理回路の再生時の実施例を示すブロッ
ク図、第３図はこの発明のＶＴＲのクロマ信号処理回路
における録画時の周波数変換系統の実施例を示すブロッ
ク図、第４図はこの発明のＶＴＲのクロマ信号処理回路
における再生時の周波数変換系統の実施例を示すブロッ
ク図、第５図はその動作タイミングを示すタイミングチ
ャートである。 ＩＯ・・・アナログ・ディジタル変換器、２ｏ、４０・
・・周波数変換回路、２２．４２・・・復調回路、２４
．４４・・・変調回路、３２・・・ディジタル・アナロ
グ変換器。
時の実施例を示すブロック図、第２図はこの発明のＶＴ
Ｒのクロマ信号処理回路の再生時の実施例を示すブロッ
ク図、第３図はこの発明のＶＴＲのクロマ信号処理回路
における録画時の周波数変換系統の実施例を示すブロッ
ク図、第４図はこの発明のＶＴＲのクロマ信号処理回路
における再生時の周波数変換系統の実施例を示すブロッ
ク図、第５図はその動作タイミングを示すタイミングチ
ャートである。 ＩＯ・・・アナログ・ディジタル変換器、２ｏ、４０・
・・周波数変換回路、２２．４２・・・復調回路、２４
．４４・・・変調回路、３２・・・ディジタル・アナロ
グ変換器。
Claims (3)
- （１）カラーサブキャリアに位相が同期したサンプリン
グ信号によりアナログクロマ信号をサンプリング処理し
てディジタルクロマ信号に変換するアナログ・ディジタ
ル変換器と、 このアナログ・ディジタル変換器によって得られたディ
ジタルクロマ信号からディジタル色差信号を復調し、こ
のディジタル色差信号のサンプリング周波数を前記カラ
ーサブキャリアに位相が同期した別のサンプリング周波
数に変換した後、元のディジタルクロマ信号に復調する
周波数変換回路と、 この周波数変換回路によって得られたディジタルクロマ
信号をアナログクロマ信号に変換するディジタル・アナ
ログ変換器とから構成したことを特徴とするＶＴＲのク
ロマ信号処理回路。 - （２）前記周波数変換回路は、前記ディジタル色差信号
を記憶する記憶手段を設置し、記憶時、記憶手段に記憶
されているディジタル色差信号を、低域変換カラーサブ
キャリアに位相が同期したサンプリング信号で読み出す
ことを特徴とする特許請求の範囲第１項に記載のＶＴＲ
のクロマ信号処理回路。 - （３）前記周波数変換回路は、ディジタル低域変換色差
信号を記憶する記憶手段を設置し、再生時、記憶手段に
記憶されているディジタル低域変換色差信号をカラーサ
ブキャリアに位相が同期したサンプリング信号で読み出
すことを特徴とする特許請求の範囲第１項に記載のＶＴ
Ｒのクロマ信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60236174A JPS6295092A (ja) | 1985-10-22 | 1985-10-22 | Ｖｔｒのクロマ信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60236174A JPS6295092A (ja) | 1985-10-22 | 1985-10-22 | Ｖｔｒのクロマ信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6295092A true JPS6295092A (ja) | 1987-05-01 |
Family
ID=16996863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60236174A Pending JPS6295092A (ja) | 1985-10-22 | 1985-10-22 | Ｖｔｒのクロマ信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6295092A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62292090A (ja) * | 1986-06-11 | 1987-12-18 | Nec Corp | 磁気映像記録再生方式 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60111590A (ja) * | 1983-11-21 | 1985-06-18 | Victor Co Of Japan Ltd | 色信号のデイジタル処理装置 |
| JPS60126989A (ja) * | 1983-12-13 | 1985-07-06 | Matsushita Electric Ind Co Ltd | 色信号処理方法 |
-
1985
- 1985-10-22 JP JP60236174A patent/JPS6295092A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60111590A (ja) * | 1983-11-21 | 1985-06-18 | Victor Co Of Japan Ltd | 色信号のデイジタル処理装置 |
| JPS60126989A (ja) * | 1983-12-13 | 1985-07-06 | Matsushita Electric Ind Co Ltd | 色信号処理方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62292090A (ja) * | 1986-06-11 | 1987-12-18 | Nec Corp | 磁気映像記録再生方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1099397A (en) | Time base correction of color video signal from playback apparatus | |
| JPS6246110B2 (ja) | ||
| JPS62242485A (ja) | 映像信号記録または再生システム | |
| EP0178868A2 (en) | Chrominance signal processing apparatus | |
| US6215948B1 (en) | Magnetic recording/reproducing apparatus and the same equipped with an image sensor | |
| US4326216A (en) | Synchronous color conversion system | |
| US4590510A (en) | System for processing a composite color television signal obtained from a recording medium | |
| JP2680348B2 (ja) | 磁気記録装置及び再生装置 | |
| US6421496B1 (en) | Camcorder signal processor having superimposition capability and dual PLL | |
| JPS6295093A (ja) | Ｖｔｒのクロマ信号処理回路 | |
| JPS6412156B2 (ja) | ||
| JP2565253B2 (ja) | ビデオ再生装置 | |
| JPH0451794A (ja) | ビデオムービーにおけるクロマ信号処理回路 | |
| JP3518871B2 (ja) | クロマ信号処理回路 | |
| JPH058630B2 (ja) | ||
| JPH08265798A (ja) | タイムベースコレクタ回路 | |
| JP2550954B2 (ja) | 映像信号合成装置 | |
| JPH0213519B2 (ja) | ||
| JPS63312793A (ja) | 時間軸補正装置 | |
| JPH0516796B2 (ja) | ||
| JPH05130644A (ja) | 画像処理用半導体集積回路装置 | |
| JPS6046879B2 (ja) | 色副搬送波発生方式 | |
| JPS62130094A (ja) | 色信号処理装置 | |
| JPS58205391A (ja) | 色信号処理回路 | |
| JPS594276A (ja) | 映像信号記録再生システム |