JPS6297066A - 階層構造を持つ論理図のフラツト論理図出力装置 - Google Patents
階層構造を持つ論理図のフラツト論理図出力装置Info
- Publication number
- JPS6297066A JPS6297066A JP60235256A JP23525685A JPS6297066A JP S6297066 A JPS6297066 A JP S6297066A JP 60235256 A JP60235256 A JP 60235256A JP 23525685 A JP23525685 A JP 23525685A JP S6297066 A JPS6297066 A JP S6297066A
- Authority
- JP
- Japan
- Prior art keywords
- logic diagram
- logic
- diagram
- block
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は論理図の出力処理に係り、特に、階層構造をも
つ論理図に好適な最上位階層論理図から実装部品レベル
のフラット論理図の出力装置に関する。
つ論理図に好適な最上位階層論理図から実装部品レベル
のフラット論理図の出力装置に関する。
従来、論理階層構造をもつ論理図のフラット論理図を出
力する際は、特開昭６１１−３３６６６号公報に記載の
ように、ＬＳＩ等の機能ブロックの入出力端子に設定さ
れたダミー枠に記述された接続クロス・リファレンス、
信号名称、さらには、属性情報に記された下位階層論理
の入出力口に関する情報に基づき機能ブロックを実装部
品レベルの論理図に展開する方式となっていた。しかし
、この方式により、最上位階層論理図からフラット論理
図を出力する際は、計算機の処理時間が大きく。
力する際は、特開昭６１１−３３６６６号公報に記載の
ように、ＬＳＩ等の機能ブロックの入出力端子に設定さ
れたダミー枠に記述された接続クロス・リファレンス、
信号名称、さらには、属性情報に記された下位階層論理
の入出力口に関する情報に基づき機能ブロックを実装部
品レベルの論理図に展開する方式となっていた。しかし
、この方式により、最上位階層論理図からフラット論理
図を出力する際は、計算機の処理時間が大きく。
さらに機能ブロックの下位階層が何段にもわたる場合は
ダミー枠で対応出来ないという問題があった。関連公知
例に特開昭６０−３３６６６号公報などがある。
ダミー枠で対応出来ないという問題があった。関連公知
例に特開昭６０−３３６６６号公報などがある。
本発明の目的は階層構造をもつ論理図の最上位階層論理
から実装部品レベルのフラット論理図の出力装置を提供
することにある。
から実装部品レベルのフラット論理図の出力装置を提供
することにある。
階層構造をもつ論理図を計算機に入力する際は、まず、
最下位の実装部品レベルの論理図を複数種入力し、これ
らの組み合わせから構成される機能ブロックを含む論理
図を上位階層論理図として入力し、さらに、実装部品レ
ベルの論理図、及び。
最下位の実装部品レベルの論理図を複数種入力し、これ
らの組み合わせから構成される機能ブロックを含む論理
図を上位階層論理図として入力し、さらに、実装部品レ
ベルの論理図、及び。
これらから作成された機能ブロックの組み合わせから構
成される機能ブロックを含む論理図を上位階層論理とし
て入力する方式をとる。このとき、上位階ノー論理図と
下位階層論理図との接続は上位階Ｉ＠論理図に含まれる
機能ブロックの入出力端子名称をそれに接続する下位階
層論理図の入出力ネットの信号名称と一致させることに
よシ行なう。
成される機能ブロックを含む論理図を上位階層論理とし
て入力する方式をとる。このとき、上位階ノー論理図と
下位階層論理図との接続は上位階Ｉ＠論理図に含まれる
機能ブロックの入出力端子名称をそれに接続する下位階
層論理図の入出力ネットの信号名称と一致させることに
よシ行なう。
従って、最上位階層論理図が入力された段階で最上位階
層論理図に含まれる機能ブロックの内部構造を実装部品
レベルの論理図の組み合わせとしてファイル化すれば、
何階層も持つ論理図から短時間の内にフラット論理図を
出力することが出来る。
層論理図に含まれる機能ブロックの内部構造を実装部品
レベルの論理図の組み合わせとしてファイル化すれば、
何階層も持つ論理図から短時間の内にフラット論理図を
出力することが出来る。
以下１本発明の一実施例を図面分用いて説明する。
第１図は本発明の詳細な説明したものである。
最上位階層論理図１を計算機に入力する場合は。
まず、最下位階層論理図Ｂｌ、Ｄを入力し、次に、Ｄか
ら構築される論理図Ｂ２を入力し、最後に最上位階層論
理図１を入力する方式となっている。
ら構築される論理図Ｂ２を入力し、最後に最上位階層論
理図１を入力する方式となっている。
本発明ではこのような階層構造を持つ最上位階層論理図
１から直接フラット論理図２を出力する。
１から直接フラット論理図２を出力する。
第２図は従来の回路論理設計思想について説明したもの
である。
である。
回路論理の設計に当たっては、まず、最初にフラット論
理図２を想定し、次Ｋ、本回路の論理動作を計算機等で
解析する上で計算機に対する入力情報の制限値、及び、
解析結果の分析のし易さからフラットレベル論理図２を
機能ブロックＣ１，Ｃ２、Ｃ３から構成される最上位階
層論理図１に変換し、計算機内に入力する。回路解析の
段階では第３図に示す通り、まず、機能ブロックの内部
構造を構成する各最下位階層論理図４の動作解析を行な
い１次に、その上位階層論理図、或いは、最上位階層論
理図１の動作解析を行ない、論理不良が発生した場合は
、論理図の階層を下って行き最下位階層論理図４のレベ
ルで論理不良の不具合調査を行ない、最上位階層論理図
を実装部品レベルの論理図に展開する段階でかなりの工
数を消費する。
理図２を想定し、次Ｋ、本回路の論理動作を計算機等で
解析する上で計算機に対する入力情報の制限値、及び、
解析結果の分析のし易さからフラットレベル論理図２を
機能ブロックＣ１，Ｃ２、Ｃ３から構成される最上位階
層論理図１に変換し、計算機内に入力する。回路解析の
段階では第３図に示す通り、まず、機能ブロックの内部
構造を構成する各最下位階層論理図４の動作解析を行な
い１次に、その上位階層論理図、或いは、最上位階層論
理図１の動作解析を行ない、論理不良が発生した場合は
、論理図の階層を下って行き最下位階層論理図４のレベ
ルで論理不良の不具合調査を行ない、最上位階層論理図
を実装部品レベルの論理図に展開する段階でかなりの工
数を消費する。
ところで、論理図を計算機に入力する際、上位階層論理
図と下位階層論理図との接続関係は第４図に示すように
なっている。
図と下位階層論理図との接続関係は第４図に示すように
なっている。
最上位階層論理図１中に含まれる機能ブロックＣＡの内
部構造は、下位階層論理図６であるが、このとき機能ブ
ロックＣＡの入力端子Ｓ、Ｐに接続する下位階層論理図
６のイ・ットには機能ブロックＣＡの入力端子と同じ名
称が付される。機能ブロックＣＡの出力端子と下位階層
論理図６との接続関係もＣＡの出力端子名称Ｑ、Ａによ
って対応付けられる。又、下位階層論理図６中にある機
能ブロックＣＢとＣＢの内部論理図７との接続関係も同
様に機能ブロックＣＢの入出力端子名称Ｂ、Ｚ。
部構造は、下位階層論理図６であるが、このとき機能ブ
ロックＣＡの入力端子Ｓ、Ｐに接続する下位階層論理図
６のイ・ットには機能ブロックＣＡの入力端子と同じ名
称が付される。機能ブロックＣＡの出力端子と下位階層
論理図６との接続関係もＣＡの出力端子名称Ｑ、Ａによ
って対応付けられる。又、下位階層論理図６中にある機
能ブロックＣＢとＣＢの内部論理図７との接続関係も同
様に機能ブロックＣＢの入出力端子名称Ｂ、Ｚ。
Ｙ、Ｗにより対応付けられる。
この上位階ノー論理図と下位階層論理図の接続関係に基
づきフラット論理図を出力する＠置を第５図に示す。
づきフラット論理図を出力する＠置を第５図に示す。
論理図は実装部品レベルの最下位階層論理図から機能ブ
ロックで記述される最上位階層論理図まで一枚ずつＣＲ
Ｔ８から入力され、バス９を経て論理図入力部１０によ
り論理図路網ファイル１１に格納される。
ロックで記述される最上位階層論理図まで一枚ずつＣＲ
Ｔ８から入力され、バス９を経て論理図入力部１０によ
り論理図路網ファイル１１に格納される。
論理図入力部１０で最上位階層論理図の取込みが完了し
た場合は、最上位階層論理図中に含まれる機能ブロック
単位に機能ブロック中に指示された下位階層論理図の論
理図名称と入出力端子名称に基づき、論理階層を降下し
１機能ブロックの入力端子から出力端子方向に実装部品
レベルの論理図の配列、及び、隣り合う論理図間のネッ
トの接続関係を自動生成し、最下位階層論理図間接線情
報ファイル１３に格納する。最下位階層論理量接続情報
ファイル１３の内容は第６図の通シである。
た場合は、最上位階層論理図中に含まれる機能ブロック
単位に機能ブロック中に指示された下位階層論理図の論
理図名称と入出力端子名称に基づき、論理階層を降下し
１機能ブロックの入力端子から出力端子方向に実装部品
レベルの論理図の配列、及び、隣り合う論理図間のネッ
トの接続関係を自動生成し、最下位階層論理図間接線情
報ファイル１３に格納する。最下位階層論理量接続情報
ファイル１３の内容は第６図の通シである。
本ファイルは最上位階層論理図中に含まれる機能ブロッ
クの入力端子から出力端子に到る間の最下位階層論理図
を出現順に配列させたものである。
クの入力端子から出力端子に到る間の最下位階層論理図
を出現順に配列させたものである。
第６図の場合は最上位階層論理図中にＰ通シの機能ブロ
ックの存在を仮定している。
ックの存在を仮定している。
いま、Ｊを工からＰまでの整数とし、５番目の８Ｎ能ブ
ロツクのファイル内容について説明する。
ロツクのファイル内容について説明する。
まず５本ブロックの入力端子は９本メジ、その内の第に
番目の入力端子から出力端子方向にトレースするとき、
最初の実装部品レベル論理図に到る前にネットがＲ本に
分岐し、各々が相異なるＲ種の実装部品レベル論理図に
接続するとすれば、第に入力端子部１５の下には、初段
論理図として同一構成のファイルがＲ種作成される。
番目の入力端子から出力端子方向にトレースするとき、
最初の実装部品レベル論理図に到る前にネットがＲ本に
分岐し、各々が相異なるＲ種の実装部品レベル論理図に
接続するとすれば、第に入力端子部１５の下には、初段
論理図として同一構成のファイルがＲ種作成される。
初段論理図管理部から終段論理図管理部に到る間の第Ｍ
段論理図管理部で各段階の論理図管理部のファイル構成
を示す。
段論理図管理部で各段階の論理図管理部のファイル構成
を示す。
第Ｍ段論理回路としては、８種の実装部品レベル論理図
があり、各論理図管理部の内容は図中１７のファイル構
成をもつ。
があり、各論理図管理部の内容は図中１７のファイル構
成をもつ。
ファイル１−７ハ初めのエリアに第Ｍ段論理図の第Ｎ番
目の論理図の名称、出力端子数を格納し。
目の論理図の名称、出力端子数を格納し。
次のエリアからは本論理図の出力端子名称、及びその出
力端子に接続する第（Ｍ＋１）没論理図の数、各論理図
の入力端子名称を格納する。
力端子に接続する第（Ｍ＋１）没論理図の数、各論理図
の入力端子名称を格納する。
この方式により最上位階層論理図中の機能ブロックを入
力端子単位に実装部品レベルの論理図の配列として管理
する。
力端子単位に実装部品レベルの論理図の配列として管理
する。
最下位階層論理図間接線情報ファイル１３の内容はフラ
ット論理図出力部１４によりバス９を経由してＯＲ，Ｔ
８に出力される。
ット論理図出力部１４によりバス９を経由してＯＲ，Ｔ
８に出力される。
この際、隣り合う実装部品レベル論理図の坏ット上には
自動的に内部信号を生成する。
自動的に内部信号を生成する。
なお、図中３はテスト入力信号、５は出力信号、１２は
フラット論理図展開部、１５は第に入力端子部、１６は
第Ｍ段論理図第Ｎ論理図管理部、１８は第（Ｍ＋１）没
論理図情報である。
フラット論理図展開部、１５は第に入力端子部、１６は
第Ｍ段論理図第Ｎ論理図管理部、１８は第（Ｍ＋１）没
論理図情報である。
本発明によれば、論理階層の深さに制約されることなく
、全ての階層構造論理図からフラット論理図が出力でき
るので、論理回路の論理階層分けを任意に設定すること
ができ、設計効率が向上し、階層構造レベルで回路を設
計し、フラット論理図レベルで回路メノテナンスが行な
える。
、全ての階層構造論理図からフラット論理図が出力でき
るので、論理回路の論理階層分けを任意に設定すること
ができ、設計効率が向上し、階層構造レベルで回路を設
計し、フラット論理図レベルで回路メノテナンスが行な
える。
第１図は本発明の一実施例の機能概略図、第２図は従来
の論理図を設計する際の思考の流れの説明図、第３図は
回路解析時の実装部品論理図と上位階層論理図の対応関
係図、第４図は階層構造論理図の上位階層と下位階層の
対応関係図、第５図は本発明の全体構成図、第６図は最
下位階層論理図間接線情報ファイルの構成図である。 １・・・最上位階層論理図、２・・・フラット論理図。
の論理図を設計する際の思考の流れの説明図、第３図は
回路解析時の実装部品論理図と上位階層論理図の対応関
係図、第４図は階層構造論理図の上位階層と下位階層の
対応関係図、第５図は本発明の全体構成図、第６図は最
下位階層論理図間接線情報ファイルの構成図である。 １・・・最上位階層論理図、２・・・フラット論理図。
Claims (1)
- 【特許請求の範囲】 １、入出力端子名称とブロック名称により記述され下位
階層論理構造をもち、最下位階層では実装部品レベルで
表現された複数のフラット論理図から構成され、上位階
層にある前記ブロックと下位階層にある前記ブロックの
内部論理を詳述した下位階層論理図とを接続する際は、
前記下位階層論理図の入出力ネットの信号名称を前記上
位階層として記述するブロックの入出力端子名称として
使用する方式で設定された機能ブロックを含む論理図に
おいて、 前記機能ブロックの前記内部論理を前記実装部品レベル
の前記フラット論理図に自動展開することにより最上位
階層論理図を前記フラット論理図として出力する手段を
設けたことを特徴とする階層構造を持つ論理図のフラッ
ト論理図出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60235256A JPS6297066A (ja) | 1985-10-23 | 1985-10-23 | 階層構造を持つ論理図のフラツト論理図出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60235256A JPS6297066A (ja) | 1985-10-23 | 1985-10-23 | 階層構造を持つ論理図のフラツト論理図出力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6297066A true JPS6297066A (ja) | 1987-05-06 |
Family
ID=16983384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60235256A Pending JPS6297066A (ja) | 1985-10-23 | 1985-10-23 | 階層構造を持つ論理図のフラツト論理図出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6297066A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003048498A (ja) * | 2001-08-02 | 2003-02-18 | Unipres Corp | バンパステー及び車両ボディ前部緩衝装置 |
| JP2009248744A (ja) * | 2008-04-07 | 2009-10-29 | Honda Motor Co Ltd | 車体前部構造 |
| GB2532347A (en) * | 2015-10-22 | 2016-05-18 | Daimler Ag | Structure for a vehicle, in particular a passenger vehicle |
| US9421865B2 (en) | 2014-04-04 | 2016-08-23 | Fca Italy S.P.A. | Motor vehicle provided with a powertrain unit and a safety device for moving the powertrain unit sideways during an impact |
| US9550463B2 (en) | 2012-12-07 | 2017-01-24 | Toyota Jidosha Kabushiki Kaisha | Vehicle body end section structure |
-
1985
- 1985-10-23 JP JP60235256A patent/JPS6297066A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003048498A (ja) * | 2001-08-02 | 2003-02-18 | Unipres Corp | バンパステー及び車両ボディ前部緩衝装置 |
| JP2009248744A (ja) * | 2008-04-07 | 2009-10-29 | Honda Motor Co Ltd | 車体前部構造 |
| US9550463B2 (en) | 2012-12-07 | 2017-01-24 | Toyota Jidosha Kabushiki Kaisha | Vehicle body end section structure |
| US9421865B2 (en) | 2014-04-04 | 2016-08-23 | Fca Italy S.P.A. | Motor vehicle provided with a powertrain unit and a safety device for moving the powertrain unit sideways during an impact |
| GB2532347A (en) * | 2015-10-22 | 2016-05-18 | Daimler Ag | Structure for a vehicle, in particular a passenger vehicle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5734581A (en) | Method for implementing tri-state nets in a logic emulation system | |
| US4241307A (en) | Module interconnection testing scheme | |
| Chakrabarty et al. | Optimal zero-aliasing space compaction of test responses | |
| Tahoori | Application-dependent testing of FPGAs | |
| CN101246510A (zh) | 可编程逻辑器件硬件结构通用建模方法 | |
| CN119337786B (zh) | 芯片可测试性设计程序代码生成装置及方法 | |
| JPS63145549A (ja) | 論理回路シミユレ−シヨン方法 | |
| JPS6297066A (ja) | 階層構造を持つ論理図のフラツト論理図出力装置 | |
| US7574640B2 (en) | Compacting circuit responses | |
| KR100486274B1 (ko) | 집적회로 장치 설계용 네트리스트 작성 방법 | |
| US20050022085A1 (en) | Functional failure analysis techniques for programmable integrated circuits | |
| JPH01302850A (ja) | テスト容易化半導体集積回路の製造方法 | |
| Sun | Merging concurrent checking and off-line BIST | |
| Liao et al. | Planar subset of multi-terminal nets | |
| US7685541B1 (en) | Translation of high-level circuit design blocks into hardware description language | |
| Salinas et al. | A sweeping line approach to interconnect testing | |
| JP2872216B1 (ja) | マクロの設計方法 | |
| JP3022433B2 (ja) | グループ等長配線システム | |
| CN108427614A (zh) | 一种基于Admitester工具的接口测试方法及装置 | |
| JP2539049B2 (ja) | 諭理シミュレ―ション装置 | |
| JPH02298048A (ja) | 自動レイアウトシステム | |
| JP2856146B2 (ja) | 回路検証結果の表示方法および装置 | |
| JP2822677B2 (ja) | 電子回路設計装置 | |
| Nishigaki et al. | Mixed mode circuit simulation using dynamic partitioning | |
| JPS62171136A (ja) | 集積回路の製造方法 |