JPS6298648A - 半導体基体搭載用セラミックパッケージ - Google Patents

半導体基体搭載用セラミックパッケージ

Info

Publication number
JPS6298648A
JPS6298648A JP60237327A JP23732785A JPS6298648A JP S6298648 A JPS6298648 A JP S6298648A JP 60237327 A JP60237327 A JP 60237327A JP 23732785 A JP23732785 A JP 23732785A JP S6298648 A JPS6298648 A JP S6298648A
Authority
JP
Japan
Prior art keywords
ceramic
substrate
ceramic substrate
semiconductor substrate
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60237327A
Other languages
English (en)
Other versions
JPH0793394B2 (ja
Inventor
Yasutoshi Kurihara
保敏 栗原
Takanobu Yamamoto
隆宣 山本
Koichi Inoue
井上 広一
Masaaki Takahashi
正昭 高橋
Komei Yatsuno
八野 耕明
Mamoru Sawahata
沢畠 守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60237327A priority Critical patent/JPH0793394B2/ja
Publication of JPS6298648A publication Critical patent/JPS6298648A/ja
Publication of JPH0793394B2 publication Critical patent/JPH0793394B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/692—Ceramics or glasses

Landscapes

  • Ceramic Products (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体基体搭載用セラミックパッケージ、特に
熱発生素子を高密度に集積した半導体集積回路基体を収
納するのに好適な高熱伝導性パッケージ及びその製法に
関する。
〔発明の背景〕
従来において、電子計算機では計算速度の速いことが要
求されるため、近年、限定された半導体基板中に発熱を
ともなう半導体素子を多数個集積し、もって各素子間の
電気的連絡配線長を可及的に短縮した半導体装置、即ち
Large ScaleIntegrated C4r
cuit (以下LSIと言う)チップが開発されてい
る。又、そのLSIチップを搭載し、同チップと外部回
路とを電気的中継接続しかつ同チップの収納容器を兼ね
る基板ないしパッケージも、多層かつ高密度に電気配線
され、もって中継接続配線長を実質的に短縮されてきて
いる。
そして、チップで発生する熱を効率的に外部へ放出する
実装構造も開発されてきている。この−例として(1)
エル、エム、マハリンガム(L、M。
Mahalingam)らによるソリッド ステート 
チクノロシイ(Solid 5tate Techno
logy )  163〜173頁、5月(1984年
)におけるバイポーラデバイス パッケージング−エレ
クトリカル サーマル アンド メカニカル ストレス
 コンシダレーション(llipolar Dev4c
s Packaging−Electrical、Th
ermal and Mechanical 5tre
ssConsiderations)と屈する論文で、
ビングリッドアレイ パッケージ(Pin Grid 
Array Package)(以下PAGと略記)の
熱放散性向上のため、チップをダイボンディングするた
めの凹部をベリリヤとアルミナとで複合的に構成するこ
とを開示している。即ち、チップを搭載する部分には熱
伝導率(400W/m−k)の高いベリリヤを用い、そ
して中空部を有するアルミナにはワイヤポンディングパ
ッド及び外部端子を配設すると共に同パッドから外部端
子に至る電気配線を施こし、終局的にチップから外部回
路に至る中継電気配線用基板としての役割を付与してい
る。上記ベリリヤには、チップ搭載面の反対側の面に放
熱フィンが熱的に係合されている。
上記構造では、熱発生部のジャンクションからケースと
してのペリリヤ板外面に至るまでの熱抵抗が約1℃/W
であり、ベリリヤ板をアルミナ板で代替した場合の約3
.5 ℃/Wに比べ優れた放熱性を有する。又、上記構
造では高い気密性を確保し後続の熱的プロセスに対する
耐力を確保する観点から、上記ベリリヤ板とアルミナ基
板は銀ろう付けによって一体化されるのが一般的である
。
同構成は熱膨張係数が近似(ベリリヤ:8X10−”/
℃、アルミナ: 7 X 10−6/’C,いずれも室
温〜400℃)シ、シかも銀ろう付は処理(約800℃
)に耐える金属化技術の確立されたセラミック部材どう
しの接合体に基づく。したがって、上記構造体は熱的変
化に追随可能な高信頼性パッケージになり得る。
しかしながら、上記先行技術例(1)の最大の運点は、
7u性問題を有する点である。
)一方、窒化アルミニウム焼結体は、近年の焼結技術や
精製技術の向上に伴なって、電子部品用基板材料として
注目に値する好ましい物性が付与されるに至っている。
例えば、(2)安斉らによるプロシーデイングオブ ザ
 ファスト アイイイイ シンポジウム(Procee
ding of the 1st IEE[E Sym
posium) 23〜28頁、 Oct、、 (19
84年)におけるデベロップメント オブ ハイ サー
マル コンダクティブ アルミニウム ナイトライド 
サブストレイト マテリアル バイ プレッシャーレス
 シンタリング(Develop ment of I
ligh Thermal ConductiveAl
umj、njum N1tride 5ubstrat
e  Material  byPressurale
ss Sintering )と題する論文では。
Y2O5添加無加圧焼結により窒化アルミニウム粉に熱
伝導率40〜100W/m−k、体積抵抗率1011Ω
1以上(室温)、誘電率8.8(IMHz)、誘電強度
140−170KV/a++ (室温)、熱膨張係数4
.5  X 10−’/’C(室温〜400℃)、曲げ
強度40〜50 kg/ mm2なる性質を有すること
を開示している。
又、(3)黒用によるプロシーディング オブザ ファ
スト アイイイイ シンポジウム(Proceedin
g of the 1st IEEF Symposi
um) 1.5〜22頁、 Oct、、 (1984年
)における二 ニル エヌサブストレイテス ウィズ 
ハイ サーマル コンダクテイ(AIN  5ubst
rates with llighThermal C
onductivity)と題する論文では、高純度、
高密度に精製された窒化アルミニウム粉を加圧焼結して
、熱伝導率160W/m−k (室温)、電気抵抗率5
 X 10’δΩ■(室温)、誘電率8.9(IMHz
)、a 曲’Jt度5000kg / mm z、 熱
u ’A 係数4.3  Xl0−’/’C(室温〜4
00℃)なる性質を有する窒化アルミニウム体を開示し
ている。
これらの先行技術例(2)、(3)から、窒化アルミニ
ウムは熱伝導率や絶縁耐力が高く、熱膨張係数がシリコ
ンのそれに近接し7、更に毒性が無い等の特長を積極的
に利用することにより、PGAにおれるベリリヤ板の代
替物になり得ると期待される。この期待実現のためには
、窒化アルミニウム板はLSIチップを実装するための
熱処理(約400’C)に耐えるように配線基板として
のアルミナと接合される必要がある。この接合は、銀ろ
うの如き高融点のソルダを用いてろう付一体化されるこ
とが望ましい。このためには、窒化アルミニウムにろう
付は可能な金属化処理が施されねばならない。
上記(2)の先行技術例ではAu、Pd−Ag。
Cuの如き導体ペーストの厚膜焼成法あるいはD B 
C(Diracted Bond Copper )法
によって金属化できること、そして(3)ではTi−P
d−Auの如き薄膜積層金属化層を、蒸着法やスパンタ
リング法で形成できることを開示している。
しかしながら、ペースト厚膜焼成法では現在1 、5 
’p/ rrtn2程度の引張強度しか得られないこと
、DBC法による金属化は強固になされる反面窒化アル
ミニウム体に過大な残留応力を生じて亀裂の如き破損を
生じやすいこと、そして薄膜多層金属化層は、薄い金属
層で構成されていて、高温熱処理を要する銀ろう付けで
はろう材に対する拡散障壁層が侵蝕を受けやすく、所定
の接着強度を維持することが困難である。
更に、 (4)WJerdeckerによるProce
eding of5th European 1lyb
rid MicroelectronicsConte
renco、 472−488頁、May、  (19
85年)における“Metallizing of A
luminium N1trideSubstrate
s”と題する論文では、窒化アルミニウム基体にM o
−M n厚膜を焼成しこれにNiめつきを施して金属化
したものに、銀ろう付けにてコバールを接合した例を開
示している。しかし、この金属化層の接着強度は約45
N/mm2と初期的には優れているが、銀ろう付は条件
に匹敵する800℃、15分の熱処理を経ると約1/3
に低下している。
したがって、配線板としてのアルミナ基板とチップ搭載
板としての窒化アルミニウム基板との複合一体化物であ
って、高水準の気密性や温度変化に対する耐力の要求さ
れるパッケージ特にP G Aは、銀ろう付けの如き在
来の高温ろうを用いた接合によっては実現が困難であっ
た。
〔発明の目的〕
本発明は、従来セラミックパッケージの欠点を改め、高
い放熱性と気密性が安定して維持されろ半導体基体搭載
用セラミックパッケージ及びその製法を提供することを
目的とする。
〔発明の概要〕
本発明半導体基体搭載用セラミックパッケージは、部材
として(1)半導体基体と外部回路との電気的中継回路
を形成する回路配線基板としての第1セラミック基板と
、(2)上記半導体基体を搭載する部分を有し上記第1
セラミック基板より熱伝導性が大かつ熱膨張係数が小な
る第2セラミック基板と、そして(3)上記第1セラミ
ック基板と第2セラミック基板との間に介装されたアル
ミニウム、銅、ニッケルの群から選択された少くとも1
種の金属層を最低限含み、上記第2セラミック基板と金
属層がシリコン合金より相互に接合されたことを特徴と
する。
具体的には少くとも上記第2セラミック基板と金属層は
、上記金属層構成金属とシリコンからなる合金層を介装
することにより接合力が保たれている。
本発明において、上記第1セラミック基板と第2セラミ
ック基板は、上記両者間にアルミニウム。
銅、ニッケルの群から選択された少くとも1種の金属か
らなる金属層を介装され、熱圧着の手法即ち圧力印加の
もとでの熱処理によって接合される。
この場合重要な課題は、従来アルミナセラミックと金属
との一体化接合に採られてきた同相拡散接合の手法を、
窒化アルミニウムと金属との接合に適用が困難であると
いう点である。これは、窒化アルミニウムの接合界面付
近に過大な残留応力が生ずることに基づく。この技術課
題を克服するためには本発明パッケージに導入された最
も新規な点は、窒化アルミニウムと金属との接合界面に
粒径1μm以下と微細な結晶粒からなる共晶合金を主体
にした遷移領域を設け、同遷移層の優れた塑性変形性能
により過大な応力の残留を回避した点である。
共晶合金を着目した理由は、同合金から微細粒である程
粒界塑性変形性能が増す点にある。
したがって、本発明半導体基体搭載用セラミックパッケ
ージの製法は、上記第1セラミック基板と第2セラミッ
ク基板の所要部にアルミニウム。
銅、ニッケル群から選択された少くとも1種の金属層を
介装し、この際第2セラミック基板と金属層の間にシリ
コンが高濃度になるように調整され、圧力印加のもとて
上記金属とシリコン系合金であって最低限の融点を持つ
共晶合金を生成する温度で熱処理することを特徴とする
。
上記の熱処理温度は、(1)金属がアルミニウム又はア
ルミニウムを主体にする場合、アルミニウムの融点66
0℃未満でかつAQ−41,3重置%Si共品合金の融
点577℃以上の範囲。
(2)金属が銅又は銅を主体にする場合、銅の融点10
83℃未満でかツCu −16重量%Si共品合金の融
点802℃以上の範囲、そして(3)金属がニッケル又
はニッケルを主体とする場合、ニッケルの融点1453
℃未満でかつNi−38重量%)Si共共合合金融点9
66℃以上の範囲である。
J二i6熱処理による窒化アルミニウムと金属層のより
詳細な接合メカニズムは今後の解明に待つ所が多いが、
本発明者らは以下のプロセス段階を経るものと推lil
’lしている。即ち、金属層と窒化アルミニウムが抑圧
と熱エルネギを受けて接触界面を増す第1過程と、シリ
コンが高濃度に調整された領域が溶融するとともに、ア
ルミニウムと、窒素の同領域への溶融が促進されるとと
もにシリコンと窒素の結合が促進される第2過程と、そ
して上記溶融領域が固化された上記アルミニウムとシリ
コンの共晶合金と窒化ケイ素を主体とする微細結晶粒か
らなる遷移領域と、上記金属及び窒化アルルミニウムと
の界面に生成する第3過程である。
〔発明の実施例〕 次に図面を参照して、本発明の実施例を更に詳細に説明
する。第1図は、本発明第1実施例におけるPGAの概
略断面図及び同PGAを構成する要部の拡大断面模式図
である。
第1図(a)を参照するに、11は平板の中央部に貫通
して設けられた中空穴(開口部約11n*Xl1mm)
111と中空穴111の上縁部にワイヤボンディング用
金属パッド(長手方向0.8mm)の設けられた段差1
12とともに、段差112のパッドから金属ピン(14
4個)14に至る2層電気配線(図示を省略)を具備し
たアルミナ焼結体を母材とする第1セラミック基板(3
9,4nmX39.4−nwn X 1.77mm )
であり、10は半導体基体をダイボンディングするため
の金属化層101を具備した窒化アルミニウム焼結体か
らなる第2セラミック基体(16mmX 16nwnX
 O,6m)である。第1及び第2セラミック基体は閉
ループ状アルミニウム片からなる金属層12を介装して
接合されているが、特に上記第2セラミック基体1oと
金属層12間には遷移領域121が存在し接合力の維持
に寄与している。
第2セラミック10は、高純度アルミナ粉と炭素粉との
混合物を窒素雰囲気下で1600℃、5時間熱処理し、
引続き過剰の炭素を酸素存在下の加熱によって除去して
得た高純度合成窒化アルミニウム粉(粒径1μm以下)
を、窒素雰囲気中で加圧焼結(200kg/cxl、 
2000℃、3時間)して得た板である。又、第2セラ
ミック10は、例えばY2O3やCa Oの如き物質で
代表されるような熱伝導性を損なわない添加物とともに
焼結された窒化アルミニウムで代替することが可能であ
る。更に。
窒化アルミニウムは透光性を付与しやすい物質として周
知であるが、第2セラミックは光照射によるLSIチッ
プの誤動作を避ける立場から、非透光性処理を施された
物であることが望ましい。
第1図(a)において図示を省略しているが。
金属ピン14は第1セラミック11の配線に例えば銀ろ
う付けにて接合され、第1セラミック11の金属ピン1
4の取付は面側には中空穴111を封止するための例え
ば金−錫ろう付は用の金属化層が設けられ、これらの金
属ピンや金属化層は段差112のパッドやダイボンディ
ング用金属化層101とともに、後続のワイヤボンディ
ングやろう付けを容易にするため、最表層を金とする金
属層が設けられている。
上記PGAを得るために、本発明の製法では。
第1セラミック11と第2セラミック10との間に内寸
法12+m、外寸法16mm、厚さ0.1 tmの閉ル
ープ状AQ−8i合金クラッドアルミニウム12を介装
し、真空中(7,5X 10−’P a)及び加圧下(
5kg/m”)で600℃に加熱して30分間保持し、
その後約100℃まで冷却して真空及び加圧を解除する
プロセスを経る。この熱処理では、アルミニウム12は
クラッドAl2−8i合金が第2セラミック10と接す
るように配置され、接触界面において上述した第1過程
から第3過程に至る一連の界面状態の変化が生じ、アル
ミニウムとシリコンを主体とする微細粒を含む遷移領域
121が形成されて接合が成就する。接合熱処理の中で
加圧力、温度1時間等は上述した特に第2過程の反応を
促進するのに重要な因子であり、種々の値が選択され得
る。
第1(b)は、要部の接合状態を拡大して示す模式図で
ある。第2セラミックとしても窒化アルミニウムは、結
晶粒102が粒界103を介して多結晶状に焼結されて
いる。金属層としてのアルミニウム12と窒化アルミニ
ウム10との界面には、上記界面反応で生成された平均
粒径約0.3μmのアルミニウムリッチの粒子(アルミ
ニウムにシリコンが固溶)とシリコン粒子との混合体状
物からなる第1遷移領域121a−そして上記混合体状
物と窒化ケイ素が結晶粒界103に介在した第2遷移領
域12 l bとで構成された遷移領域121が存在し
、接合力推持に寄与している。上記第1遷移領域121
aはエレクトロン・プローブ・X線マイクロアナライザ
(EPMA)によって分析した所、AQ−11重量%S
jなる組成を有していることが確認された。
本実施例において、第1セラミック11としてのアルミ
ナとアルミニウム12は、上記加圧熱処理する過程で接
触界面を通したアルミニウムの拡散によって接合される
。この接合過程では、上述の遷移領域121を形成する
際のような液相生成過程は経ない。しかしながら、第1
セラミック)11側であっても、シリコン源を積極的に
導入して液相生成過程を経ること、即ちAQ−8j合金
が第1セラミック1ユと接するように配置されることは
何等特別の支障を受けるものではない。
第1図(a)構造のPGΔは一55〜+150℃の温度
サイクル試験に供した。この試験過程でHeリーク率を
追跡したが、3000サイクルで5×100−11at
 cc / see以下と初期と同等の値が得られた。
このように優れた気密性が維持されたのは、アルミニウ
ム12と窒化アルミニウム10が緻密かつ冶金的に接合
されるとともに微細粒子の集合体であって粒界塑性変形
性に優れる第1遷移領域121aにより過大な応力の残
留が緩和されることに起因する。
又、温度サイクル試験では、第1セラミック基板に施さ
れた配線の導通も調べた。この結果3000サイクルで
断線による導通不良は認められなかった。これは上述し
た第1遷移領域121aの応力緩和による所が大きいが
、更に第1セラミック基板の熱膨張係数が第2セラミッ
ク基板のそれより大きくなるような組合せを選択した点
にもよる。
即ち、一体化後の熱収縮にともなう残留応力は、第1セ
ラミック基板の場合圧縮応力となり、断線をともなう機
械的破壊が抑制されるからである。
上記温度サイクル試験には試料数300個を投入したが
、気密性維持及び断線の観点から見た不良発生率は、温
度サイクル数3000サイクルで0.003%以下であ
る。
遷移領域121の形成には加圧力、温度、時間等の熱処
理条件の選択が重要であることは上述の通りであり、圧
力が大きく、温度が高く、時間が長いほど同領域121
の形成が容易になる。しかし、上記手法によらない場合
であっても遷移領域121を積極的に導入することが可
能である。
次に、上記PGAに丁、SIチップをダイボンディング
し所定のワイヤボンディングを施した後、コバール板を
Au−8nろう付けして封止体を形成した。この封止体
は最終的にチップ温度が実質的に20℃から125℃ま
での温度変化が与えられるように電気エネルギが印加か
つ停止された。
この電気エルネギの印加及び解除の過程で、チップから
ケースとしての第2セラミック板10の外面に至る熱抵
抗と、封止体のバブルリーク試験を実施した。この結果
25000サイクルで、熱抵抗は1℃/Wと初期値と同
等の値を示し、又バブルリークも認められなかった。熱
抵抗が低くそして高度のサイクル数まで熱抵抗変化を生
じないのは、チップを搭載する第2セラミック板10と
して熱膨張係数がシリコンと略一致し、熱伝導率の大き
い窒化アルミニウム焼結体であることに起因する。
尚、チップから第2セラミック基板10に伝達された熱
は最終的には気中に放出されるが、放熱を助けるために
第2セラミック基体10をアルミニウムフィンの如きヒ
ートシンク部材に係合することは好ましいことである。
本発明において、第1実施例にて開示した金属層12と
してのアルミニウムは、他の金属にて代替することが可
能である。以上、第2実施例にて銅を適用した場合につ
いて説明する。
第1実施例と同様の第1セラミック11と第2セラミッ
ク10との間に、銅−シリコン合金をクラッドした同寸
法の閉ループ状銅12′を銅−シリコン合金が第2セラ
ミック10に接するように介装し、真空中(7,5X 
10−♂Pa)及び加圧下(5kg/++n+”)で9
50℃に加熱して30分間保持し、その後約100℃ま
で冷却して真空及び加圧を解除するプロセスを経てPG
Aを得た。
上記第2セラミック10と銅12′との界面には、界面
反応で生成された平均粒径約0.25μmの共晶粒子か
らなる第1遷移領域121a’、そして上記共晶粒子が
結晶粒界103に介在した第2遷移領域121b’ と
で構成された遷移領域121′が存在して接合力維持に
寄与し、そして第1遷移領域121a’の塑性変形性能
に基づく残留応力緩和に役立っている。したがって、第
1実施例で享受された種々の効果は、本実施例において
も同様に受けることができる。尚、銅12′はニッケル
12′に変更することも可能である。
このような場合であっても、接合界面にシリコンを積極
的に導入し得ることはアルミニウムの場合と同様である
。
本発明において、第1セラミック基板は誘電率が低い点
を重視して選択されるべきであるが、この観点から選択
される代替材料はムライトセラミック、ガラスセラミッ
クが挙げられる。又、第1セラミック基板の配線は単相
配線あるいは2層以上の多層配線のいずれであっても同
じ効果が得られる。したがって、配線密度の大小に応じ
てピンの数も増減するが、これによって本発明の効果が
変るものではない。
第2セラミック基板としての窒化アルミニウム板は、熱
放散性を高める観点からは面積が大きく薄い板であるこ
とが望ましいが、第1セラミック基板との一体化物のそ
りを軽減する観点ではなるベく厚いことが望ましい。し
たがって、現実に選択される第2セラミック基板の形状
2寸法は[’GAに要求される仕様に応じて適切な形状
2寸法に選ばれるべきである。特に残留応力の分散のた
めに円板状の第2セラミック基板を用いるとともに金属
層12もリング状に選ぶことは更に好ましいことである
。
搭載する半導体基体は、第2セラミック基板と熱膨張係
数が略一致する点でシリコンが最も好ましい。しかし、
ひ化ガリウム、リン化ガリウムの如き材料を代表とする
化合物半導体であっても、本発明パッケージの効果、利
点に変る所はない。
〔発明の効果〕
上記実施例にて説明したように、本発明によれば従来の
先行技術及びその応力技術によっては解決が回連であっ
た、高い放熱性と気密性が安定して維持される半導体基
体搭載用セラミックパッケージ及びその製法を実現する
のに効果がある。
【図面の簡単な説明】
第1図は本発明の一応用例を示すPGAの断面図、第2
図は接合部金属層の模式図である。 10・・・第2セラミック基板、11・・・第1セラミ
ック基板、12・・・金属層a、、+、7−1l′1 代理人 弁理士 小川勝男 ・、

Claims (1)

  1. 【特許請求の範囲】 1、半導体基体と外部回路との電気的中継回路を形成す
    る回路配線基板としての第1セラミック基板と、上記半
    導体基板を搭載する部分を有し上記第1セラミックより
    熱伝導性が大かつ熱膨張係数が小なる第2セラミック基
    板とを、アルミニウム、銅、ニッケルの群から選択され
    た少くとも1種の金属及び上記金属のシリコン合金から
    なる金属層を介して接合したことを特徴とする半導体基
    体搭載用セラミックパッケージ。 2、特許請求範囲第1項において、上記第1セラミック
    基板がアルミナを母材とするセラミック材であり、上記
    第2セラミック基板が焼結体窒化アルミニウムであるこ
    とを特徴とする半導体基体搭載用セラミックパッケージ
    。 3、特許請求範囲第1項において、上記第2セラミック
    基板と上記金属層との界面に、アルミニウム、銅、ニッ
    ケルの群から選択された少くとも1種の金属のシリコン
    合金を含む遷移領域が介在していることを特徴とする半
    導体基体搭載用セラミックパッケージ。 4、半導体基板と外部回路との電気的中継回路を形成す
    る回路配線基板としての第1セラミック基板と、上記半
    導体基体を搭載する部分を有し上記第1セラミックより
    熱伝導性が大かつ熱膨張係数が小なる第2セラミック基
    板との間の所要部に、アルミニウム、銅、ニッケルの群
    から選択された少くとも1種の金属からなる金属片を介
    装し、この際少くとも上記第2セラミック基板と金属片
    との接触界面にシリコン源を導入し、圧力印加のもとで
    上記金属とシリコン系合金であつて最低限の融点を持つ
    共晶合金を生成する温度で熱処理する工程を含むことを
    特徴とする半導体基体搭載用セラミックパッケージの製
    法。 5、特許請求範囲第4項において、上記第1セラミック
    基板がアルミナを母材とするセラミック材であり、上記
    第2セラミック基板が焼結体窒化アルミニウムであり、
    (a)上記シリコン源がアルミニウム−シリコン系合金
    である場合577℃以上660℃未満の温度で、(b)
    上記シリコン源が銅−シリコン系合金である場合802
    ℃以上1083℃未満の温度で、そして(c)上記シリ
    コン源がニッケル−シリコン系合金である場合966℃
    以上1453℃未満で、それぞれ熱処理する工程を含む
    ことを特徴とする半導体基体搭載用セラミックパッケー
    ジの製法。
JP60237327A 1985-10-25 1985-10-25 半導体基体搭載用セラミックパッケージ Expired - Fee Related JPH0793394B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60237327A JPH0793394B2 (ja) 1985-10-25 1985-10-25 半導体基体搭載用セラミックパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60237327A JPH0793394B2 (ja) 1985-10-25 1985-10-25 半導体基体搭載用セラミックパッケージ

Publications (2)

Publication Number Publication Date
JPS6298648A true JPS6298648A (ja) 1987-05-08
JPH0793394B2 JPH0793394B2 (ja) 1995-10-09

Family

ID=17013729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60237327A Expired - Fee Related JPH0793394B2 (ja) 1985-10-25 1985-10-25 半導体基体搭載用セラミックパッケージ

Country Status (1)

Country Link
JP (1) JPH0793394B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0279044U (ja) * 1988-12-06 1990-06-18

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50139674A (ja) * 1974-04-24 1975-11-08
JPS60178647A (ja) * 1984-02-27 1985-09-12 Toshiba Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50139674A (ja) * 1974-04-24 1975-11-08
JPS60178647A (ja) * 1984-02-27 1985-09-12 Toshiba Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0279044U (ja) * 1988-12-06 1990-06-18

Also Published As

Publication number Publication date
JPH0793394B2 (ja) 1995-10-09

Similar Documents

Publication Publication Date Title
JP7744106B2 (ja) パワーモジュール、電源回路、及びチップ
JP5656962B2 (ja) 電子部品モジュール
JP3690171B2 (ja) 複合材料とその製造方法及び用途
CN100573859C (zh) 半导体装置和模块以及连接半导体芯片到陶瓷基板的方法
JP3690278B2 (ja) 複合材料及びその用途
US6485816B2 (en) Laminated radiation member, power semiconductor apparatus, and method for producing the same
JPH07202063A (ja) セラミックス回路基板
TWI734528B (zh) 複合基板
CN114334861A (zh) 一种电子模组和电子模组制备方法
JP2517024B2 (ja) セラミックパッケ―ジとその製造方法
JP2005032833A (ja) モジュール型半導体装置
JPS6286833A (ja) セラミック接合方法及びセラミックパッケージの製法及びセラミックパッケージ
JPH07105464B2 (ja) 半導体素子搭載用半導体装置
JPH07335792A (ja) 半導体素子搭載用パッケージ
CN112928099A (zh) 一种基于铝硅合金的bga互连载体及其制备方法
JPH0794624A (ja) 回路基板
JP3736251B2 (ja) 複合材料とその製造方法
JPH09107057A (ja) 半導体素子搭載用プラスチックパッケージおよびその製造方法
JP2024033469A (ja) 半導体装置及び接合方法
JP2001135753A (ja) 半導体モジュール用基板及びその製造方法
JPH0793394B2 (ja) 半導体基体搭載用セラミックパッケージ
JP3222348B2 (ja) セラミックパッケージの製造方法
JPH06196585A (ja) 回路基板
JP3938113B2 (ja) 複合材料及びその用途
JP2004003023A (ja) 複合材料とその製造方法及び用途

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees