JPS6298836A - デジタル信号付加装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 吸上分団 この発明はデジタル伝送方式に関し、特に、１つ以上の
伝送ビット・レートの複数個のデジタル信号を含む伝送
信）に対する１つ以上のデジタル信号のアト、及び（又
は）ドロップに関する。

主玉皇皇量 信号のデジタル伝送が普及している。このためには、種
々の伝送特性及び種々の情報容量を有する種々のデジタ
ル伝送媒体が利用できる。種々の伝送媒体の使用を効率
的にするために、種々の伝送ビット・レートで動作する
伝送方式の階層組織が開発されている。化アメリカでは
、この階層組織には１．５４４　Ｍｂ／ｓｅｃで伝送さ
れるＤＳＬ信号、３、１５２　Ｍｂ／ｓｅｃで伝送され
るＤＳ１Ｃ信号、６、３１２　Ｍｂ／ｓｅｃで伝送され
るＤＳ２信号及び４４、７３６　Ｍｂ／ｓｅｃで伝送さ
れるＤＳ３信号をある。

同様ではあるが異なる階層組織がヨーロッパで使用され
ている。

伝送されるデジタル信号の全ては何らかの種類の信号変
換端子を介してデジタル階層組織に入り、そして、この
Ｍｉ織を去る。更に、１つのデジタル伝送レートから何
らかの他のデジタル伝送レートへ行くためには、１つ以
上のマルチプレクス　ステップが要求される。例えば、
ＤＳＩＧ伝送信号はＭ１Ｃマルチプレクサで２つのＤＳ
Ｉ信号をマルチプレクスすることにより得られ、ＤＳ２
伝送信号はＭ１２マルチプレクサで４つのＤＳＬ信号を
マルチプレクスすることによって得られ、そして、ＤＳ
３伝送信号は、まずＤＳＩ信号をマルチプレクスして７
つのＤ５２信号を得、それから、この７つのＤＳ２信号
及Ｍ１３マルチプレクサを介してＤＳ３信号をマルチプ
レクス化する２ステップ動作で２８個のＤＳＬ信号をマ
ルチプレクスすることにより得られる。

いわゆるＭＸ３マルチプレクサでは、ＤＳＩ、ＤＳ１Ｃ
及びＤＳ２信号及混合物がマルチプレクス化されてＤＳ
３２オーマントにる。このためには、４個のＤＳＬ信号
がまずＤＳＬないしＤＳ２マルチプレクサでマルチプレ
クスされて６．３１２？Ｉｂ／ｓｅｃのＤＳ２信号及な
る。同様に、２つのＤＳ１Ｃ信号は各々まずデマルチプ
レタス処理をされて２つの１．５４４　Ｍｂ／ｓｅｃの
信号となる。次に、この結果として得られる４つの１．
５４４Ｍｂ／ｓｅｃの信号はＤＳＩないしＤＳ２マルチ
プレクサでマルチプレクスされて６．３１２　Ｍｂ／ｓ
ｅｃのＤＳ２信号及なる。ＤＳ２信号及システム・タイ
ミングのために単に調整されてＭχ３システムの６．３
１２　Ｍｂ／ｓｅｃのタイミングを有することになる。

６．３１２　Ｍｂ／ｓｅｃの信号は次に適切にマルチプ
レクスされて４４．７３６Ｍｂ／ｓｅｃのＤ３３レベル
信号となる。かくして、複数のマルチプレクス　ステッ
プが要求され、そして、ＤＳＬについてはデマルチプレ
クス　ステップ、次に、マルチプレクス　ステップが必
要とされる。ＤＳ３７オーマントから信号を回復するに
は同様なデマルチプレクス　ステップが必要である。こ
の複数のマルチブレクス　ステップ及び複数のデマルチ
プレタス処理には付加的な装置が必要であり、したがっ
て、中間の場所に於ける信号のドロップ及びアト（ａｄ
ｄ　）は高価なものとなる。

大量伝送のためには、中間のマルチプレクサ（デマルチ
プレクサ）段階又は多数のマルチプレクス（デマルチプ
レクス）機構の必要なしに階層［］ｉ内で複数個のうち
１個以上のデジタル信号を容易に組み合わせ得ることが
望ましい。更に、複数のマルチブレクス及び（又は）デ
マルチプレタス処理の必要なしに１個以上のデジタル伝
送ビット・レートの１個以上のデジタル信号を容易にア
伝送系において、１個以上の異なるデジタル伝送ビット
・レートの複数個のデジタル信号の任意の１つ以上をア
ト及び（又は）ドロップさせることは、デジタル信号を
独特の共通フレーム・フォーマットに変換することによ
り得られる独特の伝送信号フォーマットを使用すること
により、及び、所定の仕方でその共通フレームから伝送
信号フォーマントへデジタル・ワードを挿入するための
独特の１ステツプ　マルチプレクス処理を使用すること
により容易化される。この伝送信号フォーマットには指
定されたパターン内に挿入された所定数のデータ・ワー
ドと所定数のオーバーヘッド・ワードを有する反復フレ
ームがある。この伝送信号フォーマットは、伝送される
べき各デジタル信号から形成された共通フレームからの
デジタル・ワードが、所定の仕方で伝送信号フォーマッ
トのパターンの１以上のデータ・ワードにグループ化さ
れ、すなわち、配列されるように構成されている。特定
の信号の場合、１グループ　のデータ・ワードの数、即
ち１つ以上のデータ・ワードは、その特定の信号に含ま
れる等価な最低の伝送ビット・レートの信号の数によっ
て決定される。

したがって、デジタル信号は、独特の共通フレーム・フ
ォーマ・ノドへ形成することにより、そして、独特の１
ステツプ　マルチプレクス方法を介して共通フレームか
ら直接デジタル・ワードをその伝送信号フォーマットの
デジタル・ワードの適切な　グループ　へ直接挿入する
ことにより伝送信号に容易にアトされる。デジタル信号
は、データ・ワードの適切なグループ（単数又は複数）
を選択し次にそのグループをデフォ−マットしてその特
定のデジタル信号を再構成する１ステツプデマルチプレ
クス方法により伝送信号からドロップされる。

夫夫」Ｌりえ吸 本発明は以下の詳細な説明を図面を参照しながら読むこ
とによって一層明白になるものである。

本発明は高容量伝送を可能とするため１つあるいは複数
のデジタル伝送ビット速度を持つ複数のデジタル信号、
例えば、ＤＳＬ、ＤＳ１Ｃ，ＤＳ２あるいはＤＳ３、あ
るいはこれらの組合せを結合するのに使用される。第１
図には本発明の実施態様が使用される一例としての伝送
装置が示される。この目的のため、いわゆる近端バンク
端末１０１−１から１０１−Ｎ及び遠端バンク端末１０
２−１から１０２−Ｎが示される。個々のバンク端末１
０１及び１０２はデジタル回線モジュール（ＤＬＭ）及
びインタリーバ及びディスインタリーバ　モジュール（
ＩＤＭ）を含み、１つあるいは複数のデジタル伝送ビッ
ト速度の複数の１つあるいは複数のデジタル信号、例え
ば、ＤＳＬ、ＤＳ１Ｃ，、ＤＳ２あるいはＤＳ３、ある
いはこの組合せを結合して相互接続信号（Ｉｓ）を形成
することができる。このＩＳ伝送信号は端末１０１から
伝送システム１０３に加えられ、また端末１０２から伝
送システム１０４に加えられる。逆に、Ｉｓ伝送信号は
それぞれ伝送システム１０３及び１０４からバンク端末
１０１及び１０２に加えられる。バンク端末１０１及び
１０２は後に説明するように入りＩＳ信号を複数のデジ
タル信号の適当な１つに変換する。伝送システム１０３
がらのｆＳ信号出力はアト／ドロップ端末１０５−１か
ら１０５−Ｎに供給される。アト／ドロップ端末１０５
からのＩＳ出力は伝送システム１０７を介して複数のア
ト／ドロップ端子１０６−１から１０６−Ｎの対応する
１つに供給される。同様に、アト／ドロップ端末１０６
からのＩＳ出力は伝送システム１０７を介して複数のア
ト／ドロップ端末１０５の対応する１つに供給される。

Ｎ個のアト／ドロップ端末が示されるが、幾つかの伝送
経路はアト／ドロップ端末を持たず、他の幾つかの経路
は複数のアト／ドロップ端末を持つこともできる。つま
り、あるバンク端末は伝送システムに直接に接続され、
一方、他のバンク端末は１つあるいは複数の中間アト／
ドロップ端末を含む伝送経路を介して接続される。個々
のアト／ドロップ端末の所で、所定のセットの１つある
いは複数のデジタル信号、つまり、ＤＳＩ、ＤＳｌＣ，
、ＤＳ２あるいはＤＳ３、あるいはこれらの任意の組合
せが後に説明のワン　ステップ　マルチブレキシング法
によってアト及び／あるいはドロップされる。

バンク端末及び／あるいはアト／ドロップ端末を相互接
続する伝送システムは高容量伝送を達成するために必要
に応じて数個のＩｓ倍信号マルチプレキシングできる周
知の装置である。好ましくは、複数の結合されたＩＳ信
号を伝送するために光波システムが使用される。

第２図は略ブロンク図の形式にて一例としてのデジタル
回線モジュール（ＤＬＭ）、つまり、ＤＬＭ２０１、及
びこれとインタリーバ／ディスインタリーバ　モジュー
ル、つまりＩＤＭとの関係を示す。前述したごとく、Ｄ
ＬＭは本発明に従って１つあるいは複数のデジタル伝送
ビット速度を持つ１つあるいは複数のデジタル信号を伝
送のために信号をいわゆるＩｓ倍信号結合するための共
通のフレーム　フォーマットにフォーマット化するのに
使用される。

第８図に一例としてのＩＳ信号フレーム　フォーマット
が示される。Ｉｓ信号フレーム　フォーマットは複数の
データ語、この例では８４、及び複数の他の語、この例
では４個のいわゆる所定のパターンにて挿入されたオー
バーヘッド語を含む。

個々の語は所定の数のビット、この例では１６を含み、
所定の形式、この例では並列語形式を持つ。

ただし、これと異なる数のビットを使用することも、ま
た直列語形式を使用することも可能である。

Ｉｓフォーマット内の個々のデータ語は結合される最低
の伝送ビット速度を持つ信号、この例では、ＤＳＬ信号
と所定の関係を持つ。つまり、１つのデータ語は１つの
等価ＤＳＩ信号のデータを含む。

つまり、この例のＩｓ信号フォーマットは最高８４個ま
での等価ＤＳＬ信号と等しい量の信号を含むことができ
る。従って、８４個の等価ＤＳＬ信号と等しい量のデジ
タル信号の任意の組合せがＤＬＭによって結合可能であ
る。結合すべき信号は全てＤＳＬ信号であっても、全て
ＤＳ１Ｃ信号であっても、全てＤＳ２信号であっても、
全てＤ８３信号であっても、あるいはこれらの任意の組
合せであってもよい。周知のごとく、ＤＳ１Ｃは２個の
ＤＳＩ信号を含み、ＤＳ２は４個のＤＳＬ信号を含み、
そしてＤＳ３は２８個のＤＳＩ信号を含む。等価ＤＳＬ
信号が参照される理由はＤＳｌ、ＤＳ２及びＤＳ３信号
がデータ以外の通常オーバーヘッド　ビットと呼ばれる
追加のビットを含むためである。

第２図に戻どり、ＤＬＭ２０１は、この例では、ユニッ
ト２０３．２０４及び２０５を含むが、これらの各々が
２８個のＤＳＬ信号と等価の量の信号を収容できる。つ
まり、この例では、ユニット２０３はＤＳＩ信号を収容
するためのいわゆるデジタル回線ユニット（ＤＬＵ）、
すなわちＤＬＵ−１Ｃ，ＤＳ１Ｃ信号を収容するための
ＤＬＵ。

すなわちＤＬＵ−１Ｃ及びＤＳ２信号を収容するための
ＤＬＵ、すなわちＤＬＵ−２を含む。個々のＤＬＵ−１
ユニツトは４個のＤＳＬ信号を収容し、個々のＤＬＵ−
Ｉ　Ｃは２個のＤＳ１Ｃ信号を収容し、そして個々のＤ
ＬＵ−２は１個のＤＳ２信号を収容する。つまり、この
例においては、ユニット２０３は１２個のＤＳＩ信号を
インタフェースするための３個のＤＬＵ−１ユニツト、
１２個のＤＳＬ信号と等価の６個のＤＳ１Ｃ信号をイン
タフェースするための３個のＤＬＵ−Ｉ　Ｃユニット及
び４個のＤＳＬ信号と等価の１個のＤＳ２信号をインタ
フェースするための１個のＤＬＵ−２ユニツトを含む。

ユニ７）２０４及び２０５はそれぞれ１個のＤＳ３信号
を収容する１個のＤＬＵ−３ユニツトを含む。ＤＳ３信
号は２８個のＤＳ１信号と等価である。従って、ＤＬＭ
２０１は、この例では、８４個のＤＳ！信号と等価の量
をＩＤＭ２Ｏ２にインタフェースする。

個々のＤＬＵは本発明に従って対応するデジタル信号を
１つの共通フレーム　フォーマットにフォーマット化す
る。基本フレーム　フォーマットはチャネル　フォーマ
ットと呼ばれ、概むね第３図に示される形式を持つ。本
発明の範囲を限定するものではないが、この例では、図
示されるように、チャネル　フレームは複数のビットの
セント、つまり、各々が２０８ビツトを持つセット、■
、■、■及び■を含む。個々のセット■、■、■及び■
は所定の数のデータ　ビット位置及び通常オーバーヘッ
ド　ビットと呼ばれる所定の数の他のデータ　ピット位
置を持つ。つまり、七ソトＩ内には１９７個のデータ　
ピット位置、１０個のフレーム指示ビット位置及び１個
のパリティ　ピット位置が存在し、セット■及び■内に
は２０１個のデータ　ピット位置、２個の挿入指示チェ
ックビット位置（Ｃ１及びＣ２）、４個の通信ビット位
置及び１個のパリティ　ピット位置が存在し、そして、
最後に、セット■内には同様に２０１個の可能なデータ
　ピット位置、２個の挿入指示チェック　ピット位置（
ＣＩ及びＣ２）、４個の予約ビット位置及び１個のパリ
ティ　ピット位置が存在する。挿入指示チェック　ビッ
トＣ２はＤＳ３信号に対しては使用されない。セット■
内の可能なデータ　ピット位置の２つは挿入ビット位置
として使用される。この挿入ビットはＤＳＬ、ＤＳ１Ｃ
及びＤＳ２信号に対するデータあるいは挿入ビットであ
りうる。Ｄ３３信号に対しては、１個の挿入ビット位置
が使用されるだけである。従って、この例においては、
この共通のチャネルフレームは８３２個のピット位置を
含み、最も高い伝送ビット速度を持つデジタル信号、つ
まり、ＤＳ３信号を収容するのに十分なデータ　ピット
位置を持つ。オーバーヘッド　ビットはチャネルフレー
ム　フォーマット内の複数のセット間に分布し、さらに
個々のセント内の最初の語内に存在することに注意する
。これによって、オーバーヘッド　ビット及びデータ　
ビットの両方の回復が楽になる。ただし、他のオーバー
ヘッド　ビットの分布を使用することもできる。１つの
チャネル　フレーム内で使用されるデータ　ピット位置
の数はフォーマント化される特定の信号によって決定さ
れる。この例では、ＤＳＬ信号が７７３個のデータ　ピ
ット位置を使用し、ＤＳ１Ｃ信号が７８９個のデータ　
ピット位置を使用し、Ｄ３２信号が７９０個のデータ　
ピット位置を使用し、ＤＳ３信号が７９９個のデータ　
ピット位置を使用する。未使用のピット位置は必要に応
じて他の目的に使用することができる。例えば、これら
はデータ　チャネルあるいは追加の終端間通信チャネル
を提供するのに使用することができる。

いわゆる共通チャネル　フレーム期間において使用され
るチャネル　フレームの数は特定の信号内に存在するＤ
ＳＬ信号と等価の信号の数に基づいて所定の関係に従っ
て決定される。この例においては、ＤＳＬ信号は１つの
共通チャネル　フレーム期間光たり１つの共通チャネル
　フレームを使用する。この例では、この共通チャネル
　フレーム期間は０．５ミリ秒である（ＤＳＬ信号に対
するチャネル　フレーム反復速度の逆数であり、これは
８　ｋ）ｌｚあるいは２　ｋＨｚのＤＳＬの通常のフレ
ーム反復速度の分周である）。ＤＳＬ信号に対して他の
チャネル　フレーム反復速度、例えば、−例として、４
　ｋＨｚ及び８　ｋＨｚを使用することもできる。さら
に、要求されるあるいは好都合である場合は、チャネル
　フレーム反復速度として整数でない値を選択すること
もできる。２　ｋ）ｌｚ以外の反復速度が使用される場
合は、ＤＳ１Ｃ，ＤＳ２及びＤＳ３信号に対するチャネ
ル　フレーム反復速度を対応して調節する必要がある。

ＤＳ１Ｃ信号は１つの共通チャネル　フレーム期間光た
り２つのチャネル　フレームを使用する。ＤＳ２信号は
１つの共通チャネル　フレーム期間光たり４つのチャネ
ル　フレームを使用する。最後に、ＤＳ３信号は１つの
共通チャネル　フレーム期間光たり２８個のチャネル　
フレームを使用する。後に説明されるごとく、この実施
態様においては、共通チャネル　フレーム期間光たりの
チャネル　フレームの数は個々の信号に対して異なるが
関連するフレーム反復速度を使用して得られる。特定の
信号に対する反復速度はその特定の信号内のＤＳ１信号
と等価の信号の数及びＤＳＬ信号に対するチャネル　フ
レーム反復速度によって決定される。

つまり、この例では、ＤＳＬに対するチャネルフレーム
反復速度は２ｋＨｚ　　（２ｋ）ｌｚ　Ｘ　Ｉ　ＤＳ　
ＩＥｑ）であり、ＤＳ１Ｃに対する速度は４ｋＨｚ　　
（２ｋＨｚＸ２ＤｓＩ　　Ｅｑ）であり、ＤＳ２に対す
る速度は８ｋＨｚ　　（２ｋＨｚ　ｘ４ＤｓＩ　　Ｅｑ
）であり、そしてＤＳ３に対する速度は５６ｋＨｚ　　
（２ｋＨｚ　ｘ２８　　ＤＳＬ　　Ｅｑ）である。個々
のチャネル　フレームは所定の数のビット、この例では
、個々の語が１６ビツトを持つ複数のデジタル語を含む
ものと考えることができる。つまり、個々のセットは１
３語を持ち、個々のフレームは５２語を持ち、従って全
部で８３２ビツトを持つ。この例では、チャネル　フレ
ームは８３２個のビット位置を持つが、必要であればこ
れ以外の数のビットを持つ構成も可能である。ただし、
チャネル　フレーム内のビットの数はチャネル　フレー
ム反復速度と関連することに注意する。例えば、チャネ
ル　フレーム内のビットの数を半分にすると、チャネル
フレーム反復速度は２倍となる。

第２図に戻どり、結合すべきデジタル信号から形成され
たチャネル　フレームからの情報Ｇよ所定の順番でＩＤ
Ｍ２Ｏ２に供給され、第８図のＩＳフレーム　フォーマ
ット内に挿入される。この実施態様においては、１６−
ビット　デジタル語が複数の回路経路を通じて６．６５
６　Ｍｂ／ｓｅｃの所定のビット速度にて直列に供給さ
れる。個々のユニット２０３．２０４及び２０５は７個
の回路経路（全部で２１個の経路）に供給し、個々の回
路経路はｆＳフレーム当たり４つの１６−ビット語を供
給する。結果として、４つのＤＳ１回線をインタフェー
スするＤＬＵ−１では、示される順番に個々の４つのＤ
ＳＬフレームから１つの１６−ビット語が供給されるこ
ととなる。つまり、ＤＳＬ（１）　、ＤＳＩ　　（２）
　、ＤＳＬ　　（３）及びＤＳＩ（４）に対応するチャ
ネル　フレームからのデジタル語が６．６５６　Ｍｂ／
ｓｅｃの速度にてＩＤＭ２Ｏ２に直列に供給される。Ｄ
ＬＵ−Ｉ　Ｃでは、２つのインタフェースされたＤＳ１
Ｃ信号に対応するフレームから１６−ビット　デジタル
語がＩＤＭ２Ｏ２に供給される。これは、例えば、ＤＳ
１Ｃ（１）から１語をとり、次にＤＳ１Ｃ（２）から１
語をとり、次にＤＳ１Ｃ（１）から１語をとり、次にＤ
Ｓ１Ｃ（２）から１語をとるような順番が全ての語が伝
送されるまで反復される。別の方法として、ＤＳ１Ｃ（
１）から２語をとり、次にＤＳＩＧ（２）から２語をと
る方法も考えられる。

ＤＬＵ−２では、対応するチャネル　フレームから１６
−ビット語が示されるように６．６５６　Ｍｂ／ｓｅｃ
の速度にて供給される。同様に、ＤＬＵ−３では、１６
−ピント語が対応するチャネル　フレームから対応する
チャネル　フレームから７個の回路経路を通じて順番に
供給される。つまり、７個の回路経路の各々に１語が順
番に供給され、つまり語２９−３５　（第２図）が供給
され、次に７個の回路経路の各々にもつ１つの語が順番
に供給され、つまり、語３６−４２が供給され、これが
相互接続信号フレーム期間内に２８個の語がＩＤＭ２Ｏ
２に供給されるまで反復される。

この例では、ＩＭＤ２０２は、ＤＬＭ２０１からの直列
データ語を並列語に変換し、これを第２１図との関連で
後に詳細に説明するごとく、第８図のＩＳフレーム　フ
ォーマットのデータ語位置に挿入する。

このデータ語は特定の入り信号のチャネル　フレームか
らのデータ語が所定のパターンに“グループ化”される
ようにＩＳフレーム　フォーマット内に挿入される。こ
の例では、Ｉｓフレームフォーマットは各々が別個のＤ
ＳＩ信号に対応するデータ語１−１２　；特定のＤＳ１
Ｃ信号に対応するデータ語１３及び１５．１４及び１６
．１７及び１９．１８及び２０．２１及び２３、及び２
２及び２４；特定のＤＳ２信号に対応するデータ語２５
−２８；特定のＤ３３信号に対応するデータ語２９−５
６；及びもう１つの特定のＤ３３信号に対応するデータ
語２９−５６を含む。従って、ＩＳフレーム　フォーマ
ット内のデータ語１は特定のＤＳＬ信号に対応する“グ
ループ”であり、別個のデータ語２−１２も同様である
。同様に、データ語１３及び１５は、特定のＤＳ１Ｃ信
号と対応する“グループ”であり、データ語１４及び１
６．１７及び１９．１８及び２０．２１及び２３、並び
に２２及び２４も同様である。データ語２５−２８はＤ
Ｓ２信号に対応するグループである。データ語２９−５
６は特定のＤＳ３信号に対応するグループである。最後
に、データ語５７−８４はもう１つの特定のＤＳ３信号
に対応するグループである。この例では、ＩＳフレーム
反復速度は１０４ｋＨｚであり、ＩＤＭ２Ｏ２からのＩ
Ｓ信号出力は必要に応じて伝送のために伝送システムに
１４６．４３２　Ｍｂ／ｓｅｃの速度にて供給される。

従って、ＩＳ信号の反復フレーム期間は約９．６１５ミ
リ秒である。

受信方向においては、ＩＤＭ２Ｏ２は、例えば、伝送方
向との関連で上に説明したのと類似のＩｓ倍信号受信す
る。受信されたＩｓ倍信号らのデータ語はディスインタ
リーブされ、つまり、ＩＳ信号データ語位置から抽出さ
れ、第２図に示される順番にてＤＬＭ２０１内の対応す
るＤＬＵに６、６５６　Ｍｂ／ｓｅｃの速度で供給され
る。個々のＤＬＵは６．６５６　Ｍｂ／ｓｅｃの速度の
信号をデシンクロナイズ（デフォ−マット）し、対応す
るＤＳＬ、ＤＳ１Ｃ，Ｄ、Ｓ２及びＤＳ３信号を後に説
明されるように伝送階層に供給する。

第９図は略ブロック図の形式にて第２図のＤＬＵ−１の
詳細を示す。説明を簡潔明瞭にするために、回路経路は
双方向として示されるが、個々の伝送の方向に対して別
個の経路が使用され、また両方向の伝送を可能とするた
めの適当な接続が必要である。ＤＬｔＪ−１は、好まし
くは、第９図に示されるように、最高４個の個々のＤＳ
Ｌ信号をインタフェースできるようにされる。従って、
第９図には、入り及び出ＤＳＬデジタル信号をインタフ
ェースするためのデジタル信号インタフェース（ＤＳＬ
）ユニット９０１−１．９０１−２．９０１−３及び９
０１−４が示される。ＤＳＬ９０１は各々１．５４４　
Ｍｂ／ｓｅｃのＤＳｌりｏ　７り信号を回復するための
位相ロック　ループ、双極／単極及び単極／双極変換器
、利得及び／あるいは遅延ひずみを等化するための等花
器、性能監視装置、ＤＳＬループバック保守のための設
備等を含む。入り及び出デジタル信号をインタフェース
するためのこのようなりＳＬユニットは周知である。

ＤＳ１９０１−１からＤＳ１９０１−４はそれぞれシン
クロナイザ／デシンクロナイザ（ＳＹＦＲ）ユニット９
０２−１から９０２−４の対応する１つにＤＳＬ単極信
号及び回復された１、　５４４　Ｍｂ／ｓｅｃクロフク
信号を提供する。同様に、５ＹＦＲ９０２−１から５Ｙ
ＦＲ９０２−４からの再構成された単極ＤＳＩ信号はＤ
ＳＩ９０１−１からＤＳＩ９０１−４の対応する１つに
供給され、双極ＰＣＭに変換され、出ＤＳＩ伝送回線に
供給される。

後に説明されるごとく、個々の５ＹＦＲ９０２は、本発
明に従って、ＤＳＬ信号を第４図に示されるＤＬＵ−１
チヤネル　フレーム　フォーマットにフォーマット化す
るためのシンクロナイザ、及び第４図のＤＬＵ−１チヤ
ネル　フレーム　フォーマット内のＤＳＬ信号に対応す
るＩＳフレーム　フォーマットからデータ語をデフォ−
マットするためのデシンクロナイザを含む。

マルチプレクサ／デマルチプレクサ　スイッチ（ＭＳ−
１）ユニット９０３は５ＹＦＲ９０２−１から９０２−
４からのデジタル語を所定の順番にＩＤＭ２Ｏ２（第２
図）に供給する。この例では、１個の１６−ビット　デ
ジタル語が個々のＳＹＦＲ９０２から順番にとられ、直
列形式にて６．６５６　Ｍｂ／ｓｅｃの速度にてＩＤＭ
２Ｏ２に供給される。同様に、ＭＳ−１９０３はＩＤＭ
２Ｏ２から受信された１Ｇ−ビット　デジタル語をチャ
ネル　フレーム　フォーマットからデフォ−マットする
ために５ＹＦＲ９０２−１から５ＹＦＲ９０２−４の適
当な１つに供給する。

第１０図は略ブロック図の形式にて第９図の５ＹＦＲ９
０２内に使用される５ＹＦＲシンクロナイザの詳細を示
す。個々のＤＬＵユニット、つまり、ＤＬＵ−１、ＤＬ
Ｕ−１Ｃ，ＤＬＬＪ−２及びＤＬＵ−３内の５ＶＦＲシ
ンクロナイザは、クロック速度、チャネル　フレーム　
フォーマット内に使用されるデータ　ビットの数及びフ
ォーマット内の挿入ビットＳ１及びＳ２の位置を除いて
基本的に同一である。

つまり、第１０図には入り単極デジタル信号及び関連す
るクロック信号が対応するＤＳＩから供給される弾性メ
モリ１００１が示される。入りクロツタ信号は書込みカ
ウンタ１００２にも供給される。書込みカウンタ１００
２は入りデジタル信号をメモリにその入り回線速度、例
えば、ＤＬＵ−１内のＤＳＬに対しては１．５４４　Ｍ
ｂ／ｓｅｃにて書き込むための書込みアドレスを供給す
る。さらに、弾性メモリ１００１には対応するＭＳ装置
から得られるＳＹＳ　　クロックが供給される。読出し
カウンタ１００３は格納された情報をＳＹＳ　クロック
速度、例えば、ＤＬＵ−１内のＤＳＬに対しては１．６
６４　Ｍｂ／ｓｅｃにて読み出すための読出しアドレス
を供給する。ＳＹＳ　　クロックの速度の方が少し速い
ためオーバーヘッド　ビットの挿入及びビット挿入が可
能となる。ビット挿入はいわゆる弾性メモリ１００１の
スパイリングを回避するために行なわれる。これを達成
するために、フェーズ検出器１００４は書込みカウンタ
１００２及び読出しカウンタ１００３からのフェーズ出
力に応答して周知の方法にて所定のいき値に対する書込
み及び読出しアドレスの関係に基づいていわゆる挿入要
求を生成する。この挿入要求信号はフレーム　フォーマ
ット器１００５及びプログラム可能フレーム　タイミン
グ発生器１００６に供給される。

第４図に示されるように、この挿入ビットはビニ／）Ｓ
Ｌ及びＳ２であり、それぞれＣ１及びＣ２内にデータ　
ビットが含まれるか、挿入ビットが含まれるかを示す標
識である。この例では、そのビットが挿入ビットである
かデータ　ビットであるかの多数決判定が行なわれる。

挿入ビットは第２図のセット■、■及び■内の対応する
Ｃ−ビット（Ｃ１あるいはＣ２）位置内の２つのビット
あるいは全てのビットが論理１であることによって示さ
れ、データ　ビットは２つのビットあるいは全てのビッ
トが論理Ｏであることによって示される。通常の動作に
おいては、Ｓｌは挿入ビットであり、これはセット■、
■及び■内のＣ１ビットの２つあるいは全てが論理１で
あることによって示され、Ｓ２はデータ　ビットであり
、セット■、■及び■内のＣ２ビットの２つあるいは全
てが論理Ｏであることによって示される。書込みフェー
ズと読出しフェーズの間にある所定のいき値以上のデー
タが弾性メモリ１００１内に書き込まれるときは、Ｓｌ
及びＳ２は両方ともデータ　ビットとなる（Ｃ１及びＣ
２の２つあるいは全てのビットが論理０となる）。所定
のいき値以下のデータが書き込まれた場合は、Ｓｌ及び
Ｓ２は両方とも挿入ビットとなる（Ｃ１及びＣ２の２つ
のビットあるいは全てのビットが論理１となる）。

プワグラマブル　フレーム　タイミング発生器１００６
は対応するＭＳ装置からのＳＹＳ　クロ・７り信号及び
５ＹＦＲ５ＹＮＣ信号並びにプリセソＩ−ＤＬＵタイプ
信号に応答して所望のチャネル　フレーム　フォーマッ
トを得るためにタイミング信号を生成する。これを達成
するために、フレーム　フォーマット器１００５にデー
タ以外ヲ読み込みたいときは、弾性メモリ１００１から
データを読み出すのを抑止するために読出しカウンタ１
００３に読出し抑止信号が供給される。フレーム　フォ
ーマット器１００５には回路経路１００８を介して弾性
メモリ１００１からデータが供給され、また回路経路１
００９を介して予約ピントに対する情報が供給される。

フレーム　フォーマット器１００５はプログラマブル　
フレーム　タイミング発生器１００６からのタイミング
信号及びフェーズ検出器１００４からの挿入要求信号に
応答して共通チャネル　フレーム　フォーマットを生成
する。

フレーム　フォーマット器１００５の詳細が第１１図に
略ブロック図の形式にて示される。ここには、マルチプ
レクサ１１０１、フレーム指示パターン　レジスタ１１
０２、終端間通信レジスタ１１０３、予約ビット情報レ
ジスタ１１０４、Ｃ−ビット　レジスタ１１０５及びＣ
−ビット発生器１１０６が示される。Ｃ−ビット発生器
１１０６は挿入要求信号に応答して、対応する挿入ビッ
ト、つまり、ＳｌあるいはＳ２が挿入ビットであるかデ
ータ　ビットであるかに基づいて、適当なＣ−ビット　
パターンを生成する。マルチプレクサ１１０１はタイミ
ング発生器１００６　　（第１０図）からのタイミング
信号に応答して、第４図に示されるように、フレーム指
示パターン　ビット、終端間通信ビット、予約ビット及
びＣ−ピントを第４図に示されるようにデータとマルチ
プレクサ、つまり、データに挿入する。

第１０図に戻り、パリティ計算及び挿入ユニソ）１００
７は、パリティ計算を行ない、プログラマブル　フレー
ム　タイミング発生器１００６の制御下で第４図に示さ
れるように、パリティ　ビットを挿入する。この例では
、パリティはチャネル　フレーム　フォーマット内の前
のセットのビットのビット１７から次のセットのビット
のビット１５まで計算される。共通チャネル　フレーム
フォーマットに組立てられたデータは対応するＭＳに供
給される。

ＤＳＬ信号については、チャネル　フレームフォーマッ
トは第４図に示される通りであり、フレーム　タイミン
グ発生器１００６の制御下で得られる。これを達成する
ため、読出しカウンタ１００３はセットＩ内の１から１
４及び１６に対して抑止され、この間、フレーム指示パ
ターンがレジスタ１１０２　（第１１図）からビット１
から１０に挿入される。任意の所望のフレーム指示パタ
ーンを使用することが可能である。この例では、このパ
ターンは１１１１０１００００である。ピント位置１１
から１４は使用されない。ＤＳＬデータ　ビットはビッ
ト１５に挿入され、パリティビットはビット１６に挿入
される。セット■のビット１７から２０８はＤＳＩデー
タである。セット■及び■においても、カウンタ１００
３はビット１から１４及びビット１６の間にデータを読
み出すことを抑止され、この間に、挿入指示ピッ＋−ｃ
ｔ及びＣ２がそれぞれビット１及びビット２に挿入され
、終端間通信ピントがビット３から６に挿入される。ピ
ット位置７から１４は使用されない。ここでもＤＳＬデ
ータがピント１５及びビット１７から２０８に挿入され
る。セット■においては、読出しカウンタ１００３が少
なくともビット１から１３に対して抑止され、また挿入
指示によってはビット１４及び１５に抑止される。ビッ
ト１４及び／あるいは１５が挿入ビットである場合は、
読み出しカウンタ１００３が対応して抑止される。挿入
指示ビットＣ１及びＣ２がそれぞれビット１及び２内に
挿入され、予約ビット情報がビット３から６内に挿入さ
れる。ビット７から１３は使用されない。ここでもビッ
ト１６はパリティ　ビットであり、ビット１７から２０
８はＤＳ１データである。ただし、挿入ビットの両方が
データ　ビットとして含まれているときは、ＤＳ１信号
はチャネル　フレーム内に提供される７７３個のデータ
　ビット位置を使用する。

この例では、ＤＬＵ−１チャネル　フレーム反復速度は
２　ｋＨｚであり、これは対応するＭＳからプログラマ
ブル　フレーム　タイミング発生器１００６に供給され
る５ＹＦＲ５ＹＮＣ信号である。

第１２図は第９図の５ＹＦＲ９０２内に使用される５Ｙ
ＦＲデシンクロナイザの詳細を略ブロック図の形式で示
す。つまり、チャネル　フレームフォーマット内の入り
データがＩＤＭ２Ｏ２（第２図）からＤＳＬ信号を得る
ためにＭＳ−１（第９図）に供給され、次にフレーム器
１２０１に供給される。またＭＳ−１からＳＹＳ　クロ
ックがフレーム器１２０１、タイミング発生器１２０２
、書込みカウンタ１２０３及び弾性メモリ１２０４に供
給される。この例では、ＳＹＳ　　クロックはＤＳＩ信
号に対する１、　６６４　Ｍｂ／ｓｅｃである。同様に
、ＤＬＵ−１用途に対しては２　ｋＨｚである５ＹＦＲ
５ＹＮＣ信号がフレーム器１２０１からタイミング発生
器１２０２に供給される。

フレーム器１２０１は個々のチャネル　フレーム（第４
図）の開始において、１０ビツト　パターンにてフレー
ム指示を行なう（この例では、１１１１０１００００）
。パリティ　チェックユニット１２０５内でフレーム化
されたデータのパリティが計算され、エラーがチェック
される。

ここでもパリティはチャネル　フレーム　フォーマット
内の前のセットのビットのビット１７から次のセットの
ビットのビット１５まで計算される。

所定のエラーいき値以上のパリティ　エラーが検出され
たときは、アウト　オブ　パリティ状態が宣言される。

このアウト　オブ　パリティ状態の発生が所定のいき値
以上の頻度である場合は、アラームがセットされ、保護
スイッチが始動される。

チャネル　フレーム　データがデマルチプレクサユニソ
）１２０６内でＤＳＬ信号、終端間通信ビット、予約ビ
ット及びＣ−ビットを得るためにデマルチプレクス、つ
まり、抽出される。デマルチプレクサ　ユニット１２０
６の詳細については第１３図に示され、後に説明される
。挿入ビット位置、つまり、ピッ１−３ｌ及びＳ２（第
４図）がデータ　ビットを含むか、挿入ビットを含むか
を示す挿入標識信号がデマルチプレクサ　ユニット１２
０６からタイミング発生器１２０２に供給される。タイ
ミング発生器１２０２は５ＹＦＲ及びＳＹＳ　　クロッ
クに応答してデマルチプレクサユニツ）１２０６を制御
するための信号を生成し、またこれに加えて、挿入ビッ
ト位置が挿入ビットを含むときは、挿入標識信号に応答
して書込み抑止信号を生成する。タイミング発生器１２
０２はまた他のオーバーヘッド　ビット位置、つまり、
フレーム指示ビット、パリティ　ビット、終端間通信ビ
ット、Ｃ−ビット及び予約ビット（第４図参照）の間に
書込み抑止信号を生成する。書込みカウンタ１２０３及
びタイミング発生器１２０２は、ＳＹＳ　　クロックの
制御下で、ＤＬＵ−１に対する１、　６６４　Ｍｂ／ｓ
ｅｃのｓｙｓ　　クロック速度にてデマルチプレクサさ
れたデータを弾性メモリ１２０４に書き込むためのアド
レスを生成する。

同様に、読出しカウンタ１２０７は、回復された回線ク
ロックの制御下で、ＤＬＵ−１に対する１、　５４４　
Ｍｂ／ｓｅｃの回線速度にて弾性メモリ１２０４から格
納されたデータを読み出すためのアドレスを生成する。

書込みカウンタ１２０３及び読出しカウンタ１２０７か
らのフェーズ出力がフェーズ検出器１２０８に供給され
る。フェーズ検出器１２０８は続出しカウンタの出力と
書込みカウンタの出力の間のフェーズ差を表わす信号を
生成する。このフェーズ差信号がフェーズ　ロック　ル
ープ（ＰＬＬ）１２０９に供給される。フェーズ　ロッ
クループは周知の方法で１．５４４　Ｍｂ／ｓｅｃの所
望の回線クロックを生成する。デシンクロナイズされた
データ及び回線クロック信号は伝送のために双極ＤＳＩ
に変換するために関連するＤＳＩユニットに供給される
。

第１３図は略ブロック図の形式にてデマルチプレクサ　
ユニット１２０６の詳細を示す。デマルチプレクサ１３
０１が示されるが、この例では、第４図に示されるよう
なりＬＵ−１に対するチャネル　フレーム　フォーマッ
トの入り信号がこれに供給される。さらに、終端間通信
ビットを格納するためのレジスタ１３０２、予約ビット
を格納するためのレジスタ１３０３、Ｃ−ビットを格納
するためのレジスタ１３０４及びＣ−ビット　チェック
論理１３０５が示される。デマルチプレクサ１３０１は
タイミング発生器１２０２からのタイミング信号によっ
て制御され、入りチャネルフレームのビットをデマルチ
プレクスする。つまり、第４図に示されるように、ＤＬ
Ｕ−１内で使用されるＤＳＬ信号に対するチャネル　フ
レームフォーマットでは、終端間通信ビット、つまり、
セット■及びｍ内のビット３から６がレジスタ１３０２
に必要に応じて使用するために格納されるように供給さ
れる。同様に、セット■の予約ビット３から６がレジス
タ１３０３に必要に応じて使用するために格納されるよ
うに供給される。予約ビットは現在使用されておらず、
将来使用するために予約される。Ｃ−ビット、つまり、
セット■、■及び■内のピッ１−ＣＩ及びＣ２はレジス
タ１３０４に格納されるように供給される。Ｃ１及びＣ
２ビットは論理１３０５内で対応する挿入ビットがそれ
ぞれデータ　ビットであるか挿入ビットであるかを判定
するためにチェックされる。前述のごとく、０１ビツト
あるいは０２ビツトの３つの全であるいは２つが論理Ｏ
である場合は、対応する挿入ビットはデータ　ビットで
あり、Ｃ１ビットあるいはＣ２ビットの３つの全である
いは２つが論理１であるときは、対応する挿入ビットは
挿入ビットである。データ　ビット／挿入ビット標識が
前述のように使用されるためにタイミング発生器１２０
２に供給される。

第１２図及び第４図のチャネル　フレーム　フォーマッ
トに戻どり、タイミング発生器１２０２は書込みカウン
タ１２０３を制御し、オーバーヘッド　ビット及び他の
未使用のビット位置を除去するが、これはこれらビット
期間にデマルチプレクサ　ユニット１２０６から弾性メ
モリ１２０４にビットを書き込むのを抑止することによ
って行なう。つまり、書込みカウンタ１２０３が、対応
するＣ−ビットが挿入ビットであることを示すと、セン
ｌ−Ｉ、■及び■内のビット１から１４及びセン１−Ｉ
Ｖ内のビット１から１３及び七ソ）ＩＶ内の８１及びＳ
２を書き込むことを抑止される。従って、ＤＳＬデータ
のみが弾性メモリ１２０４に書き込まれる。ＤＳＬデー
タが次に弾性メモリ１２０４から読出しカウンタ１２０
７の制御下で１．５４４Ｍｂ／ｓｅｃの速度にて読み出
される。

第１４図は略ブロック図の形式にて第９図に使用される
ＭＳ−１の詳細を示す。ここには、先入れ先出しくＦＩ
ＦＯ）レジスタ１４０１．１４０２．１４０３及び１４
０４、スイッチ１４０５及びタイミング　ユニット１４
０６が示される。ここでも、ＩＩＦＯ１４０１−１４０
４及びスイッチ１４０５へのあるいはここからの回路経
路は双方向として示されるが、回路入力及び出力に適当
な接続が必要である。

ＭＳＩの送信方向においては、１６−ビット語が５ＹＦ
Ｒ９０２シンクロナイザ　ユニットの対応する１つから
得られるが、これらは一時的にＦＩＦ０１４０１−１４
０４内に格納される。スイッチ１４０５は次に個々のＦ
ＩＦＯ１４０１−１４０４からの１６−ビット語を所望
の順番でスイッチ、つまり、選択する。つまり、ＰＩＦ
Ｏ１４０１から１つの１６−ビット語が選択され、次に
ＦＩＦＯ１４０２から１つの１６−ビット語が選択され
、次にＦＩＦＯ１４０３から１つの１６−ビット語が選
択され、そして最後に、ＦＩＦＯ１４０４から１つの１
６−ビット語が選択される。この順序が反復され、語が
直列形式にて順番に所定の速度、この例では６．６５６
　Ｍｂ／ｓｅｃにてＩＤＭ２Ｏ２（第２図）に供給され
る。

ＭＳ−１の受信方向においては、１６−ビット号がＩＤ
Ｍ２Ｏ２（第２図）から第４図のチャネル　フレーム　
フォーマットにて直列にてスイッチ１４０５　ニよッテ
対応するＰＩＦＯ１４０１−１４０４に供給される。Ｆ
ＩＦＯ１４０１−１４０４の出力は１．６６４　Ｍｂ／
ｓｅｃのＤＬＵ−ＩＳＹＳ　　クロック速度にて５ＹＦ
Ｒ９０２（第９図）のデシンクロナイザ　ユニットの対
応する１つに供給される。

タイミング　ユニット１４０６は、この例では、６、６
５６　Ｍｂ／ｓｅｃのＩＤＭ　　クロック信号、及び、
この例では、２　ｋＨｚのチャネル　フレーム同期信号
ＣＦ　　５ＹＮＣに応答して、１．６６４Ｍｂ／ｓｅｃ
のＤＬＵ−、Ｉ　　ＳＹＳ　　クロック及びＣＦ　　５
ＹＳＣの修正されたバージョンであり、Ｄ　Ｌ　Ｕ　−
１ニ対しては２　ｋＨｚ信号である５ＹＦＲ５ＹＮＣを
生成する。

第１５図は略ブロック図の形式にて第２図のＤＬＭ２０
１内の最斉２つまでのＤＳ１Ｃ信号をインタフェースす
るために使用されるＤＬＵ−Ｉ　Ｃの詳細を示す。ここ
でも、説明を簡潔明瞭にするために回路経路は双方向と
して示されているが、送信及び受信方向のために適当な
回路接続が必要なことは勿論である。ここには、デジタ
ル信号インタフェース（ＤＳＩ）ユニット１５０１及び
１５０２．５ＹＦＲ１５０３及び１５０４、及びマルチ
プレクサ／７１″マルチプレクサ　スイッチ（ＭＳ−１
Ｃ）１５０５が示される。ＤＬＵ−１Ｃは最高２つまで
のＤＳ１Ｃ入り信号をＩＤＭ２Ｏ２（第２図）にインタ
フェースするのに使用される。ＤＳ１１５０１及び１５
０２はそれぞれ３、１５２　Ｍｂ／ｓｅｃのＤＳ１Ｃク
ロック信号を回復するためのフェーズロック　ループ、
収穫／単極及び単極／双極変換器、利得及び／あるいは
遅延ひずみを等化するための等花器、性能監視装置、Ｄ
Ｓ１Ｃループバック保守設備等を含む。このようなデジ
タル信号のインタフェースは周知である。

受信方向においては、ＤＳ１１５０１及び１５０２がＤ
Ｓ１ＣＰＣＭ信号を単極に変換して、３．１５２Ｍｂ／
ｓｅｃのＤＳ１Ｃクロック信号を回復するのに使用され
る。単極ＤＳ１Ｃ信号及びクロックはＤＳ１１５０１及
びＤＳ１１５０２からそれぞれ５ＹＦＲ１５０３及び５
ＹＦＲ１５０４に供給される。

送信方向においては、個々のＤＳＬは単極再構成りＳ１
Ｃ信号を双極に変換し、このＤＳ１Ｃ信号を３．１５２
　Ｍｂ／ｓｅｅの速度で対応する出伝送回線に供給する
。

５ＹＦＲ１５０３及び１５０４はそれぞれ第１０−１３
図に示され、ＤＬＵ−１との関連で前述したのと基本的
に同一の構造及び動作を持つシンクロナイザ及びデシン
クロナイザを含む。異なる点は、このシンクロナイザは
ＤＳ１Ｃ信号を第５図のチャネル　フレーム　フォーマ
ットにフォーマット化し、このデシンクロナイザは第５
図のチャネル　フレーム　フォーマットをデフォ−マッ
トし、再構成単極ＤＳ１Ｃ信号、ＳＹＳ　　クロック信
号及び５ＹＦＲ５ＹＮＣ信号を得ることである。第５図
かられかるように、ＤＳ１ＣデータはＤＳＩ信号と比較
してチャネル　フレームフォーマット内に追加のデータ
　ピット位置を要求し、挿入ビット位置Ｓ１及びＳ２と
セット■のビット１０及び１１である。ここでも、この
挿入ビットがデータ　ビットとして含まれる場合は、Ｄ
Ｓ１Ｃ信号はチャネル　フレーム　フォーマット内の７
８９個のデータ　ビット位置を使用する。

ＤＬＵ−１Ｃに対するＳＹＳ　　クロックは、この例で
は、３．３２８　Ｍｂ／ｓｅｃであり、一方、５ＹＦＲ
５ＹＮＣは４　ｋＨｚである。つまり、ＤＬＵ−１Ｃに
対するＳＹＳ　　クロック及び５ＹＦＲ５ＹＮＣはＤＬ
Ｕ−１の速度の２倍である。従って、ＤＳ１Ｃ回線当た
り２つのチャネル　フレームが０．５ミリ秒の個々の共
通チャネル　フレーム期間内に生成される。

ＭＳ−１Ｃは送信方向においては、５ＹＦＲ１５０３及
び１５０４からの１６−ピッドデジタル語を所定の順番
にてＩＤＭ２Ｏ２（第２図）に供給する。これを達成す
るため、Ｓ　Ｙ　Ｆ　Ｒ１５０３から１つの１６−ビッ
ト　デジタル語が供給され、次に５ＹＦＲ１５０４から
１つの１６−ビット語が供給される。この手順が反復さ
れ、１６−ビット語が直列形式にて６．６５６　Ｍｂ／
ｓｅｃの速度にてＤＬＵ−Ｉ　ＣからＩＤＭ２Ｏ２（第
２図）に供給される。別の方法として、５ＹＦＲ１５０
３から２個の１６−ビット語を供給し、次にＳ　Ｙ　Ｆ
　Ｒ１５０４から２個の１６ビツト語を供給する順序も
考えられる。ただしこの場合は、受信方向においてもこ
の順序を採用することが必要である。

受信方向においては、ＭＳ−１Ｃ１５０５はＩ　ＤＭ２
０２から第５図に示されるＤＬＵ−１Ｃチャネル　フレ
ーム　フォーマットにて受信された１６−ビット　デジ
タル語を５ＹＦＲ１５０３及び１５０４に供給する。こ
の場合も１つの１６ビツト　デジタル語が５ＹＦＲ１５
０３に供給され、次に１つの１６−ビット語がＳ　Ｙ　
Ｆ　Ｒ１５０４に供給される手順が反復される。つまり
、１６−ビット語が５ＹＦＲのＤＬＵ−１Ｃに割り当て
られた２つのＤＳ１Ｃ信号と関連する交互の１つに供給
される。この場合も、別の方法として、２個の１６−ビ
ット語を５ＹＦＲ１５０３に供給し、次に２個の１６−
ビット語を５ＹＦＲ１５０４に供給する順番も考えられ
る。

第１６図は略ブロック図の形式にて第１５図のＭＳ−１
Ｃ１５０５の詳細を示す。ここには、ＦＩＦＯ１６０１
及び１６０２、スイッチ１６ｏ３及びタイミング　ユニ
ット１６０４が示される。送信方向においては、第５図
のＤＬＵ−Ｉ　Ｃに対するチャネル　フレーム　フォー
マットからの１６−ビット　デジタル語がそれぞれＳ　
Ｙ　Ｆ　Ｒ１５０３及び１５０４　（第１５図）からＦ
ＩＦＯ１６０１及び１６０２に供給される。スイッチ１
６０３は１６−ピント　デジタル語をＩＤＭ２Ｏ２（第
２図）に所定の反復手順にて供給するが、−例として、
１つの語をＦＩＦＯ１６０１から供給し、次に１つの語
をＦＩＦＯ１６０２から供給する。これら語は直列形式
にて順番に６．６５６　Ｍｂ／ｓｅｃのＩＤＭ　　’７
０ツク　速度にて供給される。

受信方向においては、デジタル語は直列形式にてＩＤＭ
２Ｏ２（第２図）からスイッチ１６０３にこの２つのＤ
Ｓ１Ｃ信号及びこの特定のＤＬＵ−１Ｃに割り当てられ
たＩｓフォーマット（第８図）内の語から供給される。

一方、スイッチ１６０３は、このデジタル語を順番にＦ
ＩＦＯ１６０１及びＦＩＦＯ１６０２に供給する。Ｆ　
Ｉ　Ｆ　０１６０１及び１６０２からのデジタル語は次
にＤＬＵ−１Ｃに対するチャネル　フレームをデフォ−
マットするためにそれぞれ５ＹＦＲ１５０３及び１５０
４（第１５図）に供給する。

タイミング　ユニット１６０４はＩＤＭ２Ｏ２からのＩ
ＤＭ　　クロック及びＣＦ　　５ＹＣＮに応答して、Ｄ
ＬＵ−１Ｃに対するＳＹＳ　クロック５ＹＦＲ５ＹＮＣ
信号を生成する。この例では、ＤＬＵ−１ＣＳＹＳ　　
クロックは３．３２８Ｍｂ／ｓｅｃであり、５ＹＦＲ５
ＹＮＣは４ｋＨｚである。

個々（７）ＤＳ１Ｃ信号に対してチャネル　フレームを
４　ｋＨｚにて生成する１つの５ＹＦＲ回路を使用する
かわりに、個々のＤＳ１Ｃ信号に対して、チャネル　フ
レームを２　ｋＨｚの速度にて生成する２つの５ＹＦＲ
回路を使用することもできる。

第１７図は略ブロック図の形式にてＤＳ２信号に対する
チャネル　フレーム　フォーマットを生成し、これをＩ
ＤＭ２Ｏ２（第２図）にインタフェースするためのＤＬ
Ｕ−２の詳細を示す。説明を簡潔明瞭にするために双方
向回路経路が示される。送信及び受信方向に適当な回路
接続が必要なことは勿論である。ここには、デジタル信
号インタフェース（ＤＳＩ）１７０１、Ｓ　Ｙ　Ｆ　Ｒ
１７０２、及びマルチプレクサ／デマルチプレクサ（Ｍ
Ｓ−２）１７０３が示される。ＤＳ１１７０１はＤＳ２
信号に対する入り及び出回線をインタフェースし、６．
３１２　Ｍｂ／ｓｅｃのＤＳ２クロック信号を回復する
ためのフェーズロック　ループ、双極／単極及び単極／
双極変換器、利得及び／あるいは遅延ひずみの等化を行
なうだめの等花器、性能監視装置等を含む。このような
デジタル　インタフェースは周知である。入り方向にお
いては、ＤＳ１１７０１はＢ６ＺＳ双極フォーマットの
入りＤ３２信号に応答して、６．３１２Ｍｂ／ｓｅｅの
入りＤＳ２クロック信号を生成し、この人り双極信号を
単極信号に変換する。単極Ｄ３２信号及びクロックは次
に５ＹＦＲ１７０２に供給される。出方向においては、
ＤＳ１１７０１はＤＳ２クロック信号及び５ＹＦＲ１７
０２からの単極ＤＳ２データに応答して、出伝送回線上
に伝送するためにデータをＢ６ＺＳ双極フォーマットに
変換する。

５ＹＦＲ１７０２は基本的に第１０−１３図に示され、
ＤＬＵ−１との関連で前述した５ＹＦＲと構造及び動作
とも同一である。唯−異なる点は、この５ＹＦＲシンク
ロナイザは入りＤＳ２信号を第６図に示されるチャネル
　フレーム　フォーマットにフォーマット化し、この５
ＹＦＲデシンクロナイザは第６図に示されるチャネル　
フレームフォーマットをデフォ−マントし、再構成単極
Ｄ３２信号、ｓｙｓ　　クロック信号及び５ＹＦＲ３Ｙ
ＮＣ信号を得ることである。第６図のＤＬＵ−２チャネ
ル　フレームからＤＳ２データは５ＬＵ−１に対する第
４図に示されるＤｓ１信号と比較して追加のデータ　ビ
ット位置を要求し、また挿入ビット位置Ｓ１及びＳ２は
セット■のビット９及び１０内であることがわかる。挿
入ビットがデータ　ビットとして含まれる場合は、ＤＳ
２信号はチャネル　フレーム　フォーマット内の７９０
個のデータ　ビット位置を使用する。

この例では、ＤＬＵ−２ＳＹＳ　　クロックは６、６５
６　Ｍｂ／ｓｅｃであり、５ＹＦＲ５ＹＮＣは８ｋＨｚ
である。これら速度はＤＳ１信号に対する５ＬＵ−１の
速度の４倍である。結果として、個々の０．５ミリ秒の
共通チャネル　フレーム期間内に４個のＤＳＬチャネル
　フレームに等しい、ＤＳ２データの４個のチャネル　
フレームが生成される。

ＭＳ−２１７０３は送信モードにおいては、１６−ビッ
ト　デジタル語を直列形式にてＩＤＭ２Ｏ２（第２図）
に６．６５６　Ｍｂ／ｓｅｃのＩＳ速度にて供給する。

受信モードにおいては、ＭＳ−２１７０３はＩＤＭ２Ｏ
２から受信される１６−ビット語を直列形式にてＩＳフ
ォーマット（第８図）のこのＤＬＵ−２に割り当てられ
た語位置からデフォ−マットするために５ＹＦＲ１７０
２に供給する。

第１８図は略図にて第１７図のＭＳ−２の詳細を示す。

ここには、ＦＩＦＯ１８０１及びタイミング　ユニット
１８０２が示される。ここでも、送信方向においては、
第６図のＤＬＵ−２チャネル　フレーム　フォーマット
からの１６−ビット　デジタル語が５ＹＦＲ１７０２（
第１７図）から得られ、直列形式にてＰＩＦ０１８０１
を介して６．５６５　Ｍｂ／ｓｅｃの速度にてＩＤＭ２
Ｏ２（第２図）に供給される。受信方向においては、１
６−ビット　デジタル語がＩＤＭ２Ｏ２（第２図）から
得られ、ＰＩＦ０１８０１に直列形式にて６、６５６　
Ｍｂ／ｓｅａのＩｓ速度にて供給され、次に、ここから
、デフォ−マットのためにＳ　Ｙ　Ｆ　Ｒ１７０１（第
１７図）に供給される。タイミング　ユニソ）１８０２
はＩＤＭ　　クロック及びＣＦ　　５ＹＮＣ信号に応答
して６．６５６阿ｂ／ｓｅｃのＤＬＵ−２ｓｙｓ　　ク
ロック及び８　ｋＨｚの５ＹＦＲ５ＹＮＣを生成する。

ＤＳ２信号に対して８ｋｌｌｚの速度でチャネルフレー
ムを生成する１つの５ＹＦＲ回路を使用するかわりに、
各々が２　ｋ）ｌｚの速度にてチャネルフレームを生成
する４個の５ＹＦＲ回路を使用することもできる。

第１９図は略ブロック図の形式にてＤＳ３信号をＩＤＭ
２Ｏ２（第２図）にインタフェースするために使用され
る第２図のＤＬＵ−３の詳細を示す。ここには、ＤＳ１
１９０１、Ｓ　Ｙ　Ｆ　Ｒ１９０２及びデマルチプレク
サ／マルチプレクサ　スイッチ（ＭＳ−３）１９０３が
示される。他のＤＬＵと同様に、ＤＳ１１９０１は入り
ＤＳ３信号を５ＹＦＲ１９０２に、そして出ＤＳ３信号
を５ＹＦＲから伝送回線にインタフェースする。ＤＳ１
１９０１は４４．７３６　Ｍｂ／ｓｅｃのＤＳ３クロッ
ク信号を回復するためのフェーズロック　ループ、双極
／単極及び単極／双極変換器、利得及び／あるいは遅延
ひずみの等化を行なうための等花器、性能監視装置等を
含む。このようなデジタル　インタフェースは周知であ
る。入り方向においては、ＤＳ１１９０１はＢ３ＺＳ符
号双極フォーマットのＤＳ３信号を単極に変換し、４４
．７３６　Ｍｂ／ｓｅｃのＤＳ３クロック信号を抽出す
る。Ｄ３３単極データ及びクロツタは５ＹＦＲ１９０２
に供給される。出方向においては、ＤＳ１１９０１はＳ
　Ｙ　Ｆ　Ｒ１９０２からのＤ３３単極データをＢ３Ｚ
Ｓ符号双極フォーマットに変換し、再構成されたＤ３３
信号を４４、７３６　Ｍｂ／ｓｅｃの速度にて対応する
伝送回線に供給する。

５ＹＦＲ１９０２は基本的に第１０−１３図に示され、
ＤＬＵ−１との関連で前に説明した５ＹＦＲと同一であ
る。唯−異なる点は、５ＹＦＲ１９０２シンクロナイザ
は入りＤ３３単極データを第７図に示されるＤＬＵ−３
チヤネル　フレーム　フォーマットにフォーマット化し
、この５ＹＦＲデシンクロナイザは第７図のＤＬＵ−３
チヤネル　フレーム　フォーマットをデフォ−マットし
、再構成単極ＤＳ３データ、ＳＹＳ　　クロック信号及
び５ＹＦＲ５ＹＮＣ信号を得ることである。第７図から
、ＤＳ３データはＤＳＩ、ＤＳ１Ｃ及びＤ３２信号と比
較して追加のデータ　ビット位置の使用を要求し、１つ
の挿入ビット位置Ｓのみがセット■のビット８　（第７
図）に使用されることがわかる。これに加えて、たった
５つのみの挿入標識ビットが使用される。従って、５つ
のＣ−ビット（３つの０１及び２つのＣ２）の３つ以上
が論理１であるときは、そのＳビットは挿入ビットであ
り、３つ以上のＣ−ビットが論理０であるときは、その
挿入ビットＳはデータ　ビットである。未使用のＣ−ビ
ット（セット■内のＣ２）及びセット■のビット位置７
の所の未使用のビットは、追加のデータ　チャネル、な
いし追加の通信チャネルとして使用することも、また必
要であればセット■内の予約ビットに併合することもで
きる。５つのＣ−ビットを使用すること及び能動的なビ
ット挿入を行なうことによって、より高いビット速度を
持つＤ３３信号に対する精度が向上される。挿入ビット
がデータ　ビットとして含まれているときは、ＤＳ３信
号はチャネル　フレーム　フォーマット内の７９９個の
データ　ビット位置を使用する。

この例では、ＤＬＵ−３ＳＹＳ　　クロックは４６、５
９２　Ｍｂ／ｓｅｃであり、５ＹＦＲ５ＹＮＣは５５ｋ
Ｈｚである。結果として、０．５ミリ秒の個々の共通チ
ャネル　フレーム期間内に、２８個のＤＳ１チャネル　
フレームに等しい、ＤＳ３データの２８個のチャネル　
フレームが生成される。

ＭＳ−３１９０３は送信方向においては、５ＹＦＲ１９
０２からの１６−ビット　デジタル語を７つの回路経路
を通じてＩＤＭ２Ｏ２（第２図）に供給する。個々の７
つの回路経路は語を６．６５６Ｍｂ／ｓｅｃのＩＤＭ　
　クロック速度にて供給する。

１６−ビット語は第２図に示される所定の順番にてＭＳ
−３１９０３を介して供給される。受信方向においては
、ＭＳ−３１９０３はＩＤＭ２Ｏ２から直列形式にて７
つの回路経路上を所定の順番でＩｓフォーマット（第８
図）のこのＤＬＵ−３に指定された語の位置から受信さ
れる１６−ビット語の供給を受ける。ＭＳ−３１９０３
は７つの回線からの１６−ビット語を１つの直列信号に
マルチプレクスするが、これはデフォ−マットのために
４６．５９２　Ｍｂ／ｓｅｃのＳＹＳ　　クロック速度
にて５ＹＦＲ１７０２に供給される。７つの回路経路を
使用するかわりに、１６−ビット語を４６．５９２　Ｍ
ｂ／ｓｅｃの速度にてＭ　Ｓ　−３１９０３からあるい
はこれに伝送する１つの回路経路を使用することもでき
る。

第２０図は略ブロック図の形式にて第１９図のＭＳ−３
１９０３の詳細を示す。ここには、スイッチ２００１、
ＦｒＦＯ２００２から２００８、及びタイミング　ユニ
ット２００９が示される。

送信方向においては、スイッチ２００１は５ＹＦＲ１９
０２内で形成されたチャネル　フレーム（第７図）から
の１６−ビット　デジタル語の供給を受け、そして１６
−ビット語を順番にＦＩＦＯ２００２から２００８に供
給する。つまり、−例として、ＤＬｔＪ−３チヤネル　
フレームからの第１の１６−ビット語がＦＩＦＯ２００
２に供給され、第２の語がＦＩＦＯ２００３に供給され
、第３の語がＦＩＦＯ２００４に供給され、第４の語か
ＦＩＦＯ２００５に供給され、第５の語がＦＩＦＯ２０
０６に供給され、第６の語がＰＩＦＯ２００７に供給さ
れ、そして最後に、第７の語がＰＩＦ０２００８に供給
される。この手順、つまり、１６−ビット語を個々のＦ
ＩＦＯ２００２−２００８に供給する手順が共通チャネ
ル　フレームの期間に全てのＤ　Ｌ　Ｕ　−３チャネル
　フレーム内の残りの語に対して反復される。デジタル
語はＦＩＦ０２００２−２００８からＩＤＭ（第２図）
に６．６５６１＋ｂ／ｓｅｃのＩＤＭ　　クロック速度
にて出力される。

受信方向においては、ＤＬＵ−３チヤネル　フレームか
らの１６−ビット　デジタル語がＩＳフォーマット内の
このＤＬＵ−３に割り当てられた語位置からＩＤＭ２Ｏ
２（第２図）を介してＦｒＦ０２００２−２００８の対
応する１つに６．６５６Ｍｂ／ｓｅｃの）ＤＭ　　クロ
ック速度にて供給される。

一方、スイッチ２００１はＦＩＦＯ２００２−２００８
からの語出力をデフォ−マットのために直列形式にて４
６．５９２　Ｍｂ、／ｓｅｃのｓｙｓ　　クロック速度
にて供給する。ここでもＦＩＦＯ２００２からＦＩＦＯ
２００８から所定の順番に１６−ビット　デジタル語が
とられる。

タイミング　ユニット２００９はＩＤＭ　　クロック及
びＣＦ　　５ＹＮＣ信号に応答して４６．５９２Ｍｂ／
ｓｅｃ　　のＤＬＵ−３ＳＹＳ　　クロック及び５６　
ｋＨｚ　／　ｓｅｃの５ＹＦＲ５ＹＮＣを生成する。

ＩＤＭ　　クロック信号はＦＩＦ○２００２−２００８
をクロックし、ＤＬＵ−３ＳＹＳ　　クロックはスイッ
チ２００１をクロックする。

この例ではＤＬＵ−３の入力及び出力手順として、１つ
の１６−ビット語が個々の７つの回路経路に供給される
が、別の方法として、個々の回線に順番に４つの語を供
給することもできる。さらに、必要であれば、７つの５
ＹＦＲ回路を使用し、０．５ミリ秒の共通チャネル　フ
レーム期間に４つのチャネル　フレームを生成するよう
にＤＬＵ−２と類似する構成にすることもできる。もう
１つの方法として、２８個の５ＹＦＲ回路を使用して、
共通チャネル　フレーム期間内に２８個の別個のＤＬＵ
−３チヤネル　フレームを生成することもできる。この
場合、個々の２８個の５ＹＦＲと関連するチャネル　フ
レーム反復速度は２　ｋＨｚとなる。さらにもう１つの
方法として、１６−ビット語をＩＤＭ２Ｏ２（第２図）
に供給するため、あるいはこれから１６−ビット語の供
給を受けるため、１つの回路経路を使用することもでき
る。この場合、語は４６．５９２　Ｍｂ／ｓｅｃにて伝
送される。

語を全部で３つの回路経路の個々の経路を通じて伝送す
る３個のＤＬＵ−３ユニツトが使用された場合は、−例
として、個々のＤＬＵに第１の語を供給し、次に個々の
ＤＬＵに第２の語を供給する手順が４８語の全てが供給
れれるまで反復される。

第２１図には略ブロック図の形式にてＩＤＭ２Ｏ２（第
２図）の詳細が示される。ここには、直列／並列（Ｓ／
Ｐ）（並列／直列（Ｐ／Ｓ））変換器２１０１から２１
２１、シュアル　タイムスロット交換器２１０１から２
１２２、及び制御／タイミング　ユニット２１２３が示
される。説明を簡潔明瞭にするために回路経路は双方向
として示されるが、送信及び受信方向に適当な回路接続
及びデバイスが必要であることは勿論である。

送信方向においては、ＤＬＭ２０１（第２図）内のＤＬ
Ｕユニットからのデジタル語が６．６５６Ｍｂ／ｓｅｃ
のＩＤＭ　　クロック速度にて回路経路を通じて直列／
並列（Ｓ／Ｐ）変換器２１０１から２１２１の対応する
１つに供給される。ＤＬｔＪ−３に対して、ＤＳ３チャ
ネル　フレームからのデジタル語が７つの回線を通じて
７つのＳ／Ｐ変換器に供給される。この例では、Ｓ／Ｐ
変換器２１０１−２１２１は直列語を並列形式に変換し
、次にこれがタイムスロット交換器（ＴＳＩ）２１２２
に供給される。ＤＬＵ−３に対して１つの回路経路が使
用される場合は、Ｓ／Ｐ変換器の数はこれと異なり、Ｄ
ＬＵ−３ユニツトと関連するＳ／Ｐ変換器のタイミング
は６．６５６　Ｍｂ／ｓｅｃのＩＤＭ　　クロックでは
なく、４６．５９２　Ｍｂ／ｓｅｃとなる。ＴＳ１２１
２２は複数のＲＡＭメモリユニットを含むが、これに１
６ビ・ノド語がＳ／Ｐ変換器２１０１−２１２１から制
御／タイミング　ユニット２１２３０制御下でＤＬＭ２
０１　　（第２図）からの信号の混合に依存する所定の
マツプ　フォーマットにて書き込まれる。ＤＬＭ２０１
　　（第２図）からのデジタル語はＴＳｆ２１２２に書
き込まれ、次に、ＤＬＭ２０１内のＤＬｔＪユニットの
タイプによって決定される所定のパターンにて読み出さ
れる。

ＴＳＴを使用することによって、ＩＳフォーマット内の
所望のデータ語位置にデジタル語を挿入することが可能
となる。ただし、この例では、ＴＳＩ２１２２は単純な
線形マツピングを遂行する。

つまり、ＤＬＭ２０１からの第１の語がＩＳフォーマッ
トの最初のデータ語位置に挿入され、次に第２の語が第
２のデータ語位置に挿入され、これが位置８４まで行な
われる。このＴＳＩユニット及び所定のマツプ　フォー
マットでのデジタル語のメモリへの書込み及びメモリか
らのデジタル語の読出しは周知である。例えば、１９８
１年１１月３日付けでＲ，Ｐ、アボット（Ｒ，Ｐ、Ａｂ
ｂｏｔ　）らに与えられた合衆国特許第４，２９８，９
７７号及び１９７７年７月１２日イ寸けでＪ、Ｗ、ロー
ラ（Ｌｕｒｔｚ　）らに与えられた合衆国特許第４，０
３５，５８４号を参照すること。

この例では、ＤＬＭ２０１は３つのＤＬＵ−１ユニット
、３つのＤＬＵ−１Ｃユニット、１つのＤＬＵ−２ユニ
ツト及び２つのＤＬＵ−３ユニツトを含む。つまり、第
８図のＩｓフォーマット及び第２図かられかるように、
Ｉｓデータ語１から１２はそれぞれ１２個の対応するＤ
ＳＬ信号からのデジタル語を含み、Ｉｓデータ語１３か
ら２４は６個の対応するＤＳ１Ｃ信号からのデジタル語
を含み、Ｉｓデータ語２５−２８は対応するＤＳ２信号
からのデジタル語を含み、Ｉｓデータ語２９から５６は
ある１つのＤＳ３信号からのデータ語を含み、そしてＩ
Ｓデータ語５７−８４は別のＤ３３信号からのデータ語
を含む。４つのＩｓオーバーヘッド語位置が伝送システ
ムによってフレーム指示情報、保護スイッチ情報、アラ
ーム等に必要とされる。このフレーム指示情報は、通常
、デジタル伝送システム内で受信信号のフレーム整合を
行なうのに使用される。つまり、Ｉ　Ｄ　Ｍ２Ｏ２（第
２図）に供給されるＩｓ倍信号フレーム整合され、個々
のデータ語位置は簡単に同定できる。

ＩＳフレーム反復速度は１０４ｋＨｚであり、Ｉｓ倍信
号１４６．４３２　Ｍｂ／ｓｅｃの速度にて出力される
。

第２２図は第１図のシステム内にさまざまな伝送ビット
速度のデジタル信号、つまり、ＤＳｌ、ＤＳ１Ｃ，ＤＳ
２あるいはＤＳ３の１つあるいは複数をアト及び／ある
いはドロップするためのアト／ドロップ　ユニットの詳
細を略ブロック図の形式で示す。これには、アト／ドロ
ップ　モジュール２２０１、ＩＤＭ２２０２及びＤ　Ｌ
　Ｍ２２０３が含まれる。アト／ドロップ　モジュール
２２０１の詳細が第２３図に示され後に説明される。ア
ト／ドロップ　モジュール２２０１は第８図のＩｓフォ
ーマントにてデジタル信号の対応する１つをＩＤＭ２２
０２に供給あるいはこれから受信するために使用される
。ＩＤＭ２２０２は基本的に前に説明のＴＤＭ２０２（
第２図）と同一の構造及び動作を持つ。異なるのは、Ｉ
ｓ信号内に含まれるデータ語、及びＤＬＭ２２０３に供
給されるあるいはこれから受信されるデータ語のみであ
る。

ＤＬＭ２２０３は基本的に前に説明のＤ　Ｌ　Ｍ２Ｏ１
（第２図）の構造及び動作と同一である。異なるのは所
定の端末の所でアト及び／あるいはドロップされる信号
の混合に基づいて使用されるＤＬＵユニットのみである
。例えば、ＤＳＩ信号がアトあるいはドロップされると
きは、適当な数のＤＬＵ−１ユニツトが使用される。前
述のごとく、ＤＬＵ−１は最高４個までのＤＳＬ信号を
ＩＤＭにインタフェースする。同様に、ＤＳ１Ｃ信号が
アトあるいはドロップされるときは、適当な数のＤＬＵ
−１Ｃユニットが使用される。個々のＤＬＵ−１０ユニ
ツトは最高２個までのＤＳ１Ｃ信号をＩＤＭにインタフ
ェースする。ＤＳ２信号がアトあるいはドロップされる
ときは、適当な数のＤＬＵ−２ユニツトが使用される。

個々のＤＬＵ−２ユニツトは１つのＤＳ２信号をインタ
フェースする。ＤＳ３信号がアトあるいはドロップされ
るときは、適当な数のＤＬＵ−３ユニツトが使用される
。個々のＤＬＵ−３ユニツトは１つのＤ３３信号をイン
タフェースする。個々のデジタル信号に対するＩＳデー
タ語のグループ化を含む本発明によるＩｓフレーム　フ
ォーマットを使用することにより中間端末の所でアト／
あるいはドロップが簡単にできることに注意する。ただ
し、ＤＳＬ信号に等価の４８個の信号の全てがアトある
いはドロップされるときは、その端末はバンク端末とみ
なされ、アト／ドロップ端末とはみなされない。

Ｉｓフレーム　フレームの生成がワン　ステップにてマ
ルチプレキシング（デマルチブレキシング）され、また
デジタル信号がＩｓデータ語にグループ化されるため、
特定の端末の所でアト及び／あるいはドロップされる特
定の信号あるいは信号の混合が簡単に変更できる。つま
り、Ｄ　Ｌ　Ｍ２２０３に、適当なりＬＵユニット並び
に入り及び出Ｉｓフレームの該当する語スロットにＩｓ
データ語をアトあるいはこれからデータ語をドロップす
るように制御されるアト／ドロップ　モジュール２２０
１を装備するだけでこれが達成できる。

第２３図は略ブロック図の形式にてアト／ドロップ　モ
ジュール２２０１の詳細を示す。これには制御ユニッｌ
−２３０１、タイムスロット交換器（ＴＳＩ）２３０２
．２３０３．２３０４．２３０５、２３０６及び２３０
７並びにデジタル　セレクタ２３０８．２３０９及び２
３１０が含まれる。ＴＳＩ２３０４．２３０５及び２３
０７並びにデジタル　セレクタ２３０９及び２３１０は
、制御ユニット２３０１の制御下で、伝送の第１の方向
において、それぞれデータ語をＩｓ倍信号アトあるいは
これからデータ語をドロップする。同様に、ＴＳ　Ｉ　
２３０２．２３０３及び２３０６並びにデジタル　セレ
クタ２３０８及び２３１０は、制御ユニソ）２３０１の
制御下で、伝送の第２の方向において、データ語をＩｓ
倍信号アトあるいはこれからデータ語をドロップする。

デジタル　セレクタ２３１０は、制御ユニット２３０１
の制御下で、ＴＳ　Ｉ　２３０６及び２３０７から、従
って、ＩＤＭ２２０２　（第２２図）に供給される伝送
の第１及び第２の方向に伝送されるＩｓ倍信号らドロッ
プされる対応するデジタル信号に対するＩＳデータ語を
選択する。同様に、デジタル　セレクタ２３０８はＴＳ
Ｉ２３０２から伝送の第２の方向に伝送されるデジタル
信号にアト、つまり結合されるＴＳ　Ｉ　２３０３から
のデジタル信号に対応するＩＳデータ語を選択する。こ
れに加えて、セレクタ２３０８はドロップされるデジタ
ル信号のＩＳ信号内のデータ語を選択しないように制御
される。デジタル　セレクタ２３０９はＴＳＩ２３０４
から伝送の第１の方向に伝送されるデジタル信号に結合
、つまり、アトされるＴＳ１２３０５からのデジタル信
号に対応するＩｓデータ語を選択する。これに加えて、
セレクタ２３０９はドロップされるデジタル信号のＩＳ
信号内のデータ語を選択しないように制御される。ＴＳ
Ｉ２３０４は伝送の第１の方向の入りＩｓ倍信号データ
語位置内のＩｓデータ語を語がドロップされた後にＩｓ
信号内に残る語がデジタル　セレクタ２３０９に供給す
るのに適当なデータ語位置となるように交換するために
使用される。同様に、ＴＳＩ２３０５はアトされる語の
データ語位置をＩＤＭ２２０２（第２２図）に伝送され
るＩｓ倍信号適当な語位置となるように交換するために
使用される。タイムスロット交換は、例えば、伝送の第
１の方向にアトされるデジタル信号が伝送の第１の方向
に既に伝送されているデジタル信号のと同一のタイムス
ロットあるいはデータ語位置を占拠することがあるため
に必要となる。ＴＳＩ２３０２及び２３０３は伝送の第
２の方向において類似する機能を遂行するために使用さ
れる。ＴＳＩ２３０７及び２３０６はそれぞれ伝送の第
１及び第２の方向からドロップされるデータ語の語位置
を交換するために使用される。ここでもタイムスロット
交換が伝送の両方の方向からドロップされるデータ語が
Ｉｓ信号フォーマントの同一のデータ語位置を占１処す
るとき、並びにこれに加えて、語をＤＬＭ２２０３（第
２２図）内に含まれるＤＬＵユニットに対応するＩＤＭ
２２０２　（第２２図）に供給されるＩＳ信号のデータ
語位置に挿入するときに必要となる。ＴＳＩ２３０３及
び２３０５はアトされるＩＳデータ語に対して類似の機
能を遂行する。これらデータ語はスペースが使用できる
ときにＩＳ信号フォーマットに、そして、遠隔端末に伝
送するためにアトされた信号に割り当てられる対応する
グループのデータ語位置にアトされる。ＴＳｒはＩＳ信
号の時間整合も行なう。この時間整合はＴＳＴ２３０２
から２３０７内に弾性メモリとしてのメモリ　ユニット
を使用することによって達成される。ＴＳＩ２３０２−
２３０７へのあるいはこれからのデータ語のマツピング
は制御ユニット２３０１の制御下で周知の方法によって
達成される。デジタル　セレクタは、前述のように、デ
ータ語がＩＳ信号の反復フレームにグループにてアトさ
れるあるいはこれからドロップされるが、このグループ
がアトあるいはドロップされる特定のデジタル信号によ
って異なる数のデータ語を持つために使用される。

本発明による特定のシステムの動作においては、使用さ
れる端末は最初その端末と関連するデジタル信号をイン
タフェースするためにオペレータによってセ・アト　ア
ップされる。一度セソト　アップされると、システムは
ある長い期間を通じて特定の構成にとどまることが予測
される。ただし、必要であれば、サービスに対する需要
の変化及び／あるいは増加に合わせて変更することがで
きる。

さらに、将来は、システム構成のセット　アップ及び／
あるいは変更がオペレーション支援システム及びローカ
ル　プロセッサを介して提供される情報の制御下で自動
的に達成されることが予測される。この場合、自動的な
システムのセット　アップあるいは変更のための制御情
報はＩＳ信号フォーマットのオーバーへラド　データ語
位置を使用して行なうことができる。

上の説明は単に本発明の詳細な説明するためのものであ
り、当業者にとっては、他の多くの修正あるいは変更を
行なうことができることは明白である。

〔主要部分の符号の説明〕

伝送系・・・１０３，１０４，４０７ デジタル・ワードを挿入するための手段・・・ＩＤＭ 組合せ手段・・・１０５，１０６ 出　願　人：　アメリカン　テレフォン　アンドテレグ
ラフ　カムパニ− ＦＩＧ、３ ＦＩ（３，４ ＦＪＧ、５ Ｆ）Ｇ、６ Ｆ１Ｃｉ、７ ＦＩＧ、８ ＦＩ（３，９ −ｎＩ＾ ＦＩＧ、＋７ ＦＩＧ、１９ ＦＩＯ，２０ ＦＩＧ、２＋ ＦＩＧ、２２

Claims (1)

1. 【特許請求の範囲】 １、１個以上のデジタル伝送ビット・レートの複数個の
   デジタル信号が組み合わされて単一の伝送信号を形成す
   る伝送系において前記１個以上のデジタル伝送ビット・
   レートのうちの１つを有する少なくとも１つのデジタル
   信号を前記伝送信号に付加するための装置であって、 前記伝送信号の所定フレーム期間中に、前記付加される
   少なくとも１つのデジタル信号から所定数のデジタル・
   ワードを供給すると共に、前記伝送信号の所定のフレー
   ム期間に伝送信号反復フレームの１群のデータ・ワード
   位置へ前記付加される少なくとも１つのデジタル信号に
   関する前記供給された所定数のデジタル・ワードを挿入
   するための手段を含み、 前記付加される少なくとも１つのデジタル信号に関する
   前記群内のデジタル・ワードの前記所定数は前記付加さ
   れる少なくとも１つのデジタル信号のデジタル伝送ビッ
   ト・レートと所定の組のデジタル信号の内の１つの伝送
   ビット・レートの所定関係に依存しており、 さらに前記データ・ワード位置の少なくとも１つのデジ
   タル信号群からのデータ・ワードを前記伝送信号反復フ
   レーム内のデータ・ワードと組み合わせるための組み合
   わせ手段を有し、前記少なくとも１つのデジタル信号は
   前記伝送信号に付加されることを特徴とするデジタル信
   号付加装置。 ２、特許請求の範囲第１項に記載のデジタル信号付加装
   置であって、 前記組み合わせ手段は、前記付加される少なくとも１つ
   のデジタル信号の前記少なくとも１つの群のデータ・ワ
   ード位置からデータ・ワードを制御可能に選択すると共
   に、前記少なくとも１つのデジタル信号が前記伝送信号
   に付加されるように前記伝送信号反復フレームからデー
   タ・ワードを制御可能に選択するための手段を有してい
   ることを特徴とするデジタル信号付加装置。 ３、特許請求の範囲第２項に記載のデジタル信号付加装
   置であって、 前記組み合わせ手段は、更に、前記伝送信号反復フレー
   ムのデータ・ワード位置内でデータ・ワードを制御可能
   に交換するための手段を有していることを特徴とするデ
   ジタル信号付加装置。 ４、特許請求の範囲第１項に記載のデジタル信号付加装
   置であって、 前記組み合わせ手段は前記付加される少なくとも１つの
   デジタル信号の前記少なくとも１群のデータ・ワード位
   置からのデータ・ワードを制御可能に選択すると共に、
   第１の伝送方向に伝送される伝送信号に前記少なくとも
   １つのデジタル信号が付加されるように、前記第１の伝
   送方向に伝送される前記伝送信号反復フレームからデー
   タ・ワードを制御可能に選択するための第１の手段を有
   していることを特徴とするデジタル信号付加装置。 ５、特許請求の範囲第４項に記載のデジタル信号付加装
   置であって、 前記組み合わせ手段は、更に、前記付加される少なくと
   も１つのデジタル信号の前記少なくとも１群のデータ・
   ワード位置からデータ・ワードを制御可能に選択すると
   共に、第２の伝送方向に伝送される伝送信号に前記少な
   くとも１つのデジタル信号が付加されるように、前記第
   ２の送信方向に送信される前記伝送信号反復フレームか
   らデータ・ワードを制御可能に選択するための第２の手
   段を有していることを特徴とするデジタル信号付加装置
   。 ６、特許請求の範囲第５項に記載のデジタル信号付加装
   置であって、 前記組み合わせ手段は、更に、前記第１の手段と接続さ
   れた第１と第２のデータ・ワード交換手段を有し、前記
   第１のデータ・ワード交換手段は、前記第１の伝送方向
   に伝送される前記伝送信号を供給されて前記第１の伝送
   方向に伝送される前記伝送信号反復フレーム内のデータ
   ・ワード位置において制御可能にデータ・ワードを交換
   し、前記第２のデータ・ワード交換手段は、前記付加さ
   れる少なくとも１つのデジタル信号のデータ・ワードを
   供給されて前記第１の伝送方向に伝送される伝送信号の
   前記伝送信号反復フレームに関するデータ・ワード位置
   においてそのデジタル信号からのデータ・ワードを制御
   可能に交換することを特徴とするデジタル信号付加装置
   。 ７、特許請求の範囲第６項に記載のデジタル信号付加装
   置であって、 前記組み合わせ手段は、更に、前記第２の手段と接続さ
   れた第３及び第４のデータ・ワード交換手段を有し、前
   記第３のデータ・ワード交換手段は、前記第２の伝送方
   向に伝送される前記伝送信号を供給されて前記第２の伝
   送方向に伝送される前記伝送信号反復フレーム内のデー
   タ・ワード位置においてデータ・ワードを制御可能に交
   換し、前記第４のデータ・ワード交換手段は、前記付加
   される少なくとも１つのデジタル信号のデータ・ワード
   を供給されて前記第２の伝送方向に伝送される伝送信号
   の前記伝送信号反復フレームに関するデータ・ワード位
   置においてそのデジタル信号からのデータ・ワードを制
   御可能に交換することを特徴とするデジタル信号付加装
   置。 ８、特許請求の範囲第１項に記載のデジタル信号付加装
   置であって、 前記所定の組のデジタル信号は第１の所定の伝送ビット
   ・レートを有するデジタル信号を有し、前記所定のフレ
   ーム期間中に付加される前記少なくとも１つのデジタル
   信号に関し発生されるチャネル・フレームの数、及び、
   前記所定のフレーム期間に前記少なくとも１つのデジタ
   ル信号に関し前記伝送信号反復フレームの前記群のデー
   タ・ワード位置に前記供給及び挿入手段により挿入され
   るデジタル・ワードの数は前記少なくとも１つのデジタ
   ル信号内の前記第１の伝送ビット・レートのデジタル信
   号の等価物の数に直接依存することを特徴とするデジタ
   ル信号付加装置。 ９、特許請求の範囲第８項に記載のデジタル信号付加装
   置であって、 前記第１の伝送ビット・レートのデジタル信号は最低の
   伝送ビット・レートを持つ前記所定の組のデジタル信号
   内の前記デジタル信号であることを特徴とするデジタル
   信号付加装置。 １０、特許請求の範囲第９項に記載のデジタル信号付加
   装置であって、 前記所定の組のデジタル信号は少なくともＤＳ１信号、
   ＤＳ１Ｃ信号、ＤＳ２信号及びＤＳ３信号を有し、前記
   供給及び挿入手段により前記群のデータ・ワード位置に
   挿入される前記デジタル・ワードの数は、付加されるＤ
   Ｓ１信号の場合１であり、付加される各ＤＳ１Ｃ信号の
   場合２であり、付加される各ＤＳ２信号の場合４であり
   、そして、付加される各ＤＳ３信号の場合２８であるこ
   とを特徴とするデジタル信号付加装置。 １１、特許請求の範囲第８項に記載のデジタル信号付加
   装置であって、 前記伝送信号反復フレームは所定数のデータ・ワード位
   置と所定数の他のワード位置を有し、前記伝送信号フレ
   ームの前記所定数の前記データ・ワード位置は前記第１
   の伝送ビット・レート信号の所定数の等価物であり、そ
   して、前記供給及び挿入手段は自体に供給されたデジタ
   ル・ワードを、前記第１の伝送ビット・レート信号の前
   記所定数の等価物に等しい数まで前記伝送信号フレーム
   のデータ・ワード位置へ挿入するための手段を有してい
   ることを特徴とするデジタル信号付加装置。