JPS631049A - Ｍｏｓ集積回路装置 - Google Patents
Ｍｏｓ集積回路装置Info
- Publication number
- JPS631049A JPS631049A JP61145160A JP14516086A JPS631049A JP S631049 A JPS631049 A JP S631049A JP 61145160 A JP61145160 A JP 61145160A JP 14516086 A JP14516086 A JP 14516086A JP S631049 A JPS631049 A JP S631049A
- Authority
- JP
- Japan
- Prior art keywords
- logic circuit
- power supply
- supply voltage
- integrated circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ＭＯＳＦＥＴで構成された集積回路装置に関
するものである。
するものである。
従来の技術
従来相補型ＭＯＳ（０ＭＯＳと称す）集積回路装置では
、ＣＭＯＳ論理回路が動作する電源電圧よりも低い電源
電圧領域においては、ＣＭＯ８論理回路の出力電圧レベ
ルを回路設計者が望む電圧レベルに設定できなかった。
、ＣＭＯＳ論理回路が動作する電源電圧よりも低い電源
電圧領域においては、ＣＭＯ８論理回路の出力電圧レベ
ルを回路設計者が望む電圧レベルに設定できなかった。
これはＣＭＯ９論理回路では、−般に動作が保証される
電源電圧はｖＴＮ＋ｖＴＰ以上の電圧領域であり、それ
以下の電圧領域では出力レベルは不定であるためである
。
電源電圧はｖＴＮ＋ｖＴＰ以上の電圧領域であり、それ
以下の電圧領域では出力レベルは不定であるためである
。
（ただし、ｖ？ｌｌ Ｐ ｖ？Ｐは各々Ｎチャンネル、
ＰチャンネルＭＯＳ）ランジスタのしきい値電圧である
） 発明が解決しようとする問題点 このような従来の構成において、例えばＣＭＯＳ集積回
路の出力端子に外部にトランジスタ等が接続されている
場合を考えると、ＣＭＯＳ集積回路が動作する電源電圧
よりも低い電源電圧領域においてはトランジスタのＯＮ
、ＯＦＦが確定されず、電源電圧の立ち上がり時に瞬時
的に外部素子が期待しない動作をしてしまうという問題
があった。
ＰチャンネルＭＯＳ）ランジスタのしきい値電圧である
） 発明が解決しようとする問題点 このような従来の構成において、例えばＣＭＯＳ集積回
路の出力端子に外部にトランジスタ等が接続されている
場合を考えると、ＣＭＯＳ集積回路が動作する電源電圧
よりも低い電源電圧領域においてはトランジスタのＯＮ
、ＯＦＦが確定されず、電源電圧の立ち上がり時に瞬時
的に外部素子が期待しない動作をしてしまうという問題
があった。
本発明はこのような問題点を解決するもので、ＱＭＯＳ
集積回路が動作する電源電圧よりも低い電源電圧領域に
おいてでも、出力端子の論理レベルを確定させることを
目的とするものである。
集積回路が動作する電源電圧よりも低い電源電圧領域に
おいてでも、出力端子の論理レベルを確定させることを
目的とするものである。
問題点を解決するだめの手段
上記目的を達成するために本発明のＭＯＳ集積回路は、
ＣＭＯＳ集積回路内にレシオ型論理回路を構成し、この
論理回路の出力を電圧レベルを確定したいＣＭＯＳ論理
回路の入力に接続したものである。
ＣＭＯＳ集積回路内にレシオ型論理回路を構成し、この
論理回路の出力を電圧レベルを確定したいＣＭＯＳ論理
回路の入力に接続したものである。
作用
このような構成により、ＣＭＯＳ論理回路が動作する電
源電圧よりも低い電源電圧領域において、出力端子の論
理レベルを確定することができるようになる。
源電圧よりも低い電源電圧領域において、出力端子の論
理レベルを確定することができるようになる。
実施例
本発明の実施例として、図にＣＭＯ８論理回路の出力電
圧レベルをリセット状態としてローレベルに確定する回
路を示す。同図においてＱ、＋ Ｑ５ ＋Ｑ５はＮチャ
ンネルデイプレッジ、ン型ＭＯｓ）ランジスタ、Ｑ２．
Ｑ４．Ｑ６．Ｑ、 、Ｑ、はＮチャンネルエンハンスメ
ント型ＭＯＳトランジスタテ、Ｑ８１ｄＰチャンネルエ
ンハンスメン）型ＭＯＳ）ランジスタでＮ Ｑ、とＱ２
．Ｑ３と９４とで各々レシオ型インバータを構成し、Ｑ
５．Ｑ６．Ｑ、はレシオ型ＨＡＮＤ回路、Ｑ８とＱ、は
ＣＭＯＳ集積回路の出力としてのＣＭＯＳインバータで
ある。またノード２はＣＭＯＳ論理回論理回路力ノード
を示し、ノード１はＣＭＯＳ集積回路のリセット用入力
端子からの入力ノード、ノード３はＣＭＯＳ集積回路の
出力端子につながるノードである。
圧レベルをリセット状態としてローレベルに確定する回
路を示す。同図においてＱ、＋ Ｑ５ ＋Ｑ５はＮチャ
ンネルデイプレッジ、ン型ＭＯｓ）ランジスタ、Ｑ２．
Ｑ４．Ｑ６．Ｑ、 、Ｑ、はＮチャンネルエンハンスメ
ント型ＭＯＳトランジスタテ、Ｑ８１ｄＰチャンネルエ
ンハンスメン）型ＭＯＳ）ランジスタでＮ Ｑ、とＱ２
．Ｑ３と９４とで各々レシオ型インバータを構成し、Ｑ
５．Ｑ６．Ｑ、はレシオ型ＨＡＮＤ回路、Ｑ８とＱ、は
ＣＭＯＳ集積回路の出力としてのＣＭＯＳインバータで
ある。またノード２はＣＭＯＳ論理回論理回路力ノード
を示し、ノード１はＣＭＯＳ集積回路のリセット用入力
端子からの入力ノード、ノード３はＣＭＯＳ集積回路の
出力端子につながるノードである。
本回路の目的は、ＣＭＯＳ論理回路が動作しはじめるよ
りも低い電源電圧（図中のｖＤＤ電位）の領域において
、リセット用入力端子レベルをローレベルに設定するこ
とによって、ＣＭＯＳ論理回路の出力ノード３をローレ
ベルに確定することにある。
りも低い電源電圧（図中のｖＤＤ電位）の領域において
、リセット用入力端子レベルをローレベルに設定するこ
とによって、ＣＭＯＳ論理回路の出力ノード３をローレ
ベルに確定することにある。
図にしたがって本回路の動作を説明すると、入力ノード
１をローレベルに設定した状態で電源電圧ｖＤＤを上昇
させてやると、Ｑ、は導通状態にあるため、ノード４も
ＶＤ＋）とほぼ等しいレベルに上昇する。その後ｖＩ）
Ｉ）がしきい値電圧ｖＴ）Ｉ に達したところでＱ４
がＯＮしノード５がローレベルとなる。ノード６はレシ
オ型ＨＡＮＤ 回路の一方の入力となっているため、Ｃ
ＭＯＳ論理回論理回路力ノード２の電圧レベルに拘らず
ＷＡＮＤ回路の出力はｖＤｆｌレベルに等しくなり、こ
の結果Ｑ、がＯＮして出力ノード３はローレベルに確定
する。
１をローレベルに設定した状態で電源電圧ｖＤＤを上昇
させてやると、Ｑ、は導通状態にあるため、ノード４も
ＶＤ＋）とほぼ等しいレベルに上昇する。その後ｖＩ）
Ｉ）がしきい値電圧ｖＴ）Ｉ に達したところでＱ４
がＯＮしノード５がローレベルとなる。ノード６はレシ
オ型ＨＡＮＤ 回路の一方の入力となっているため、Ｃ
ＭＯＳ論理回論理回路力ノード２の電圧レベルに拘らず
ＷＡＮＤ回路の出力はｖＤｆｌレベルに等しくなり、こ
の結果Ｑ、がＯＮして出力ノード３はローレベルに確定
する。
上記実施例では、ＣＭＯＳ論理回路が動作する電源電圧
よりも低い電源電圧領域において、出力端子をローレベ
ルに確定させる方法に適用したものであるが、本発明は
これに限らず、レシオ型論理回路を適宜設計することに
よって、ハイレベルに確定させる方法においてでも適用
できる。
よりも低い電源電圧領域において、出力端子をローレベ
ルに確定させる方法に適用したものであるが、本発明は
これに限らず、レシオ型論理回路を適宜設計することに
よって、ハイレベルに確定させる方法においてでも適用
できる。
発明の効果
以上のように本発明によれば、レシオ型論理回路とこの
論理回路の出力を受けるＣＭＯＳ論理回路とをＣＭＯＳ
集積回路装置内に構成することにより、ＣＭＯ８論理回
路が動作する電源電圧よりも低い電源電圧領域において
でも、ＣＭＯＳ論理回路の出力電圧レベルを確定するこ
とができ、ＣＭＯＳ論理回路の出力に接続されているト
ランジスタ等のＯＮ −ＯＦＦ も確定することがで
きるようになる。
論理回路の出力を受けるＣＭＯＳ論理回路とをＣＭＯＳ
集積回路装置内に構成することにより、ＣＭＯ８論理回
路が動作する電源電圧よりも低い電源電圧領域において
でも、ＣＭＯＳ論理回路の出力電圧レベルを確定するこ
とができ、ＣＭＯＳ論理回路の出力に接続されているト
ランジスタ等のＯＮ −ＯＦＦ も確定することがで
きるようになる。
図は本発明の一実施例を示すレシオ型論理回路とＣＭＯ
８論理回路の回路図である。 人・・・・・・ＣＭＯ８論理回路、Ｑ４．Ｑ３．Ｑ５・
・・・・・ＮチャンネルデイプレッションｆｉＭＯｓト
ランジスタ、Ｑ２．Ｑ４．Ｑ６．Ｑ、 、Ｑ、・・・・
・・Ｎチャンネルエンハンスメント型ＭＯＳトランジス
タ、Ｑ８・・・・・・Ｐチャンネルエンハンスメント型
ＭＯｓトランジスタ。
８論理回路の回路図である。 人・・・・・・ＣＭＯ８論理回路、Ｑ４．Ｑ３．Ｑ５・
・・・・・ＮチャンネルデイプレッションｆｉＭＯｓト
ランジスタ、Ｑ２．Ｑ４．Ｑ６．Ｑ、 、Ｑ、・・・・
・・Ｎチャンネルエンハンスメント型ＭＯＳトランジス
タ、Ｑ８・・・・・・Ｐチャンネルエンハンスメント型
ＭＯｓトランジスタ。
Claims (1)
- レシオ型論理回路と、この論理回路の出力を受ける相補
型ＭＯＳ論理回路から構成され、前記相補型ＭＯＳ論理
回路が動作する電源電圧よりも低い電源電圧領域におい
て、ＣＭＯＳ論理回路の出力電圧レベルがレシオ型論理
回路の入力信号によって設定できることを特徴とするＭ
ＯＳ集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61145160A JPS631049A (ja) | 1986-06-20 | 1986-06-20 | Ｍｏｓ集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61145160A JPS631049A (ja) | 1986-06-20 | 1986-06-20 | Ｍｏｓ集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS631049A true JPS631049A (ja) | 1988-01-06 |
Family
ID=15378813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61145160A Pending JPS631049A (ja) | 1986-06-20 | 1986-06-20 | Ｍｏｓ集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS631049A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010118980A (ja) * | 2008-11-14 | 2010-05-27 | Ricoh Co Ltd | 電子回路および電圧検出回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6110319A (ja) * | 1984-05-30 | 1986-01-17 | Fujitsu Ltd | 出力制御回路 |
-
1986
- 1986-06-20 JP JP61145160A patent/JPS631049A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6110319A (ja) * | 1984-05-30 | 1986-01-17 | Fujitsu Ltd | 出力制御回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010118980A (ja) * | 2008-11-14 | 2010-05-27 | Ricoh Co Ltd | 電子回路および電圧検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6111425A (en) | Very low power logic circuit family with enhanced noise immunity | |
| KR940027316A (ko) | 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로 | |
| JPH05175811A (ja) | パワーオンリセット回路 | |
| JPH0220017B2 (ja) | ||
| JPS5928986B2 (ja) | 半導体集積回路 | |
| JP3329621B2 (ja) | 二電源インタフェイス回路 | |
| JP2001127615A (ja) | 分割レベル論理回路 | |
| JPS631049A (ja) | Ｍｏｓ集積回路装置 | |
| US4546276A (en) | Full output voltage driver circuit using bootstrap capacitor and controlled delay circuitry | |
| US4760281A (en) | Clock signal generating circuit | |
| US4649290A (en) | Pulse generating circuit | |
| JP2745697B2 (ja) | 半導体集積回路 | |
| KR0169416B1 (ko) | 슈미트 트리거회로 | |
| JP2798510B2 (ja) | 半導体集積回路 | |
| JP3147955B2 (ja) | 半導体装置 | |
| KR940000252Y1 (ko) | 씨모스 낸드게이트 | |
| KR900000486B1 (ko) | 씨모오스 시간 지연회로 | |
| JPH0575205B2 (ja) | ||
| JPH02123826A (ja) | Ｃｍｏｓインバータ回路 | |
| JP3055165B2 (ja) | 出力バッファ回路 | |
| JPH0666656B2 (ja) | シユミツトトリガ回路 | |
| JPH066623Y2 (ja) | シユミツト回路 | |
| JP2808784B2 (ja) | 入力回路 | |
| JPS61214817A (ja) | Ｃｍｏｓ集積回路 | |
| JPS6111839A (ja) | パワ−オン・イニシヤライズ回路 |