JPS63106060A - ディジタルデ−タ処理システム用高速相互接続装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は広義にはディジタル・データ処理システムに係
り、特に該システムと外部装置間でデータを転送する高
速２地点間相互接続装置に関する。

〔従来の技術〕

典型的なディジタル・データ処理システムには３つの基
本的要素、即ち、プロセッサ要素、記憶要素、及び入出
力要素が含まれる。記憶要素はアドレス可能な記憶位置
に情報を記憶する。この情報には、データと該データを
処理するための命令とが含まれる。プロセッサ要素は１
個以上のディジタル・データ処理装置を含み、これらデ
ィジタル・データ処理袋は各々、゛記憶要素からそれに
情報を転送又は取出させ、入力情報を命令又はデータの
いずれかとして解釈し、命令に従ってデータを処理する
。その結果は記憶要素のアドレス位置に記憶される。

情報をシステムに転送し、処理済みデータをそれから得
るために、入出力要素も記憶要素と通信する。通常、入
出力要素を含む諸装置が、プロセッサ要素から入出力要
素に送られる制御情報に従って動作する。この制御情報
は、入出力装置が行なう動作を定義する。１台の入出力
装置が行なう少なくとも１種類の動作が、入出力装置と
記憶要素間におけるユーザー情報、即ちユーザー・プロ
グラムで使用される情報、の転送である。入出力要素を
含む典型的な装置は、例えばプリンタ、テレタイプ、及
びビデオ標示端末装置であり、例えばディスク又はテー
プ記憶装置のような二次情報記憶装置を含むこともでき
る。又、これら入出力装置は、典型的には１個の外部装
置に接続される２地点間情報転送装置、即ち相互接続装
置を含むことができる。相互接続装置はシステムと外部
装置間で情報を高速で転送する。代表的な外部装置には
、例えばアレイ・プロセッサ、特殊科学実験室用計器、
又は別のディジタル・データ処理システムが含まれる。

１９８２年３月９日にトマスＲ，アーモロピッチ（Ｔｈ
ｏｍａｓ　Ｒ，Ｅｒｓ＋ｏｌｏｖｉｃｈ）等に発行され
、本発明の譲受人に譲渡された「データ処理システム用
通信装置」と題する米国特許第４，３１９，３２３号に
は、ディジタル処理システムと外部装置間で情報を転送
する相互接続装置（その明細書中では「通信装置」と呼
ばれている）が記載されている。該明細書に記載の相互
接続装置は、２個のみの装置、即ち相互接続装置及び外
部装置間で情報を転送する母線を介して外部装置に接続
される。この相互接続装置は、制御情報を転送するセク
ションとユーザ情報を転送するセクションとを含んでい
る。入出力装置を制御するためにプロセッサが与える制
御情報と同様に、相互接続装置と外部装置間で母線を介
して転送される制御情報は、ユーザー情報転送セクショ
ンを介したそれらの間のユーザー情報の転送に関する情
報を与え、且つそれを定義する。

〔発明が解決しようとする問題点〕

上記特許明細書に記載の相互接続装置に発生する問題は
、母線を介して情報を転送するプロトコルが複雑になり
、従って、それに接続できる外部装置の製造が比較的困
難になり、且つそのコストが高くなるという点である。

例えば、ユーザー情報転送部は情報を同時に転送する。

即ち、ユーザー情報転送部は、２つの装置間で転送され
たままのデータの時間を定めるタイミング・シグナルを
転送する回線を含む、更に、転送部は、情報転送に関連
した諸装置の現在の状態に関する相互接続装置と外部装
置間で信号を転送する複数のケーブルを含む、特に、こ
れら信号は、各装置が（イ）現在データ転送を行なって
いるか、又（ロ）転送を行ないながらデータの伝送又は
受信を現在行なうことができるかを示す。即ち、これら
信号は、各装置の機能が停止しているか否かを示す。同
期転送において、転送同期信号が切り換えられる毎に、
情報信号は伝送装置によってデータ回線に載せ、受信装
置によってラッチする必要がある。しかし、多くの場合
において、伝送装置が転送する情報を得る際に遅延があ
るために、伝送装置が伝送する信号を持っていない短い
時間が生じることがある。同様に、受信装置は、伝送装
置が受信装置のために用意しているデータを一時的に取
り出すことができないことがある。

もし、例えば記憶装置とディスク又はテープ記憶装置間
の転送においてこれらのいずれかが発生した場合、エラ
ーかでディスク又は記憶装置に発生し、転送が打ち切ら
れることになる。それによりプロセッサは中断され、転
送が繰り返されることがある。しかし、外部装置が、あ
る種類の科学計器の外部装置であった場合、転送の繰り
返しは可能でなかったり、又は実際的でないことがある
。

〔問題を解決するための手段〕

本発明は、相互接続装置と単一の外部装置間における、
制御及びユーザー情報を含む情報を転送するための母線
を含む新規で改良された相互接続装置を提供するもので
あり、その母線は、２つの装置間で情報を転送する際機
能停止に適応させる簡略化されたプロトコルを有してい
る。

要するに、この新規な相互接続装置は、制御情報転送部
とユーザー情報転送部とを有する母線を介して外部装置
と接続し、且つ該外部装置に情報を転送する。ユーザー
情報転送部は、ユーザー情報が転送されるユーザー情報
転送回線を含む。ユーザー情報を転送する前に、伝送装
置は、それがユーザー情報を伝送することを示す方向信
号を出する。ユーザー情報信号を母線の対応回線に載せ
た後、伝送装置は、情報転送の同期を行なうために同期
信号を出す。この同期信号は受信装置がユーザー情報信
号を受信し、且つランチすることを可能にする。ユーザ
ー情報信号を受信した後で、受信装置は、それがユーザ
ー情報語を受信したことを示す受信完了信号を出し、そ
れによって、伝送装置は更にユーザー情報信号を伝送す
ることができる。

一度にユーザー情報転送回線の全回線を介して情報信号
を転送することがない各外部装置の調節を容易にするた
めに、相互接続装置は、ユーザー情報転送回線のうち選
定された回線を介して、情報を転送する。相互接続装置
は、システム・メモリに伝送される受信情報をパックし
、もしくはシステム・メモリから受信する情報をアンバ
ックして、選定されたユーザー情報転送回線を介してそ
れを伝送する。

制御情報転送部は２組の回線を含み、それぞれ一方の装
置から他方の装置へ単一方向に制御情報を転送する。こ
れらの組の回線は逆並列とされている。即ち、一方の組
が第１の装置から第２の装置へ制御情報を転送し、他方
の組が第２の装置から第１の装置へ制御情報を転送する
。各組の回線は関連した同期信号を有している。この信
号が出されると、それは、関連した制御情報転送回線の
信号の状態が変更したことを受信装置に示す。制御情報
信号及び同期信号を受信した装置は、制御情報信号のラ
ンチを開始するためにストローブ信号を用いてもよく、
あるいは、同期信号を無視して制御情報回線を連続的に
モニターして、それら回線を介して転送された信号を伝
送装置の状態を示指するものとして使用することができ
る。

ユーザー情報転送部の同期信号／受信−完了信号のプロ
トコルのおかげで、伝送及び受信装置が、転送エラーと
して処理されることなり、機能停止や一時停止を行なっ
たり、転送動の進行中にユーザー情報を転送することが
可能となる。制御情報転送部のプロトコルは制御情報転
送回線のフレキシブルな使用を可能にする。

伊の蓋　なｉ″Ｂ 第１図に示すように、本発明に係るデータ処理システム
は基本構成として、プロセッサ１０、メモリ１１および
１以上の入出カニニット１２を含んでいる。バス１３は
プロセッサ１０、メモリ１１および入出カニニット１２
を、並列に接続する。プロセッサ１０はメモリユニット
１１の領域指定可能な記憶領域に保持された命令を実行
する。

この命令はオペランドに基づき実行すべき動作を認知す
る。なお、このオペランドもまたメモリユニット内の領
域指定可能な領域に記憶されている。

命令およびオペランドは必要なときにプロセッサ１０に
より読み出される。また、処理されたデータはメモリ１
１に保持されるよう戻される。プロセッサ１０は入出カ
ニニット１２へ制御情報の送信も行なう、この制御情報
は入出カニニット１２に、メモリ１１へのデータの送信
またはメモリ１１からのデータの続出を実行せしめるも
のである。このようなデータはメモリ１１に送信されう
る命令若しくはオペランド、または記憶若しくは表示の
ためにメモリ１１から読み出される処理データを含みう
る。

操作卓１４はオペレータとのインターフェースとして用
いられる。これによりオペレータはデータの確認および
入力を行なうことができると共にプロセッサ１０の動作
を停止させることができ、あるいはプロセッサ１０に一
連の命令を実行させ、これに応じたプロセッサＩＯの応
答を決定することができる。また、オペレータはこの操
作卓１４からブートストラップ処理によりシステムを初
期化することもでき、データ処理システム全体に対して
各種の診断テストを実行することもできる。

メモリ１１はメモリコントローラ１５を有しており、こ
のメモリコントローラ１５はバス１３および複数のアレ
イ１７に直接、接続されている。

アレイ１７は情報が保持されるべき複数の領域指定可能
な記憶領域を含んでいる。メモリコントローラ１５はプ
ロセッサ１０若しくは入出カニニット１２からの転送要
求をバス１３を介して受信する。メモリコントローラ１
５は大別して２種類に分けられる数種の転送要求を受信
しうる。一方の種類は情報が記憶領域に書き込まれ、若
しくは保持されるもので、他方の種類は情報が記憶領域
から検索され、若しくは読み出されるものである。

本データ処理システムはディスクおよびテープによる二
次的な記憶ユニット、テレタイプライタ、ビデオ表示端
末、ラインプリンタ、電話機および計算機が接続される
ネットワークユニットおよび類似の装置を有している数
種の入出カニニット１２を含みうる。これらのユニット
は全て、１以上のバスアダプタによりバス装置を介して
バス１３と交信する。第１図に示すように、ディスクド
ライブ２０はバス装置２２を介して二次記憶用バスアダ
プタ２１に接続される。この二次記憶用アダプタ２１は
バス１３に接続される。他の入出カニニット１２はバス
装置２４を介して入出力バスアダプタ２３に接続される
。

本発明では入出カニニット１２０１つは外部装置３１に
接続する相互接続ユニット３０をも含んでいる。外部装
置は実行される適用例に従い、多くの異なる種類の電子
機器のうらのいかなるものをも含みうる。一つの適用例
として、外部装置２７はアレイプロセッサまたは特定の
実験用測定器を含むこととなる。また別の適用例では、
外部装置２７は類似の構成の別の相互接続ユニット３０
を介して相互接続ユニット３０に接続される、第１図に
示すような別のデータ処理システムを含むことになる。

第２図は本発明の相互接続ユニット３０およびこれによ
るバス１３と外部装置３１との相互接続状態を機能的に
示すものである。相互接続ユニット３０は、バス１３に
接続し、周知の方法により、あらかじめ定められたタイ
ミングにより、バス１３からの信号を全て、受信し、保
持するバスインターフェース回路５０を含んでいく、バ
ス１３から相互接続ユニット３０により受信された所定
の信号がアドレス信号を含む場合がある。このアドレス
信号は相互接続ユニッ）３０内の領域指定可能な領域を
示すものであり、このアドレスにより示される領域に保
持されるべき情報信号がこのアドレス信号に後続する（
若しくはアドレス信号と同時に到来する）。相互接続ユ
ニット３０は受信したアドレス信号を転送するためのラ
イン５１およびローカルメモリ５３、マツプレジスタ制
御／フィジカルアドレス発生回路５４、およびマイクロ
プロセッサ５５を含む相互接続ユニット３０内の各種の
他の回路に情報信号を転送するためのライン５２を含ん
でいる。第５図に関連させて以下に説明するように、周
知のマイクロシーケンサ（図示せず）がメモリ１１と外
部装置３１との間の情報転送時の相互接続ユニット３０
の動作を制御するために、第２図に示した構成に接続さ
れる。

このマイクロシーケンサはプロセッサ１０により直接、
供給されるか若しくはマイクロプロセッサ５５を介して
プロセッサ１０から間接的に供給される動作命令情報に
関連して動作する。

アドレス信号は外部装置３１内の領域指定可能な領域、
特に相互接続ユニフ）３０と外部装置３１との間のユー
ザ情報の転送を制御するための制御レジスタをも示しう
る。制御情報を伴なうアドレス情報は相互接続ユニット
３０の外部バスインターフェース５６により制御情報バ
ス５７を介して送信される。

制御情報バス５７は外部装置３１から相互接続ユニット
３０への制御情報の伝送も行ないうる。

これらの信号は外部バスインターフェース５６において
受信され、処理を行なうために相互接続ユニット３０内
の他の回路へ送信される。この制御情報がシステムのプ
ロセッサ１０（第１図）による処理を要求する場合もあ
る。このような処理が必要であれば、相互接続ユニット
３０は周知の方法によりシステムバス１３を介してプロ
セッサ１０に対して割込みを行ない、割り込み処理を要
求することとなる。

相互接続ユニット３０により受信されたプロセッサ１０
からの制御情報は相互接続ユニット３０がメモリ１１（
第１図）と外部装置３１との間で情報の転送を行うこと
を可能とする所定の種類の命令を含んでいる。あらかじ
め相互接続ユニット３０はＤＭＡ　（ダイレクト　メモ
リ　アクセス）転送モードにおいて、メモリ１１の情報
を転送する。ＤＭＡ動作において、プロセッサ１０は（
１）転送の方向、すなわち情報がメモリ１１へ転送され
るのかあるいはメモリ１１から転送されるのか、（２）
転送されるべき情報若しくは保持されるべき情報のメモ
リｌｌ内のスタートアドレスおよび（３）転送されるべ
き情報量の３つの情報の一般項目を相互接続ユニット３
０へ与える。これらの情報が与えられると、相互接続ユ
ニット３０は（３）により指定されるブロックの長さだ
け、メモリ１１内の連続する領域から、若しくは領域へ
情報をブロック単位で転送する。

本発明の一実施例においては、プロセッサにより与えら
れる（２）のアドレスはメモリ１１内の現実のフィジカ
ルアドレスではなく、周知の方法により回路５４（第２
図）によりフィジカルアドレスに変換されるパーチャル
アドレスである。この変換されたフィジカルアドレスは
情報の格納若しくは取出が行なわれるべきメモリ１１内
の物理的領域を示している。転送時、情報は連続するパ
ーチャルアドレスを用いて転送される。なお、この連続
するパーチャルアドレスはメモリ１１内では連続する物
理的領域とはならない場合もある。

フィジカルアドレスを決定した後、回路５４はフィジカ
ルアドレスをアドレスライン５１を介してバスインター
フェース回路５０へ送信する。情報がメモリ１１へ転送
されるべきものであれば、その情報は外部バスインター
フェース５６によりユーザ情報ライン６０を介して外部
装置３１から受信され、バスインターフェース５０への
転送のために情報ライン５２へ送り出される。この情報
はバスインターフェース５０へ直接、転送される場合も
あり、またメモリ５３に一時的に保持される場合もある
。バスインターフェース５０はライン５１．５２からア
ドレスと情報とを受信し、それらをバス１３に要求され
る転送手順によりバス１３を介して送信する。情報をメ
モリから取り出すときは、アドレス情報のみがバスイン
ターフェース５０によりアドレスライン５１およびバス
１３を介して送信され、メモリ１１は周知の方法により
バス１３を介して指定された領域からの情報を返送する
。この情報はバスインターフェース回路５０において受
信され、情報ライン５２、外部バスインターフェース回
路５６およびユーザ情報ライン６０を介して転送される
。

いづれの方向への情報転送であっても、情報しよメモリ
５３に一時的に保持される場合がある。すなわち、情報
がバス１３を介して送信されるより速く外部装置３１か
ら受信されていれば、この情報の一部分は一時的にロー
カルメモリ５３に保持される場合がある。同様に、相互
接続ユニット３０がメモリ１１から情報を得る場合、外
部装置３１への転送時、相互接続ユニット３０がユーザ
情報ライン６０を介して外部装置３１へ情報を転送する
より速くメモリ１１から情報を得ることができれば、こ
の情報は一時的にローカルメモリ５３に保持される場合
がある。

ローカルメモリ５３は別の目的にも用いられる。

一つの実施例においては、バス１３は３２ビツト（すな
わち、４バイト）づつ情報を転送する。本実施例では外
部装置３１の性能に従い、相互接続ユニットはユーザ情
報ライン６０を介して８ビツト、１６ピツトまた３２ビ
ツトづつ情報を転送する場合がある。ローカルメモリ５
３はバスインターフェース５０によりバス１３から４バ
イト単位で受信される情報の一時的な保持のために用い
られる。この保持された情報はユーザ情報ライン６０を
介して外部バスインターフェース６０により１バイト、
２バイトまたは４バイトづつ転送される。情報がメモリ
１１へ転送される場合、情報はユーザ情報ライン６０を
介して外部バスインターフェース５６により１バイト、
２バイトまたは４バイトづつ受信され、ローカルメモリ
５３に保持される。次に、この情報はローカルメモリ５
３から４バイトづつ情報ライン５２、バスインターフェ
ース５０およびバス１３を介して転送され、メモリ１１
に記憶される（第１図）。

第３図に、制御情報バス５７およびユーザ情報バス６０
を含む各種のラインを示す。第３図において、情報バス
６０は相互接続ユニット３０と外部装置３１との間で双
方向に情報を伝送する一束の情報転送ライン６１を含ん
でいる。特にライン６１を介して転送される情報はメモ
リ１１　（第１図）から得た情報著しくは同メモリ１１
へ転送される情報を含んでいる。一実施例においては、
情報転送ライン６１は１ラインにつき１ビツトが転送さ
れて、３２ビツト、１６ビツトまたは８ビツトづつ情報
を転送する３２本のラインを含んでいる。

情報バス６０は同期信号を伝送するための２つのライン
をも含んでいる。ライン６２はローカルから外部への同
期信号：　５ＹＮＣ（Ｌ　：　Ｅ）を伝送し、ライン６
３は外部からローカルへの同期信号：　５ＹＮＣ（Ｅ　
：　Ｌ）を伝送する。ローカルから外部への同期信号：
　５ＹＮＣ（Ｌ　：　Ｅ）は相互接続ユニット３０から
外部装置３１へ送られ、外部力らローカルへの同期信号
：　５ＹＮＣ（Ｅ　：　Ｌ）は外部装置３１から相互接
続ユニット３０へ送られる。これらの信号は第４図に関
連して以下に説明される方法により、情報転送ライン６
１を介する情報の転送を同期させるのに用いられる。

また、情報バス６０は方向制御信号を伝送するための２
つのラインを含んでいる。ライン６４はローカルから外
部への方向信号：ＤＩＲ（ＬＥＥ）を伝送し、ライン６
５は外部からローカルへの方向信号：ＤＩＲ（Ｅ：Ｌ）
を伝送する。ローカルから外部への方向信号：ＤＩＲ（
Ｌ：Ｅ）は相互接続ユニット３０から外部装置３１へ伝
送され、外部からローカルへの方向信号：ＤＩＲ（Ｅ：
Ｌ）は外部装置３１から相互接続ユニット３０へ伝送さ
れる。これらの信号は第４図に関連して以下に説明され
る方法により、情報転送ライン６１を介する情報の転送
の方向を知らしめるのに用いられる。

制御情報バス５７は相互接続ユニット３０と外部装置３
１との間で情報を一方向に伝送するための２つの反対方
向制御情報転送バス６６．６７を含んでいる。制御情報
バス６６は相互接続ユニット３０から外部装置３１への
制御情報信号：ＣＴＲＬ　　Ｉ　ＮＦＯ（Ｌ　：　Ｅ）
を伝送し、制御情報バス６７は外部装置３１から相互接
続ユニット３０への制御情報信号：　ＣＴＲＬ　　Ｉ　
ＮＦＯ（Ｅ：Ｌ）を伝送する。

制御情報バス５７は関係する制御情報転送バス６６．６
７のために各々、ストローブ信号を伝送する２つのライ
ン７０．７１をも含む。詳述すると、ライン７０は相互
接続ユニット３０から外部装置３１への同期制御信号：
ＣＴＲＬ　　５ＹＮＣ（Ｌ　：　Ｅ）を伝送し、ライン
７１は外部袋ｚ３１から相互接続ユニット３０への同期
制御信号：ＣＴＲＬ　　５ＹＮＣ（Ｅ　：　Ｌ）を伝送
する。各同期制御信号は関係する制御情報転送バス６６
゜６７上の信号の状態が変化したとき、すなわち、この
バス上の少なくとも１つの信号がＯＮからＯＦＦへ若し
くはＯＦＦからＯＮへ切り替ったとき、ＯＮとなる。制
御情報バス５７を介する信号手順は第４図により詳細に
示されている。

ユーザ情報バス６０および制御情報バス５７に加ねえ、
装置状態バス７２は各々、信号を伝送しているユニット
が動作状態であることを示す信号を相互接続ユニット３
０と外部装置３１との間で伝送する。バス７２は相互接
続装置３０から外部装置３１へ相互接続ユニット動作状
態信号：■ＵＡＣＴＩＶＥを伝送するライン７３を含ん
でいる。この信号は相互接続ユニット３０が動作状態で
あるときにＯＮとなる。装置状態バス７２は外部装置３
１から相互接続ユニット３０へ外部装置動作状態信号：
ＥＤ　　ＡＣＴＩＶＥを伝送するライン７４をも含んで
いる。この信号は外部装置３１が動作状態であるときに
ＯＮとなる。

第４図Ａ、第４図Ｂは各々、情報バス６０を介したユー
ザ情報の転送および制御情報バス５７を介した制御情報
の転送のための通信手順を示している。２つのバス５７
と６０を介する転送手順は左右対照である。すなわち、
同期および方向制御信号のＯＮ１０　Ｆ　Ｆ状態は相互
接続ユニット３０から外部装置３１への転送時と外部装
置３１から相互接続ユニット３０への転送時とで同じで
ある。

第４図Ａおよび第４図Ｂにおいて、“Ａ″および“Ｂ”
は第３図中のＬ”および“Ｅ″を表す。

例えば、情報バス６０を介した転送の方向によって、方
向信号：ＤＩＲ（Ａ：Ｂ）は第３図のローカルから外部
への方向信号：ＤＩＲ（Ｌ：Ｅ）に対応しうる。そうで
あれば、方向信号：ＤＩＲ（Ｂ　：　Ａ）は外部からロ
ーカルへの方向信号：ＤＩＲ（Ｅ：Ｌ）に対応する。な
お、第４図Ａの同期信号：　５ＹＮＣ（Ａ　：　Ｂ）は
第３図のローカルから外部への同期信号：　５ＹＮＣ（
Ｌ　：　Ｅ）に対応し、第４図Ａの同期信号：　５ＹＮ
Ｃ（Ｂ　：　Ａ）は第３図の外部からローカルへの同期
信号：５ＹＮＣ（Ｅ　：　Ｌ）に対応する。第４図Ｂに
示される信号と第３図に記された信号との間にも同様の
対応関係がある。

第４図Ａにおいて、相互接続ユニット３０か外部装置３
１のいづれか一方のユニットが他方のユニットへ転送を
行なう場合、そのユニットは他方のユニットに対し、方
向信号：ＤＩＲ（Ａ：Ｂ）をＯＮとする（時点Ａ）、方
向信号：ＤＩＲ（Ｂ：Ａ）がまだＯＦＦとなっていなけ
れば、そのユニ７）は方向信号？ＤＩＲ（Ｂ：Ａ）がＯ
ＦＦとなるまで待期する（時点Ｂ）、その後、そのユニ
ットは情報バス６０に情報信号を送り出す（時点Ｃ）、
−寸時経過後、情報バス６０上の信号が整備される時間
を与えるため、そのユニットは同期信号：　５ＹＮＣ（
Ａ　：　Ｂ）をＯＮとする（時点Ｄ）。

他方のユニットはその同期信号：　５ＹＮＣ（Ａ　：Ｂ
）を情報バス６０上の情報信号を保持せしめるストロー
プイング信号として用いる。同時に、他方のユニットは
同期信号：　５ＹＮＣ（Ｂ　：　Ａ）をＯＮとする（時
点Ｅ）。

時点已において、同期信号：　５ＹＮＣ（Ｂ　：　Ａ）
がＯＮとなったことに応じて、情報バス６０を介して送
信を行なっている一方のユニットはその同期信号：　５
ＹＮＣ（Ａ　：　Ｂ）をＯＦＦとし、情報バス６０上の
情報信号を取り除く。しばらくして、同期信号：　５Ｙ
ＮＣ（Ａ：　Ｂ）がＯＦＦとなったことに応じて、他方
のユニットはその同期信号：５ＹＮＣ（Ｂ　：　Ａ＞を
ＯＦＦとする。

一方のユニットが情報バス６０を介して更に転送を行な
うのであれば、情報バス６０上に、転送すべき情報の次
のワードを表わす、次の情報信号セントを送り出しく時
点Ｇ）、信号を整えた後、一方のユニットは再び同期信
号：　５ＹＮＣ（Ａ　：Ｂ）をＯＮとしく時点Ｈ）、最
初の転送のときと同様に、通信手順は進む（時点Ｅから
時点Ｆ）。

一方のユニットが転送すべき情報を情報バス６０を介し
て全て転送する転送動作を完了すると、一方のユニット
はその方向制御信号：ＤＩＲ（Ａ：Ｂ）をＯＦＦとする
（時点Ｉ）。その時点で、他方のユニットは情報バス６
０を介する転送を開始してもよい。

第４図Ｂにおいて、一つのユニットが制御情報バス５７
を介して制御情報の転送を行なおうとする場合、その制
御情報ライン６６または６７上に、転送すべき制御情報
に対応する制御情報信号：ＣＴＲＬ　　ＩＮＦＯ（Ａ：
Ｂ）の１ワードを送り出す（時点Ｊ）。決められた時間
経過後、そのユニットはその同期制御信号：ＣＴＲＬ　
　５ＹＮＣ（Ａ　：　Ｂ）をＯＮとする（時点Ｋ）０時
点Ｊと時点にとの間の時間遅延は制御情報信号が受信側
ユニットで整えるのに必要な時間により決定される。

受信側ユニットは同期制御信号：ＣＴＲＬ　　５ＹＮＣ
（Ａ　：　Ｂ）を用いて、制御情報ライン上の信号をス
トローブしうる。−寸時経過後、送信側ユニットは同期
制御信号：　ＣＴＲＬ　　５ＹＮＣ（Ａ　：　Ｂ）をＯ
ＦＦとして（時点Ｌ）、制御情報信号：ＣＴＲＬ　　Ｉ
ＮＦＯ（，６：Ｂ）を取り除く　（時点Ｍ）。後続する
制御情報信号についても同様の通信手順がくり返される
。

情報バス６０（第４図Ａ）および制御情報バス５７（第
４図Ｂ）を介する情報の転送のための通信手順が前述し
た米国特許：　４，３１９，３２３に記載された通信装
置のための通信手順に比べはるかに簡略化されており、
前記特許に記載された装置に接続するための外部装置を
構成するよりも、本明細書に記載した相互接続ユニソ）
３０に接続するための外部装置を構成するほうがはるか
に容易であることは評価されうるであろう、実際に、情
報ライン６１　（第３図）を介する情報の各ワードの伝
送のタイミングは前記特許に記載された通信装置のよう
に周期的な同期信号によるのではなく、外部からローカ
ルへの同期信号：　５ＹＮＣ（Ｅ　：　Ｌ）およびロー
カルから外部への同期信号：　５ＹＮＣ（Ｌ　：　Ｅ）
により管理されるので、設定条件が容易に調整されうる
。送信側ユニットは情報ライン６１上に情報信号のワー
ドを送り出すまで、その同期信号：　５ＹＮＣ（Ａ　：
　Ｂ）をＯＮとしない。

従って、送信側ユニットは一時的に、送信データを有し
ていなければ、送信データが発生するまで、その同期信
号：　５ＹＮＣ（Ａ　：　Ｂ）をＯＮとすることはない
。同様にして、受信側ユニットは一時的に、送信されて
くる情報のワードを受信することがてきない場合、前体
のワードを収容できるまでその同期信号：　５ＹＮＣ（
Ｂ　：　Ａ）をＯＮとしない。

受信側ユニットは認知信号を発生する必要がないので、
前述の米国特許：　４，３１９，３２３の場合の通信手
順に比べ、制′４Ｂｊｍ報バス５７を介する制御情報の
転送のための通信手順もまた筒略化される。

更に、外部装置３１の性能に従い、制御情報信号：ＣＴ
ＲＬ　　ＩＮＦＯ（ＬＥＥ）は情報ワードを含みうる。

これらの情報ワードは各々の同期制御信号：　ＣＴＲＬ
　　５ＹＮＣ（Ｅ　：　Ｌ）および同期制御信号：　Ｃ
ＴＲＬ　　５ＹＮＣ（Ｌ　：　Ｅ）と同期して転送され
る。また選択的に、制御情報信号は同期制御信号には依
らないで、連続的にモニタされる制御若しくは状態信号
を含みうる。

第５図に相互接続ユニット３０の動作を制御するため峠
プロセッサ１０　（第１図）およびマイクロプロセッサ
５５（第２図）により使用される相互接続ユニット３０
内の複数の情報構造を示す。

まず、初めにこの相互接続ユニット３０の一実施例がデ
ータ処理システムに使用され、システムバスに接続され
ていることが注目されるべきである。

なお、このシステムバスは１９８３年９月２２日にフラ
ンクＣ，ボンバ他の名前で出願され、［ディジタル計算
機システムにおける通信路の制御割付けのための調整機
構」と題され、本件出願の譲受人に培液された出願番号
：　５３４．８２９の米国特許出願中に記載されている
。このシステムバスの一実施例は本発明の譲受人が販売
しているＶＡＸ８２００ディジタルデータ処理システム
に組み入れられているＢＩババスある。

第５図を参照して、相互接続装置３０の情報構造は、バ
ス・インタフェース・レジスタ１００の組、制御及び状
態レジスタ１０１の組、アドレス変換レジスタ１０２の
組を含む３つの大きな範晴に分割される。バス・インタ
フェース５０（第２図）に含まれるバス・インタフェー
ス・レジスタは、概してシステム・バス１３　（第１図
）を介して相互接続装置３０の動作を制御する（第１図
）。

これらのバス・インタフェース・レジスタは、装置の種
類、バス・エラーが発生したか否か及びバス・エラーの
性質、装置が割込み依頼を伝送してもよいか、装置が応
答するシステム・バス１３上のアドレス信号のアドレス
空間等の情報を含んでいる。

プロセッサ１０によって相互接続装置ｅ３０に送られる
仮想アドレスから物理アドレスを発生するために、アド
レス変換レジスタ１０２は、マツプ・レジスタ制御及び
物理アドレス・ゼネレータ回路５４（第２図）によって
要求される情報を含んでいる。相互接続装置３０と外部
装置３１間の転送が行なわれる前に、レジスタ１０２は
ロードされ、且つ情報バス６０からの情報がその中に記
憶されるか、もしくは情報バス６０を介して伝送される
情報がそれから得られるシステム・メモリ１１のページ
を逐次的に識別する。レジスタ１０２には２組のレジス
タが含まれ、その第１の組は現在の転送中に用いられ（
これらは第５図で「カレント」レジスタとして識別され
ている）、そしてその第２の組は次の転送用として現在
の転送中にロードすることができる（これらは第５図で
「ネクスト」レジスタとして識別されている）。「カレ
ント」レジスタとして用いられる組のレジスタ１０２は
、後述する制御及び状態レジスタの指示子によって識別
される。

第５図に示す残りのレジスタは制御及び状態レジスタ１
０１から成る。それらは、制御レジスタ１０３、外部バ
ス・セットアツプ・レジスタ１０４、及びバス幅レジス
タ１０５を含む。これらレジスタは情報バス６０を介し
て情報の転送を制御し、且つ情報バス６０を介して情報
を転送する際、相互接続装置３０ＪｃＭ御するためにこ
れらの全てがマイクロシーケンサによって用いられる。

最初に、プロセッサ１０が、１度に情報バス６０を介し
て伝送される情のビット数を識別するコード付きのレジ
スタ１０５をロードする。相互接続装置３０が転送を行
なう際、プロセッサ１０（第１図）が、外部装置が起動
されているかを判断するために、セントアップ・レジス
タ１０４のフラグ１２０を最初にテストする。このフラ
グの状態は回線７４（第３図）の現在の状態、特にＥＤ
　７ＡＣＴＩ　ＶＥ倍信号出されているかを反影する。

もし出されていれば、外部装置３１は転送を行なうこと
ができる。

情報バス６０を介した転送が外部装置３１に対して行な
われる場合、プロセッサ１０はＤＩＲＯＵＴフラグ１２
１を立て、それによって、回線６４上でローカル対外部
方向信号ＤＩＲ（Ｌ：Ｅ）が出される。外部対ローカル
方向信号ＤＩＲ（Ｅ：Ｌ）が否定されたことをＤＩＲＩ
Ｎフラグ１２２が示せば、プロセッサ１０は、転送を進
行させる制御レジスタ１０３のＧｏフラグ１２３の値を
ロードする。この転送は、後述する如く通常の完了まで
、もしくはプロセッサ１０がレジスタ１０３にＡＢＯＲ
Ｔフラグ１２４を立てるまで、継続する。

他方、外部対ローカル方向信号ＤＩＲ（Ｅ：Ｌ）の状態
は外部装置３１が情報バス６０を介して相互接続装置３
０に情報を伝送することを示しているかを判断するため
に、プロセッサ１０も周期的にＤＩＲＩＮフラグ１２２
をモニタする。

ＤＩＲＩＮフラグが立てられると、外部装置３１は情報
を伝送することになり、プロセッサ１０は、ローカル対
外部方向信号ＤＩＲ（Ｌ：Ｅ）が否定されてＧＯフラグ
１２３が立てられるようにするために、ＤＩＲＯＵＴフ
ラグ１２１をクリアする。次に相互接続装置３０は、後
述する如く通常の完了まで、もしくはプロセッサ１０が
レジスタ１０３にＡＢＯＲＴフラグを立てるまで、継続
する。

相互接続装置３０から外部装置３１に情報を転送する際
、レジスタ１１０は情報バス６０の情報回線６１を介し
て転送される情報を含む、外部装置３１から相互接続装
置３０に転送する際、同レジスタ１１０が外部装置３１
から情報を受ける。

いずれかの方向において情報バス６０を介しての転送中
、指示子１０６は転送の現在の状態を識別する。特に、
転送されるバイト数でもってプロセッサによって最初に
ロードされるバイト残量レジスタＢＬＦＴＩ　１４は、
情報の各バイトが伝送され情報バス６０を介して受信さ
れたときに、減少する。バイト残量レジスタＢＬＦＴＩ
　１４の内容がゼロに達すると、転送が終了する。

更に、変換レジスタ指示子１１１、マツプの頂点レジス
タ指示子ＴＯＭＲ１１２、及びオフセント・レジスタ１
１３を含め、仮想アドレス変換に関連して指示子１０６
において３つのレジスタが用いられる。変換レジスタ指
示子１１１は、仮想対物理アドレス変換に関連して用い
られているアドレス変換レジスタ１０２におけるレジス
タを識別する。この指示子１１１によって識別されたレ
ジスタの内容は、転送が行なわれるメモリ１１のページ
を識別する。第１ページへの又はそれからの転送の場合
、オフセント・レジスタ１１３の内容は、情報が記憶さ
れるか、もしくはそれから情報が検索されるシステム・
メモリ１１のページの初めの位置を識別する。オフセン
ト・レジスタ１３の内容はメモリ１１の第１ページへの
又はそれからの最初の転送中にのみ用いられ、従って転
送はページの初めから始まる必要がなく、次のページへ
の転送はページの初めから始まるようになっている。

メモリ１１への又はそれからの最初の転送の場合、オフ
セット・レジスタ１１３の内容は、その最も重要性の低
いビットとして変換レジスタ指示子１１１によって指示
されたレジスタ１０２の内容と連結している０次に、物
理アドレスであるこの結果は物理アドレス・レジスタ１
０７に記憶される。この物理アドレス・レジスタ１０７
の内容は、メモリ１１　（第１図）への又はそれからの
情報を転送する際バス・インタフェース回路５０によっ
て用いられる。もし情報がメモリ１１へ転送中であれば
、その情報はレジスタ１１０中にあり、バス・インタフ
ェース回路５０によってメモリ１１に伝送される。また
、もし情報がメモリ１１から受信中であれば、その情報
は、情報バス６０を介して外部装置３１に転送される前
にレジスタ１１０に蓄積される。

相互接続装置３０が情報語をメモリ１１に又はそれから
転送する際はいつでも、物理アドレス・レジスタ１０７
の内容は増分される。その内容がページの最大バイト数
に達した場合、それらはリセフトされて、指示子１１１
の内容は増分されて情報を受信すべく次のページを識別
する。次に、指示子１１１の内容は指示子１１２の内容
と比較されて、もしそれらが等しい場合、レジスタ１１
４の内容に拘らず転送は終了する。もし指示子１１１゜
１１２の内容が等しくない場合、転送は１３＞ｉする。

次に変換レジスタ指示子１１１によって指示されたアド
レス変換レジスタの内容は、物理アドレス・レジスタの
最も重要な部分に転送されて、転送は′ｍ続する。

上述のように、転送が現在行なわれている間にプロセッ
サ１０が情報転送の準備を行なうことができるように、
相互接続装置３０は２＆ｌｌのアドレス変換レジスタを
含んでいる。相互接続装置３０は２組の指示子１０６を
含んでおり、一方が現在の転送用、他方が次の転送用で
ある。指示子（図示せず）が現在及び次の転送指示子を
識別して、制御レジスタ１０３中の保留セグメント転送
フラグＰＤＧ　　ＳＥＣ；１２５が、別の転送がセット
アツプされたときにプロセッサ１０によって立てられる
。

制御情報は別のレジスタ、即ちレジスタ１１５を介して
転送される。レジスタ１１５のセグメントＣＴＲＬ　　
０ＵＴ１２６は、制御情報バス５７の回線６６を介して
制御情報を転送するために用いられる０回線６７を介し
て伝送中の制御情報を判断するために、プロセッサはレ
ジスタ１１５のセグメン）ＣＴＲＬ　　ｌＮ１２７を読
み取ってもよい。外部装置３１が制御同期信号　ＣＴＲ
ＬＳＹＮＣ（Ｅ　：　Ｌ）を出しているときに、プロセ
ッサ１０はセグメントＣＴＲＬ　　ＩＮを読み取るよう
にしてもよい。制御同期信号ＣＴ　ＲＬ　　５ＹＮＣ（
Ｅ　：　Ｌ）が出されると、プロセッサ１０に割込みを
発生させ、その結果プロセッサ１０により該レジスタの
読み出しを可能にする。また、相互接続装置３０は制御
同期信号ＣＴＲＬ　　５ＹＮＣ（Ｅ　：　Ｉ、）を無視
してもよく、耳つプロセッサは該レジスタを周期的に読
み出してもよい。

上述した如く、マイクロプロセッサ５５（第２図）は、
相互接続装置３０を制御するための指令情報を与えても
よい、相互接続装置３０を制御するレジスタ（第５図）
に変換指令及び制御情報を直接ロードさせるようにプロ
セッサ１０に要求するのではな（、情報をキューの状態
でロードしてもよく、そしてプロセッサ５５は、情報を
反復的に検索し、それを適切なレジスタにロードし、各
レジスタの内容をモニターし、それとも転送を監視する
ようにプログラミングを施してもよい。各転送の後で、
マイクロプロセッサは、転送が完了した旨の指示を別の
キューに転送するようにしてもよい。

具体的１実施例において、マイクロプロセッサ５５はマ
ツプ・レジスタ制御及び物理アドレス発生回路５４を介
して相互接続装置３０の他の要素と通信する。第２図を
参照して、マイクロプロセッサ５５は情報回線５２を介
して回路５４にアドレス信号を伝送すると共に情報信号
を転送する。

マイクロプロセッサからのアドレス信号が回路５４中の
位置を識別すると、その転送がマイクロプロセッサから
であれば、情報は受信され、且つそれらの回路によって
用いられる。また、情報がマイクロプロセッサに転送さ
れる場合、回路５４は情報回路５２を介して情報信号を
伝送し、それらの信号はマイクロプロセッサによって受
信される。

他方、もしアドレス信号が相互接続装置３０の他の部、
特にメモリ５３又はバス・インタフェース５０、の位置
を識別すれば、回路５４は、情報回線やアドレス回線５
１を介してマイクロプロセッサから受信したアドレス信
号を伝送する。もし情報がアドレスされた回路に転送さ
れる場合、該回路は情報回線５２を介してその情報信号
を受信し、もし情報がマイクロプロセッサ５５に転送さ
れる場合、該回路は情報回線５２を介してその情報を伝
送する。

上記説明は本発明の具体的実施例に限定して述べた。し
かし、本発明には様々な変更態様が可能であり、本発明
の長所のいくつか又は全てをそれにより達成できること
は明らかであろう。従って、本発明の真の精神及び範囲
となる全てのかかる変更態様を網羅することが、添付の
特許請求の範囲の目的である。

【図面の簡単な説明】

第１図は、本発明に従って構成した相互接続装置を有す
るディジタルデータ処理装置のブロック図、 第２図は、第１図に示す相互接続装置のブロック図、 第３図は、第２図に示す相互接続装置と外部装置との間
の情報伝達を行うための点一点相互接続を詳細に示す線
図、 第４図は、第４Ａ図と第４Ｂ図とを含み、第３図に示す
相互接続のための伝達プロトコルの理解をたすけるため
のタイミング線図、 第５図は、第２図に示される情報伝達ニット中における
、成るデータの構成を示す図である。 １０・・・・・・プロセッサ、１１・・・・・・メモリ
ー、１２・・・・・・入出カニニット、３０・・・・・
・相互接続装置、３１・・・・・・外部装置。 ＦＩＧ、３ 制御レジスタ 昭和　　年　　月　　日 ３、補正をする者 事件との関係　　出願人 ４、代理人

Claims (4)

【特許請求の範囲】
1. （１）情報を記憶するメモリとディジタル・データ処理
   システムを制御するプロセッサ手段とを含むディジタル
   ・データ処理システムにおけるシステム・バスに接続さ
   れる相互接続装置において、前記相互接続装置が前記シ
   ステム・バスを介したメモリと外部バスを介した外部装
   置間で情報を転送し、前記外部バスが、前記プロセッサ
   手段からの指令に応答して、情報信号を転送する両方向
   情報転送回線と、方向制御信号を転送する逆並列単一方
   向方向制御回線と、同期信号を転送する逆並行単一方向
   同期制御回線とを含み、前記相互接続装置が、 （イ）前記メモリに又はそれから情報を転送すべく前記
   システムに接続されたシステム転送手段と、 （ロ）前記外部バスを介して情報を伝送、受信すべく前
   記外部バスに接続された手段を含み、更に ｉ）前記システム転送手段と前記情報転送回線間で情報
   を転送すべく前記情報転送回線 に接続され、且つ前記システム転送手段に 接続される情報転送手段と、 ｉｉ）前記情報転送回線を介して情報の転送方向を識別
   すべく前記回線の一回線上で信号 を伝送し、且つ前記回線の他の回線上で信 号を受信するために前記方向制御回線に接 続される方向制御手段と、 ｉｉｉ）前記情報転送回線を介して情報の転送を同期さ
   せるべく前記回線の一回線上で信号 を伝送し、且つ前記回線の他の回線上で信 号を受信するために前記同期制御回線に接 続される同期制御手段と、 を含む外部装置転送手段と、 （ハ）前記情報転送回線を介して情報を転送する際に前
   記各手段の動作を制御すべく前記情報転送手段と、前記
   方向制御手段と、前記同期制御手段とに接続された制御
   手段であって、更に ｉ）転送方向を識別するために前記方向制御手段が各方
   向制御回線を介して方向制御信 号を伝送及び受信することを可能にする手 段と、 ｉｉ） I 、前記外部装置が前記情報信号を受信するこ
   とを可能にするために情報が前 記外部装置に転送中であると前記方向 制御信号が示したときに前記情報転送 回線を介して情報信号が転送中である ことと、 II、情報が前記外部装置から転送中であ ると前記方向制御信号が示したときに 情報信号が前記情報転送回線から受信 されていることと を識別するために、前記同期制御手段が同 期制御信号を伝送することを可能にする手 段とを含む制御手段と を含むことを特徴とする相互接続装置。
2. （２）前記外部バスが、制御情報信号及び同期制御信号
   を転送する単一方向逆並行回線を更に含み、且つ前記相
   互接続装置が更に、 （イ）前記制御情報転送回線の各々を介して制御情報信
   号を伝送及び受信すべく前記制御情報信号転送回線に接
   続された制御情報転送手段と、 （ロ）前記同期制御信号転送回線の各々を介して同期制
   御信号を伝送及び受信すべく前記同期制御信号転送回線
   に接続された制御同期手段とを含み、 （ハ）前記制御手段が更に前記制御情報転送手段と前記
   制御同期手段とに接続され、更に ｉ）前記外部装置が前記制御情報信号の受信を可能にす
   ため、前記制御情報転送手段が 前記各制御情報転送回線を介して情報を制 御することを可能にし、且つ前記制御同期 手段が前記同期制御信号転送回線の一つを 介して同時制御同期信号を伝送することを 可能にする手段と、 ｉｉ）対応する同期制御信号転送回線を介して前記制御
   同期手段による同期信号の受信に 応答して、前記制御情報転送手段が他の制 御情報転送回線を介して制御情報信号を受 信することを可能にする手段とを含む ことを特徴とする特許請求の範囲第１項に記載の外部装
   置。
3. （３）外部バスを介してデータ処理システムとの間で情
   報を転送すべくディジタル・データ処理システムに接続
   された外部装置において、 前記外部バスが、前記プロセッサ手段からの指令に応答
   して、情報信号を転送する両方向情報転送回線と、方向
   制御信号を転送する逆並列単一方向方向制御回線と、同
   期信号を転送する逆並行単一方向同期制御回線とを含み
   、前記外部装置が、 （イ）前記外部バスを介して情報を伝送、受信すべく前
   記外部バスに接続された手段を含み、更に ｉ）前記システム転送手段と前記情報転送回線間で情報
   を転送すべく前記情報転送回線 に接続され、且つ前記システム転送手段に 接続される情報転送手段と、 ｉｉ）前記情報転送回線を介して情報の転送方向を識別
   すべく前記回線の一回線上で信号 を伝送し、且つ前記回線の他の回線上で信 号を受信するために前記方向制御回線に接 続される方向制御手段と、 ｉｉｉ）前記情報転送回線を介して情報の転送を同期さ
   せるべく前記回線の一回線上で信号 を伝送し、且つ前記回線の他の回線上で信 号を受信するために前記同期制御回線に接 続される同期制御手段と、 を含む外部装置転送手段と、 （ロ）前記情報転送回線を介して情報を転送する際に前
   記各手段の動作を制御すべく前記情報転送手段と、前記
   方向制御手段と、前記同期制御手段とに接続された制御
   手段であって、更に ｉ）転送方向を識別するために前記方向制御手段が各方
   向制御回線を介して方向制御信 号を伝送及び受信することを可能にする手 段と、 ｉｉ） I 、前記外部装置が前記情報信号を受信するこ
   とを可能にするために情報が前 記外部装置に転送中であると前記方向 制御信号が示したときに前記情報転送 回線を介して情報信号が転送中である ことと、 II、情報が前記外部装置から転送中であ ると前記方向制御信号が示したときに 情報信号が前記情報転送回線から受信 されていることと を識別するために、前記同期制御手段が同 期制御信号を伝送することを可能にする手 段とを含む制御手段と を含むことを特徴とする外部装置。
4. （４）前記外部バスが、制御情報信号及び同期制御信号
   を転送する単一方向逆並行回線を更に含み、且つ前記相
   互接続装置が更に、 （イ）前記制御情報転送回線の各々を介して制御情報信
   号を伝送及び受信すべく前記制御情報信号転送回線に接
   続された制御情報転送手段と、 （ロ）前記同期制御信号転送回線の各々を介して同期制
   御信号を伝送及び受信すべく前記同期制御信号転送回線
   に接続された制御同期手段とを含み、 （ハ）前記制御手段が更に前記制御情報転送手段と前記
   制御同期手段とに接続され、更に ｉ）前記外部装置が前記制御情報信号の受信を可能にす
   ため、前記制御情報転送手段が 前記各制御情報転送回線を介して情報を制 御することを可能にし、且つ前記制御同期 手段が前記同期制御信号転送回線の一つを 介して同時制御同期信号を伝送することを 可能にする手段と、 ｉｉ）対応する同期制御信号転送回線を介して前記制御
   同期手段による同期信号の受信に 応答して、前記制御情報転送手段が他の制 御情報転送回線を介して制御情報信号を受 信することを可能にする手段とを含む ことを特徴とする特許請求の範囲第３項に記載の外部装
   置。