JPS6311061A - 交流電力制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、交流電源と負荷との間に挿入された双方向性
の電流制御素子の導通期間を制御することによって負荷
へ供給される交流電力を制御するようにした交流電力制
御装置に関するものである。

［従来の技術］ 従来、この種交流電力制御装置の一例としての調光装置
では、電流制御素子（例えばトライアック）の導通期間
を制御する制御回路は、トリガ素子（例えばダイアック
）と、このトリガ素子に結合したＣＲ時定数回路とで構
成されていた。

［発明が解決しようとする問題点］ このように、従来の制御回路はＣＲ時定数回路のような
アナログ回路を主体として構成されていたので、制御回
路の組立が煩雑になるとともに小型化に限界があり、し
かもＣＲ時定数回路の時定数が交流電源の正の半サイク
ルと負の半サイクルとで相違したり、電圧変動の影響を
受けるため。

正確かつ広範囲な調光ができないという問題点があった
。

本発明は上述の問題点に鑑みなされたもので。

制御回路をディジタル回路で構成し、組立の簡単化と構
造の小型化を可能とし、しかも正確かつ広範囲な交流電
力制御を可能とした交流電力制御装置を提供することを
目的とするものである。

［問題点を解決するための手段］ 本発明は、交流電源と負荷との間に挿入された双方向性
の電流制御素子の導通期間を制御回路から出力するトリ
ガのタイミングで制御するようにした交流電力制御装置
において、前記制御回路を、制御データ設定回路と、前
記交流電源のゼロクロス点を検出するゼロクロス検出回
路と、このゼロクロス検出回路で検出したゼロクロス点
からのクロックパルス数を計数するカウンタと、このカ
ウンタの出力データと前記制御データ設定回路の制御デ
ータとを比較して、その一致出力を前記電流制御素子へ
のトリガとする一致回路とで形成してなることを特徴と
するものである。

［作用コ ｎ（例えば１６）段階の電力制御をするものとすると、
クロックパルスの周波数は交流電源（例えば５０）１ｚ
）の正負の半サイクルをｎ段階に区分可能な周波数（例
えば１６００Ｈｚ）に設定する。ここで、制御データ設
定回路の制御データをｋ　（ｋ二〇、１．２−ｎ−１）
に設定したとすると、カウンタが正負の半サイクル毎に
ゼロクロス点から計数を開始し、この計数値がｋになる
と一致回路の出力側に一致出力が現われ、この一致出力
が電流制御素子をトリガして導通状態にするので負荷に
交流電源が供給される。

すなわち制御データには交流電源のゼロクロス点から電
流制御素子が導通状態になるまでの非導通期間を与える
。したがって負荷への供給電力はｎ段階に制御され、に
＝０のときは負荷への供給電力が最大となり、ｋ＝ｎ−
１のときは負荷への供給電力が最小となる。

［実施例］ 第１図は本発明の実施例を示すもので、この図において
、（１）は交流電源である。前記交流電源（１）には電
流制御素子としてのトライアック（２）の主電極Ｔｉ、
Ｔ、を介して負荷としての電球（３）が接続されている
。前記トライアック（２）の主電極ＴＬとゲート電極Ｇ
との間には抵抗（４）が挿入されている。（５）は前記
トライアック（２）のゲート電極Ｇに制御されたタイミ
ングでトリガを出力する制御回路で、この制御回路（５
）は、制御データ設定回路（６）と、前記交流電源（１
）の電圧のゼロクロス点を検出するゼロクロス検出回路
（７）と、クロックパルス発生回路（８）と、前記ゼロ
クロス検出回路（７）からの検出出力でリセットされる
とともに前記クロックパルス発生回路（８）からナンド
回路（９）を介して入力するクロックパルスを計数する
１６進（これに限るものでないが）のカウンタ（１０）
と。

前記制御データ設定回路（６）の制御データｒＤ、Ｄ。

Ｄ、Ｄ、Ｊと前記カウンタ（１０）の出力データｒｃ、
ｃ。

Ｃ１Ｃ６」をビット反転したデータとを比較して、その
一致出力を前記ナンド回路（９）の他方の入力側に出力
するとともに、一致出力の反転出力を前記トライアック
（２）のゲート電極Ｇに出力する一致回路（１１）とか
らなっている。前記制御データ設定回路（６）は、制御
データを入力するためのキースイッチからなる入力回路
（１２）と、この入力回路（１２）からの入力値をエン
コードして、４ビットバイナリ信号からなる制御データ
ｒｏ、Ｄ２Ｄ、ＤｏＪとして出力するマイコン（１３）
とからなっている、前記一致回路（１１）は、前記制御
データｒＤ、　Ｄ、　Ｄ、　Ｄ。」と前記カウンタ（１
０）の出力データｒＣ，Ｃ２Ｃ１Ｇ。」をビット反転し
たデータとをビット毎に比較するエクスクルーシブ・オ
ア回路（１４）　（１５）　（１６）　（１７）と、こ
れらのエクスクルーシブ・オア回路（１４）　（１５）
（１６）　（１７）の出力側に結合されたナンド回路（
１８）とからなっている。

つぎに、前記実施例の作用について第２図を併用して説
明する。説明の便宜上、１６段階の調光制御をする場合
について説明する。このとき、クロツクパルス発生回路
（８）のパルス周波数は、交流電源（１）の半サイクル
を１６段階に区分可能な周波数にする。例えば、交流電
源（１）の周波数を５０Ｈｚとすると、パルス周波数は
２　Ｘ　５０　Ｘ　１６　Ｘ　２′（ｍ＝ｏ、　１゜２
・・・）となる。説明の便宜上、ｍ＝０とし、クロック
パルス発生回路（８）のパルス周波数を１６００Ｈｚと
する。なお、ｍを適当に選定してマイコン（１３）内で
分周して得たマシンサイクル等を利用するようにすれば
、クロックパルス発生回路（８）を独立して設ける必要
がなくなる。いま、１６段階のうち、明るい方から６段
階目の調光制御をするものとすると、入力回路（１２）
のキースイッチを５回押圧して制御データｒ　Ｄ　ａ　
Ｄ　２　Ｄ　１Ｄ　０ＪをｒｏｌｏｌＪ（１６進数表示
で５８）に設定する。さて、５〇七交流電源（１）の電
圧が、第２図（ａ）に示すように、ｔｌ、１．．１．時
にそれぞれゼロクロス点になるものとすると、ゼロクロ
ス検出回路（７）からは同図（ｂ）に示すようにｔｌ、
ｔ、、ｔ６時にそれぞれ検出パルスを出力する。一方、
クロックパルス発生回路（８）は第２図（Ｃ）に示すよ
うに、　１６００Ｈｚのクロックパルスを出力している
。

二のため、カウンタ（１０）は、ｔ１時における検出パ
ルスでリセットされてクロックパルスの計数を開始し、
その出力データｒｃ、ｃ、ｃ工Ｃｏ　Ｊはクロックパル
スカウント毎にｒｏｏｏｏＪ、ｒｏｏｏＩＪｒＱＱＩＱ
Ｊ・・・とカウントアツプする。すなわち、カウンタ（
１０）の出力データは第２図（ｄ）に示すように１６進
数表示で０１１、ＩＨ１２Ｈ１・・・となる。ｔ２時に
至ってカウンタ（１０）の出力データｒＣ３Ｃ２Ｃ１Ｃ
，Ｊが制御データｒｏ１０１Ｊ（５Ｈ）に等しくなると
、一致回路（１１）のエクスクルシーブ・オア回路（１
４）　（１５）　（１６）　（１７）の入力側がそれぞ
れ「０」と「１」または「１」と「０」になる。このた
め、一致回路（１１）の出力側がｒＱＪとなリナンド回
路（９）を非導通状態にしてｔ２時以降カウンタ（１０
）の出力データを第２図（ｄ）に示すようにｒｏｌｏｌ
Ｊ　（５Ｈ）に固定するとともに、トライアック（２）
のゲート電極Ｇに同図（ｅ）に示すようなトリガ信号「
１」を送出する。このため、ｔ２時にトライアック（２
）が非導通状態から導通状態に変わり、第２図（ｆ）に
示すように、電球（３）に交流電源（１）の電圧が印加
されて電球（３）が点灯状態になる。このｔ２時以降、
一致回路（１１）の出力「０」によってカウンタ（１０
）の出力データはｒｏｌｏｌＪ（５Ｈ）に固定され、ト
ライアック（２）のゲート電極Ｇにはトリガ信号「１」
が送出され続けているので、従来パルス幅の小さいトリ
ガ信号でトライアックをトリガするときに生じていたミ
ストリガが生じにくい。

ｔ１時の正の半サイクルから負の半サイクルへ変化する
ゼロクロス点に至ると、ゼロクロス検出回路（７）から
第２図（ｂ）に示すような検出パルスが出力し、カウン
タ（１０）をリセットする。このためカウンタ（１０）
の出力データｒＣ，Ｃ２Ｃ，ＣＯＪは第２図（ｄ）のよ
うにｒｏｏｏｏＪ　（ＯＨ）となり、一致回路（１１）
の出力が「０」から「１」に変化するので、ナンド回路
（９）が導通状態となり、カウンタ（１０）はクロック
パルスの計数を開始するとともに、トライアック（２）
のゲート電ｐｉＧへのトリガ信号「１」が第２図（ｅ）
のようになくなり、トライアック（２）が非導通状態に
なり、電球（３）が点灯状態から消灯状態へ変化する。

ｔ４時に至って、カウンタ（１０）の出力データ「Ｃ３
Ｃ＊　Ｃｘ　Ｃａ　Ｊが制御データｒｏ１０１Ｊ　（５
Ｈ）に等しくなると、前記ｔ２時と同様にして一致回路
（１１）の出力側がｒｌＪから「０」に変化する。この
ため、ナンド回路（９）が非導通状態になってｔ４時以
降カウンタ（１０）の出力データがｒｏｌｏｌＪに固定
され、ｔ４時にトライアック（２）がトリガされ、導通
状態となり、第２図（ｆ）に示すように電球（３）には
電源電圧が印加され消灯状態から点灯状態に変化する。

ｔ６時の負の半サイクルから正の半サイクルへ変化する
ゼロクロス点に至ると、ゼロクロス検出回路（７）から
の検出パルスでカウンタ（１０）がリセットされて新た
にクロックパルスの計数を開始し。

前記ｔ１時と同様にして電球（３）は点灯状態から消灯
状態に変化する。

第２図（ｅ）　（ｆ）においてｔ１時からｔ２時まで、
およびｔ１時からｔ４時までの期間をＴとすると、この
Ｔ１はトライアック（２）の非導通期間すなわち電球（
３）の消灯期間を示し、ｔ２時からｔ３時まで、および
ｔ４時からむ９時までの期間をＴ２とすると、このＴ２
はトライアック（２）の導通期間すなわち電球（３）の
点灯期間を示し、交流電源（１）の周波数が５０１（ｚ
のときは すなわち、Ｔ１は、制御データ’　Ｄ　３　Ｄ　２　Ｄ
　Ｉ　Ｄ　ｏ　Ｊによって決定し、このｒＤ、Ｄ、Ｄ、
Ｄ、ＪがｒｏｏｏｏＪ　（ＯＨ）のときは最小となり（
最も明るい状態）、「１１１１」（Ｆｌ（）のときは最
大となり（最も暗い状態）、この最小と最大の間が両者
を含めて１６段階に区分される（１６段階の調光制御が
可能になる）。

前記実施例では、クロックパルス発生回路（８）のパル
ス周波数を１６００Ｈｚとしたが、これを３２００Ｈｚ
または６４００Ｈｚとしたときは、３２進または６４進
のカウンタを用い、この３２進または６４進のカウンタ
の５ビツトまたは６ビツトのバイナリ信号出力「Ｄ４Ｄ
、Ｄ２Ｄより。」またはｒ　Ｄ　ｓ　Ｄ　４　Ｄ　ｓ　
Ｄ　２Ｄ　１Ｄ　ａ　Ｊの上位桁４ビットｒＤ、Ｄ、Ｄ
、Ｄｌ」またはｒＤ、Ｄ４Ｄ、Ｄ２」をカウンタの出力
データとすればよい。

前記実施例では、調光装置について説明したが、その他
の交流電力制御装置についても本発明を利用できること
勿論である。

［発明の効果］ 本発明による交流電力制御装置は、上記のように、電流
制御素子をトリガするタイミングを制御する制御回路を
ディジタル回路を主体として構成したので、ＬＳＩ化が
可能となり、組立の簡単化および構造の小型化を図るこ
とができる。さらに、制御回路のカウンタは、交流電源
のゼロクロス点からのクロックパルス数をカウントする
ので、カウンタの出力データは交流電源の正負の半サイ
クルのいずれにおいても正確である。そして、このカウ
ンタの出力データと制御データ設定回路の制御データと
を一致回路で比較し、その一致出力で電流制御素子をト
リガするので制御データの設定を変えることによって広
範囲の電力制御が可能になる。したがって正確かつ広範
囲の電力制御をすることができる。

【図面の簡単な説明】

第１図は本発明による交流電力制御装置の一実施例を示
すブロック図、第２図は本発明の詳細な説明するタイム
チャートである。 （１）・・・交流電源、（２）・・・トライアック（電
流制御素子）、（３）・・・電球（負荷）、　（５）・
・・制御回路、（６）・・・制御データ設定回路、（７
）・・・ゼロクロス検出回路、（８）・・・クロックパ
ルス発生回路、（１０）・・・カウンタ、（１１）・・
・一致回路。

Claims (3)

【特許請求の範囲】
1. （１）交流電源と負荷との間に挿入された双方向性の電
   流制御素子の導通期間を制御回路から出力するトリガの
   タイミングで制御するようにした交流電力制御装置にお
   いて、前記制御回路を、制御データ設定回路と、前記交
   流電源のゼロクロス点を検出するゼロクロス検出回路と
   、このゼロクロス検出回路で検出したゼロクロス点から
   のクロックパルス数を計数するカウンタと、このカウン
   タの出力データと前記制御データ設定回路の制御データ
   とを比較して、その一致出力を前記電流制御素子へのト
   リガとする一致回路とで形成してなることを特徴とする
   交流電力制御装置。
2. （２）電流制御素子はトライアックとしてなる特許請求
   の範囲第１項記載の交流電力制御装置。
3. （３）一致回路は、カウンタの出力データと制御データ
   設定回路の制御データとをいずれか一方をビット反転し
   て対応するビット毎に比較する複数のエクスクルーシブ
   ・オア回路と、これらのエクスクルーシブ・オア回路の
   出力側に結合されたナンド回路とからなる特許請求の範
   囲第１項または第２項記載の交流電力制御装置。