JPS631127A - 受信デ−タのクロツク抽出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 複数のトランスミッタから同期して送出されたデータを
レシーバで受信し、その受信データからディジタルＰＬ
Ｌ回路によりクロックを抽出する方式において、ディジ
タルＰＬＬ回路のクロック発生器の発生するクロックを
、受信データの各ビットの中心点を基準にして同期させ
る様にする。

これにより、各トランスミッタからの各データの伝送遅
延時間差や伝送途中に生じる波形歪等により受信データ
の各ビットの立上り及び立下り時点が変動しても、受信
データより安定にクロックを抽出することが出来る。

〔産業上の利用分野〕

本発明は、通信システムにおける受信データのクロック
抽出方式、特に、複数のトランスミッタが基準のタイミ
ングに同期したタイミングで送出したデータを受信し、
それよりディジタル位相同期ループ回路（以下、ディジ
タルＰ　Ｌ　Ｌ　（Ｐｈａｓｅ−Ｌｏｏｋｅｄ　Ｌｏｏ
ｐ　）回路という）を用いて安定にクロックを抽出する
場合に好適な受信データのクロック抽出方式に関する。

〔従来の技術〕

通信システムにおいては、複数のトランスミッタが基準
のタイミング信号に同期したタイミングで送出したデー
タを受信する場合、受信データよりそのタイミング信号
に同期したクロックを抽出して、受信データ中の各ビッ
トを検出することが行われる。

第５図は、ディジタルＰＬＬ回路を用いた従来の通信シ
ステムにおける受信データのクロック抽出方式を示した
ものである。

第５図において、２０はＣＰＵ等のレシーバで、内部に
クロック抽出用のディジタルＰＬＬ回路２１を備え、基
準のタイミング信号の送信及び各トランスミフタからの
送出データの受信処理を行う。

ディジタルＰＬＬ回路２１において、２１１は位相比較
器であり、２１２はクロック発生器である。

２２、．２２□　、２２３等はデータ端末等のトランス
ミッタで、レシーバ２０より送られた基準のタイミング
信号に同期したタイミングで、各データを共通バス２３
を経由してレシーバ２０に向は送出する。

次に、第５図の動作を、第６図の動作波形図を参照して
説明する。

各トランスミッタ２２．，２２□等からデータをレシー
バ２０に送る場合は、レシーバ２０より基準のタイミン
グ信号に同期したデータが各トランスミッタ２２．，２
２□等に送られる。

各トランスミッタ２２＋−２２□等は、レシーバ２０よ
り送られた基準のタイミング信号に同期したタイミング
で、それぞれのデータを共通バス２３を経由してレシー
バ２０に向は送出する。

レシーバ２０と各トランスミフタ２２．，２２□等の間
には距離差がある為、タイミング信号及び各送出データ
は、各距離差に応じて異なった伝送遅延を生じる。この
結果、各トランスミッタ２２゜２２□等から送出された
各データがレシーバ２０に受信されるタイミングは、第
６図に示す様に異なったものとなる。

第６図（ａｌは、レシーバ２０に受信されたトランスミ
ッタ２２１の送出データ（ＤＴｌ）を示したものであり
、同図（ｂ）は、同じくレシーバ２０に受信されたトラ
ンスミフタ２２□の送出データ（Ｄ’ｒｚ）を示したも
のである。

従って、レシーバ２０には、第６図（ｃ）に示す様に、
送出データＤＴ、及びＤＴｔ等が合成されたデータ（受
信データＤＲ）が受信されることになる。

レシーバ２０内のディジタルＰＬＬ回路２１において、
位相比較器２１１は、入力された受信データＤＲの各ビ
ットとクロック発生器２２からのクロックＣＬ（第６図
（ｄ）参照）の立上りの位相を比較し、両者の位相差（
Δφ１．Δφ２等）に対応した周波数制御信号ＣＳを発
生してクロック発生器２２に加える。

、　　クロック発生器２２は、入力された周波数制御信
号Ｃ８に基づいてその発生するクロックＣＬの発生周期
を制御し、受信データＤＲとクロックＣＬの位相を同期
させる。

これにより、クロック発生器２２からは、受信データＤ
Ｒと周波数及び位相の両者において同期したクロックＣ
Ｌが発生される。このクロックＣＬを取り出すことによ
り、受信データＤＲの各ビット抽出用のクロック信号を
得ることが出来る。

ディジタルＰＬＬ回路２１は、送信データＤＲとクロッ
クＣＬの立上りの位相差を検出してＰＬＬ動作を行うの
で、受信データとクロックＣＬの位相差に変動が無けれ
ば、安定なりロックＣＬが発生される。

然しなから、受信データＤＲは、各送出データＤＴ、、
ＤＴ２等が合成されたものである為、各送出データＤＴ
、、Ｄ７２等の受信タイミングに差があると、第６図に
示す様に、送出データＤＴ。

ＤＴ２自体の立上り立下り時点の特性に変動が無い場合
でも、受信データＤＲの立上り及び立下り時点に変動が
生じ、クロックＣＬとの位相差にも変動が生じる様にな
る。

例えば、第６図（ｃ１において、受信データＤＲのビッ
トＢｒｌ、Ｂｒｚ及びＢｒ４の立上り時点は、送出デー
タＤＴ、のビットＢｔｚｙＢｔ＋ｚ及びＢｔ、１ｋ　　
立上り時点と−致するが、受信データＤＲのビットＢ　
ｒ　：ｌの立上り時点は、送出データＤＴ２のビットＢ
ｔ２□の立上り時点と−致する様になる。従って、受信
データＤＲの各ビットとクロックＣＬ、間の位相差Δφ
１〜Δφ４は−致しなくなり、Δφ１　＝Δφ２＝Δφ
４　≠Δφ、となる。

この為、受信データＤＲの立上り時点の位相が変化する
ことになる。

この結果、ディジタルＰＬＬ回路２１が動作して位相制
御が行われ、各送出データ自体の周波数及び位相に変動
が生じていないにも拘らず、クロック発生器２２の発生
するクロックＣＬの位相及・　び周波数に変動が生じ、
安定なりロックを抽出することが出来なくなる。

以上のことは、受信データＤＲ及びクロックＣＬの立下
り特性を利用して位相同期制御を行う場合にも、同様に
生じる現象である。

〔発明が解決しようとする問題点〕

従来の通信システムにおける受信データのクロック抽出
方式においては、受信データＤＲとクロックＣＬの立上
り又は立下り時点の位相差を検出して位相同期制御を行
っていた。

この為、各トランスミッタの送出データ間に存する伝送
遅延時間差により、受信データの各ビットの立上り又は
立下り時点に変動が生し、各トランスミンクの送出デー
タ自体には周波数及び位相変動が無にも拘らず、ディジ
タルＰＬＬ回路が動作してその発生するクロックの位相
や周波数が変動し、安定なりロックが抽出できなくなる
という問題があった。又、各送出データが伝送途中にお
いて、波形歪、ジッタ、符号量干渉等を受けて波形歪が
生じ、受信データの立上り及び立下り特性に変化が生じ
た場合にも、同様に安定なりロックが抽出できなくなる
という問題があった。

本発明は、各トランスミッタの送出データ間に依存する
伝送遅延時間差や伝送途中に生じる波形歪等により、レ
シーバに受信されたデータの各ビットの立上り及び立下
り時点に変動が生じても、その変動による影否を低減し
、安定なりロックを抽出することが出来る様にした通信
システムにおけるクロック抽出方式を提供することを目
的とする。

〔問題点を解決する為の手段〕

本発明は、受信データの各ビットの立上り又は立下り時
点に変えて、各ビットの中心点を基本にしてディジタル
ＰＬＬ回路の発生するクロックＣＬと位相同期を行う様
にすることにより、受信データの各ビットの立上り又は
立下り時点に変動が生じても、各ビット中心点の位相変
動量を低減して安定なりロックの発生及び抽出を可能に
したものである。

以下、従来の受信データのクロック抽出方式における前
述の問題点を解決する為に本発明が講じた手段を、第１
図を参照して説明する。

第１図は、本発明の基本構成をブロック図で示したもの
である。

第１図において、１０はレシーバで、内部にクロック抽
出用のディジタルＰＬＬ回路１１を備え、タイミング信
号の送信及び各トランスミッタから送出されたデータの
受信処理を行う。

１２、．１２□　、１２１等はトランスミッタで、レシ
ーバ１０より送られたタイミング信号に同期したタイミ
ングでそれぞれデータをレシーバ１０に送出する。

１３は共通バスで、タイミング信号や各データが伝送さ
れる。

ディジタルＰＬＬ回路１１において、１１１は位相差情
報信号発生手段で、受信データＤＲの各ビットの中心点
とクロック発生器の発生するクロックＣＬの位相差情報
を含んだ位相差情報信号を発生する。

１１２は位相比較器で、位相差情報信号発生手段１１１
から入力された位相差情報信号より受信データＤＲの各
ビットの中心点とクロック発生器の発生するクロックＣ
Ｌの位相差に対応した周波数制御信号ＣＳを発生する。

１１３はクロック発生器で、入力された周波数制御信号
ＣＳに従って発生周期が制御されるクロックＣＬを発生
する。

この様にして構成された位相差情報信号発生手段１１１
、位相比較器１１２及びクロック発生器１１３は、ＰＬ
Ｌを形成する。

〔作　用〕

第１図の作用を、第２図の動作波形図を参照して説明す
る。

各トランスミフタ１２．，、１２２等からデータをレシ
ーバ１０に送る場合は、レシーバ１０より基準のタイミ
ング信号に同期したデータが各トランスミッタ１２．，
、１２２等に送られる。

各トランスミッタ１２１，、１２２等は、この基準のデ
ータに同期したタイミングで、それぞれのデータを共通
バス１３を経由してレシーバ１０に向は送出する。

レシーバ１０と各トランスミッタ１２Ｉ　、１２！等の
間には距離差がある為、基準のタイミング信号や各送出
データは、各距離差に応じて異なった伝送遅延を生じる
。この結果、各トランスミッタ１２１．１２．等から送
出された各データがレシーバ１０に受信されるタイミン
グは、第２図に示す様に異なったものとなる。

第２図（ａｌは、レシーバ１０に受信されたトランスミ
ッタ１２．の送出データ（ＤＴ＋　）を示したものであ
り、同図（ｂ）は、同じくレシーバ１０に受信されたト
ランスミッタ１２□の送出データ（ＤＴ２）を示したも
のである。

従って、レシーバ１０には、第２図ｆｃ）に示す様に、
送出データＤＴ、及びＤ７２等が合成されたデータ（受
信データＤＲ）が受信されることになる。

受信データＤＴが人力されると、位相差情報信号発生手
段１１１は、受信データＤＲの各ビットの中心点とクロ
ック発生器１１３の発生するクロックＣＬの位相差情報
を含んだ位相差情報信号を発生し、位相比較器１１２に
人力する。

位相比較器１１２は、この位相差情報信号より受信デー
タＤＲの各ビットの中心点とクロックＣＬの位相差に対
応した周波数制御信号ＣＳを発生して、クロック発生器
１１３に入力する。

クロック発生器１１３は、入力された周波数制御信号Ｃ
８に基づいて、その発生するクロックＣＬの発生周期を
制御する。

この様にすることにより、位相差情報信号発生手段１１
１、位相比較器１１２及びクロック発生器１１３はＰＬ
Ｌを構成するので、クロック発生器１１３の発生するク
ロックＣＬは、受信データＤＲの各ビットの中心点を基
準にして受信データＤＲの位相及び周波数と同期する。

次に、本発明に係るクロック抽出方式と第５図に示した
従来のクロック抽出方式により抽出されたクロックの安
定性を対比して説明する。

いま、第２図において、各送出データＤ”ｒ’＋。

Ｄ　Ｔ　ｚの各ビット幅をＴＷ、送出周期をＴｏ、送出
データＤＴ、とり、Ｔｚがレシーバ１０に受信されたタ
イミングの差をΔφとする。

そうすると、受信データＤＲの立上り時点の周期は、第
２図（ｄ）に示す様に、Ｔｏ−Ｔｏ＋Δφ−ＴＯ−Δφ
−ＴＯと変化する。

一方、受信データＤＲの中心点の周期は、第２図（ｅ）
ニ示す様に、Ｔｏ＝（Δφ／２）−Ｔｏ＋Δφ−Ｔｏ−
（Δφ／２）＝Ｔｏと変化する。即ち、ビット幅に変化
があるときの位相変動量は、従来のクロック抽出方式の
１／２に低減している。

従って、クロックＣＬが受信データＤＲの立上り時点に
同期する従来のクロック抽出方式では、クロックＣＬの
同期が、Ｔｏ−４Ｔｏ＋Δφ→Ｔ。

−Δφ−Ｔｏと変動するのに対し、本発明に係るクロッ
ク抽出方式では、クロックＣＬの周期は、Ｔｏ−（Δφ
／２）−Ｔｏ＋Δφ−Ｔｏ−（Δφ／２）＝Ｔｏ−（Δ
φ／２）と変動するので、そのビット幅に変化があると
きの位相変動量は従来のクロック抽出方式の１／２に低
減する。

この様に、本発明のクロック抽出方式によれば、受信デ
ータのビット幅に変化が生じた場合の抽出クロックの位
相変動量を従来のクロック抽出方式の１／２に低減させ
ることが出来るので、安定なりロックを抽出することが
出来る。

又、受信データＤＲの立上り及び立下り特性が劣化する
と、その立上り及び立下り時点が変化するので、従来の
クロック抽出方式によれば、この様に受信データＤＲに
波形歪が生じた場合にも抽出されるクロックの位相及び
周波数は変動することになる。

然しなから、受信データＤＲの立上り及び立下り特性が
劣化してもその中心点の位置は殆んど変化しないので、
本発明のクロック抽出方式によれば、受信データＤＲに
波形歪が生じた場合にも、変動の少ない安定なりロック
を抽出することが出来る（この点について、実施例の説
明の項において詳述する）。

〔実施例〕

本発明の実施例を、第２図〜第４図を参照して説明する
。

第３図は、本発明の一実施例の構成のブロック説明図、
第４図は同実施例の動作波形図である。

第２図については、既に説明した通りである。

（Ａ）実施例の構成 第３図において、レシーバ１０、トランスミッタ１２８
，、１２２等、共通バス１３、ディジタルＰＬＬ回路、
位相差情報信号発生手段１１１、位相比較器１１２、ク
ロック発生器１１３については、第１図で説明した通り
である。

位相差情報信号発生手段１１１において、１１１ａはス
ライサで、−定閾値ＴＨにより受信データをスライスし
て波形整形を行い、整形受信データＤＲ３を発生する。

１１１ｂは立上りエツジ検出器で、整形受信データＤＲ
３の立上り即ち受信データの立上りエツジを検出する。

１１１ｃは立下りエツジ検出器で、整形受信データＤＲ
Ｓの立下り即ち受信データの立下りエツジを検出して、
立下りエツジ検出信号を位相検出回路１１２に入力する
。

１１１ｄは第１のカウンタで、立下りエツジ検出器１１
１ｂからの立上りエツジ検出信号でリセットされた後、
外部クロックａ（図示せず）から供給された外部クロッ
クＣＬＫをカウントする。

Ｒはリセット端子である。

１１１ｅはインバータで、第１のカウンタ１１１ｄの出
力を反転する。

１１１ｒは第１のカウンタ１１１ｄと同じ桁数を持った
第２のカウンタで、セット端子Ｓ、ロード端子り及びキ
ャリー出力端子ＣＯを備えている。

ロード端子りにクロック発生器１１３からのクロックＣ
Ｌが加えられたときに、セット端子Ｓに入力されている
第１のカウンタ１１１ｄの出力の反転値が第２のカウン
タ１１１ｆにロードされ、カウントアンプするとキャリ
ー端子ＣＯよりキャリー（同じくｃｏで表す）を出力し
て、位相比較器１１２に人力する。

（Ｂ）実施例の動作 レシーバ１０によるタイミング信号の送出、各トランス
ミッタ１２．，１２２等によるデータＤＴ、、ＤＴ、等
の送出、レシーバ１０内のディジタルＰＬＬ回路１１に
よる受信データＤＲからのクロック抽出動作は、前記〔
作用〕の項で説明した動作内容と同じであるので、以下
、ディジタルＰＬＬ回路１１におけるＰＬＬ動作を中心
に、且つ受信データＤＲの立上り及び立下り特性に劣化
が生じた場合のクロック抽出方式を中心に説明する。

いま、第４図！８＋に示すビ・ノド幅ｔｗのビットから
なる受信データＤＲが、伝送途中において歪を受け、同
図（ｂ）に示す様に立上り及び立下り特性が劣化した受
信データＤＰＩとなって入力されたとする。

スライサ１１１ａは、入力受信データＤＰＩを一定闇値
ＴＨでスライスして波形整形を行い、同図（ｃ１に示す
整形受信データＤＲ３を発生する。

立上りエツジ検出器１１１ｂは、整形受信データＤＲ３
即ち受信データＤＰＩの立上りエツジを検出し、第４図
（ｄｌに示す様に時点Ｔ１において立上りエツジ検出信
号ＥＧａを発生して第１のカウンタ１１１ｄのリセット
端子Ｒに入力する。Ｔ。

は、受信データＤＲの立上り時点である。

−方、立下りエツジ検出器１１１Ｃは、整形受信データ
ＤＲ３即ち受信データＤＲＩの立下りエツジを検出し、
第４図（ｅｌに示す様に時点Ｔ４において立下りエツジ
検出信号ＥＧｂを発生して位相比較器１１２に入力する
。

第１のカウンタ１１１ｄは、立上りエツジ検出信号ＥＧ
ａを受けると、それまでのカウント値をリセットし、新
たに外部のクロックＣＬＫのカウントを開始する。

第１のカウンタ１１１ｄのカウント値を表す各ビット信
号は、インバータ１１１ｅで反転されて第２のカウンタ
１ｌｌｆのセット端子Ｓに人力される。

いま、整形受信データＤＲ３の立上りエツジの時点Ｔ１
からｔａの時点Ｔ２において、第４図（ｆｌに示す様に
、クロック発生器１３のクロックＣＬが、第２のカウン
タ１１１ｆのロード端子りに入力されたとすると、第１
のカウンタ１１１ｄがｔａ時間にカウントしたカウント
値の反転値が、第２のカウンタ１１１ｆにセットされる
。

例えば、第１及び第２のカウンタ１１１ｄ及び１１１ｆ
の桁数が４桁であり、ｔａ時間における第１のカウンタ
１１１ｄのカウント値が“０１１１　　（＝７）　　”
であったとすると、第２のカウンタ１１１ｆには、その
各ビットがインバータ１１１ｅによって反転された“１
０００　　（＝８）”がセットされる。

第２のカウンタ１１１ｆは、セントされたカウント値に
外部クロックＣＬＫのカウント値を加算して行き、カウ
ントアツプするとそのカウントアツプ時点Ｔ、において
、第４図（沿に示す様にキャリーＣｏを発生し位相比較
器１１２に人力する。

例えば、前述の様に“１０００（＝８）　　”がセット
された場合、外部クロックＣＬＫを７個カウントすると
“１１１１”となり、キャリーＣｏが発生されて、位相
比較器１１２に入力される。

この様にして発生された、整形受信データＤＲ８の立下
り検出信号ＥＧｂとキャリーＣｏの位相情報は、次に説
明する様に、受信データＤＰＩの中心点とクロック発生
器１１２の発生するクロックＣＬ間の位相情報を含んで
いる。

いま、第１のカウンタ１１１ｄが０桁で、時間ｔａＯ間
のカウント値をＸとすると、インバータ１１１ｅで反転
された一又一は、Ｘの１の補数となるので、 Ｙ＝　（２吋’　　−１）　　−Ｘ　　・・・・・・　
（１１で表される。従って、第２のカウント１１１ｆが
キャリーＣＯを発生するまでのカウント値をＹとすると
、次の（２）式の関係が成立する。

Ｘ＋Ｙ＝２”’　−１・・・・・・　（２）＋１）及び
（２）式より、 Ｙ＝Ｘ　　　　　　　　・・・・・・　（３）となる。

もし、第２のカウンタ１１１ｆにＸの２の補数、即ち（
２”’−Ｘ）がセットされる様にすれば、正しく　Ｘ＝
Ｙとすることが出来る。以下、Ｘ＝Ｙであるとする。従
って、クロックＣＬが第２のカウンタ１１１ｒにロード
された時点Ｔ２からキャリーＣｏの発生時点Ｔ３までの
時間はｔａとなる。

次に、受信データＤＲのビットの中心点即ち受信データ
ＤＰＩのビットの中心点とクロックＣＬの立上りエツジ
との間の時間差をΔｔＣ１受信データＤＲの立上り時点
ＴＯと整形受信データＤＲ３の立上り時点Ｔ１間の時間
をΔｔａ、受信データＲの立下り時点Ｔ、と整形受信デ
ータＤＲ３の立下り時点Ｔ４間の時間をΔｔｂとすると
、ｔｗ＝Δｔａ＋ｔａ＋ｔｂ＋Δｔｂ　・・・・・・　
（４）である。従って、 Δｔ　　ｃ＝　ｔｗ／２−　　（ｔ　　ａ　＋Δｔａ）
＝　　（（ｔｂ−ｔａ）　　＋　　（Δｔｂ−Δｔａ）
）／２　　　　　　　　　・・・・・・　　（５）が得
られる。

ｔ　ｂ　　ｔ　ａ　　（＝Ｔａ　　Ｔ：ｌ　）は、位相
比較器１１２に入力された整形受信データＤＲ３の立下
り検出信号ＥＧｂ及びキャリーＣｏの時間差、即ち位相
差を表す量であるので、前記（５）式から、この２信号
ＥＧｂ及びＣｏの位相関係より、受信データＤＲの中心
点即ち受信データＤＰＩの中心点とクロックＣＬとの位
相関係をヰ★出することが出来る。

位相比較器１１２及びクロック発生器１１３はＰＬＬ制
御動作により、両信号ＥＧｂ及びＣＯの位相差が零、即
ちｔａ＝ｔｂとなる様にクロック発生器１１３の発生す
るクロックＣＬの発生周期を制御する。この結果、 Δｔｃ＝（Δｔｂ−Δｔ　ａ）／２　　・−・・・（６
）となる。

これより、Δｔｂ＝Δｔａなる関係が成立するとき、即
ち、受信データＤＰＩの立上り特性と立下り特性が同じ
様に変化する場合は、Δｔａ及びΔｔｂの大きさが変化
し、ビット幅に変動が生してもΔｔ　ｃ＝Ｑとなる。従
って、クロック発生器１１３の発生するクロックＣＬの
位相に変動は生じないので、安定なりロックＣＬを発生
することが出来る。

ΔｔａとΔｔｂの大きさが−敗しなくても、前記（５）
式から明らかな様に、クロックＣＬの位相変動量はΔｔ
ａとΔｔｂの差の１／２となるので、従来の１／２以下
に低減させることが出来る。

以上説明した様に、本発明によれば、受信データに波形
歪が生じた場合も安定なりロック信号を抽出することが
出来る。

各トランスミッタ１２．，、１２２等からの送出データ
ＤＴ、、ＤＴ、等の伝送遅延時間差により受信データの
立上り時点及びビット幅に変動が生じた場合にも、従来
方式よりも安定にクロックが抽出出来ることは、第２図
で説明した通りである。

なお、第２図においては、送出データがＤＴ。

及びＤＴ２の場合について説明したが、トランスミッタ
が２組よりも多く、従って送出データが２個よりも多く
受信される場合も同様である。

以上本発明の一実施例について説明したが、本発明の各
構成は、この実施例の各構成のものに限定されるもので
はない。

例えば、第２のカウンタ１ｌｌｆ及びインバータ１ｌｌ
ｅの代りにダウンカウンタを用い、クロックＣＬにより
第１のカウンタ１ｌｌｄのカウント値をセットし、ダウ
ンカウントを行ってオール“０”となったときにキャリ
ーＣＯを発生させる様にしてもよい。

又、本発明のクロック抽出方式は、各トランスミッタが
レシーバからのタイミング信号の代りに、ｌ各トランス
ミッタに設けられている共通の基準タイミング信号発生
器とのタイミングに同期してそれぞれのデータを送出す
る場合にも適用することが出来る。

〔発明の効果〕

以上説明した様に、本発明によれば、次の諸効果が得ら
れる。

（イ）各トランスミフタの送出データ間に存する伝送遅
延時間差により、レシーバに受信されたデータの各ビッ
トの立上り及び立下り時点に変動が生じても、その変動
による影響を低減し、受信データより安定なりロックを
抽出することが出来る。

（ロ）受信データの立上り及び立下り特性等の変化によ
って生じるビット幅変動による影響を低減し、受信デー
タより安定なりロックを抽出することが出来る。

【図面の簡単な説明】

第１図・・・本発明の基本構成の説明図、第２図・・・
本発明の動作波形図、 第３図・・・本発明の一実施例の構成の説明図、第４図
・・・同実施例の動作波形図、 第５図・・・従来の受信データのクロック抽出方式の説
明図、 第６図・・・従来の受信データのクロック抽出方式％式
％ 第１図及び第３図において、 １０・・・レシーバ、１１・・・ディジタル位相同期ル
ープ（ディジタルＰＬＬ）回路、１２．．１２□　。 １２□・・・トランスミッタ、１３・・・共通バス、１
１１・・・位相差情報信号発生手段、１１２・・・位相
比較器、１１３・・・クロック発生器。

Claims (1)

1. 【特許請求の範囲】 通信システム中の複数のトランスミッタ（１２＿１、１
   ２＿２等）が基準のタイミング信号に同期したタイミン
   グでそれぞれデータをレシーバ（１０）に送出し、レシ
   ーバ（１０）は内部に設けたディジタル位相同期ループ
   回路（１１）により受信データよりクロックを抽出する
   受信データのクロック抽出方式において、ディジタル位
   相同期ループ回路（１１）が、 （ａ）受信データの各ビットの中心点とクロック発生器
   （１１３）の発生するクロックの位相差情報を含んだ位
   相差情報信号を発生する位相差情報信号発生手段（１１
   １）と、 （ｂ）位相差情報信号発生手段（１１１）から入力され
   た位相情報信号より受信データの各ビットの中心点とク
   ロック発生器（１１３）の発生するクロックの位相差に
   対応した周波数制御信号を発生する位相比較器（１１２
   ）と、 （ｃ）入力された周波数制御信号に従って発生周期が制
   御されるクロックを発生するクロック発生器（１１３）
   、 を備えたことを特徴とする受信データのクロック抽出方
   式。