JPS63117594A - ドロツプアウト処理回路 - Google Patents
ドロツプアウト処理回路Info
- Publication number
- JPS63117594A JPS63117594A JP61263535A JP26353586A JPS63117594A JP S63117594 A JPS63117594 A JP S63117594A JP 61263535 A JP61263535 A JP 61263535A JP 26353586 A JP26353586 A JP 26353586A JP S63117594 A JPS63117594 A JP S63117594A
- Authority
- JP
- Japan
- Prior art keywords
- dropout
- output
- signal
- switch
- color difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は映像信号のドロップアウト処理回路に関し、特
に輝度信号と２つの色差信号Ｒ−Ｙ、Ｂ−Ｙとを録再す
るビデオテープレコーダ等に適用されるものである。
に輝度信号と２つの色差信号Ｒ−Ｙ、Ｂ−Ｙとを録再す
るビデオテープレコーダ等に適用されるものである。
個別に供給される２つの色差信号を直列交互信号に直す
ことにより、−本のライン遅延回路のみで二系統信号の
ドロップアウト補償処理が行えるようにしたものである
。
ことにより、−本のライン遅延回路のみで二系統信号の
ドロップアウト補償処理が行えるようにしたものである
。
ＶＴＲ付きＴＶカメラとして、輝度信号と色差信号とを
夫々別々に記録再生するようにしたものが知られている
。周知のように、ＶＴＲでは磁気テープ上のゴミや傷等
によって再生キャリアが部分的に欠損するドロップアウ
トが生じる。ドロップアウト補償回路として、再生信号
の１ライン分を記憶するＩＨラインメモリを設け、ドロ
ップアウトを検出したとき、再生信号のその部分をライ
ンメモリの出力に切換えて、欠損が目立たないようにし
たものが知られている。上記のような色差信号を記録す
るＶＴＲでは、ドロップアウト補償回路が二系統分設け
られている。
夫々別々に記録再生するようにしたものが知られている
。周知のように、ＶＴＲでは磁気テープ上のゴミや傷等
によって再生キャリアが部分的に欠損するドロップアウ
トが生じる。ドロップアウト補償回路として、再生信号
の１ライン分を記憶するＩＨラインメモリを設け、ドロ
ップアウトを検出したとき、再生信号のその部分をライ
ンメモリの出力に切換えて、欠損が目立たないようにし
たものが知られている。上記のような色差信号を記録す
るＶＴＲでは、ドロップアウト補償回路が二系統分設け
られている。
ドロップアウト補償回路には、高価なＩＨラインメモリ
を必要とする。本発明は、二系統必要なラインメモリを
一本にして低コスト、省スペースを図ることを目的とす
る。
を必要とする。本発明は、二系統必要なラインメモリを
一本にして低コスト、省スペースを図ることを目的とす
る。
本発明のドロップアウト処理回路は、個別に供給される
２つの色差信号Ｒ−Ｙ、Ｂ−Ｙを直列交互信号に変換す
る変換回路と、この直列交互信号を１水平走査期間遅延
させる遅延回路と、信号のドロップアウトが生じた区間
において上記直列交互信号から上記遅延回路の出力に切
換える切換スイッチと、この切換スイッチの出力の直列
交互信号を個別の２つの色差信号に変換する変換回路と
を具備する。
２つの色差信号Ｒ−Ｙ、Ｂ−Ｙを直列交互信号に変換す
る変換回路と、この直列交互信号を１水平走査期間遅延
させる遅延回路と、信号のドロップアウトが生じた区間
において上記直列交互信号から上記遅延回路の出力に切
換える切換スイッチと、この切換スイッチの出力の直列
交互信号を個別の２つの色差信号に変換する変換回路と
を具備する。
第１図は本発明の一実施例のドロップアウト処理回路を
示す。入力端子Ｔ１に与えられる信号は第２図の３１３
に示す時間軸圧縮色差信号のＶＴＲ再生出力をディジタ
ル化した信号である。この実施例のＶＴＲ付きＶＴＲカ
メラでは、種度信号（第２図５ｌｌ）と色差信号Ｒ−Ｙ
、Ｂ−Ｙ （第２図３１２．５１４）を夫々別々のトラ
ックにＦＭ記録し、色差信号については、第２図３１３
に示すように時間軸を１／２に圧縮して１／２水平区間
ごとに交互に記録している。
示す。入力端子Ｔ１に与えられる信号は第２図の３１３
に示す時間軸圧縮色差信号のＶＴＲ再生出力をディジタ
ル化した信号である。この実施例のＶＴＲ付きＶＴＲカ
メラでは、種度信号（第２図５ｌｌ）と色差信号Ｒ−Ｙ
、Ｂ−Ｙ （第２図３１２．５１４）を夫々別々のトラ
ックにＦＭ記録し、色差信号については、第２図３１３
に示すように時間軸を１／２に圧縮して１／２水平区間
ごとに交互に記録している。
第３図の３２１に示すように第２図３１３に対応する色
差の再生ＲＦ信号にドロソブアウ）ａが生じたとき、キ
ャリアレベルに基いてＳ２２のドロップアウトパルスを
得て、３２３のようにその区間すの再生信号をＩＨライ
ンメモリの出力に置換することによってドロップアウト
補償を行うことができる。しかしこのようにした場合、
Ｒ−Ｙ、Ｂ−Ｙの順序列の一方のみしか補償されないの
で、不完全且つ不自然となる。従って第３図３２５、Ｓ
２６のように２倍に時間伸長し且つ同時化した両方の色
差信号に対し、同じく時間伸長したドロップアウトパル
ス（Ｓ２４）でもって区間Ｃ及びｄを補償するようにし
ている。
差の再生ＲＦ信号にドロソブアウ）ａが生じたとき、キ
ャリアレベルに基いてＳ２２のドロップアウトパルスを
得て、３２３のようにその区間すの再生信号をＩＨライ
ンメモリの出力に置換することによってドロップアウト
補償を行うことができる。しかしこのようにした場合、
Ｒ−Ｙ、Ｂ−Ｙの順序列の一方のみしか補償されないの
で、不完全且つ不自然となる。従って第３図３２５、Ｓ
２６のように２倍に時間伸長し且つ同時化した両方の色
差信号に対し、同じく時間伸長したドロップアウトパル
ス（Ｓ２４）でもって区間Ｃ及びｄを補償するようにし
ている。
従って、第１図において、入力端子ＴＩに与えられるデ
ィジタル時間圧縮色差信号Ｓ６１はシリアル−パラレル
変換器２０１を通りメモリ２０２に記憶され、時間軸を
２倍にして読み出される。
ィジタル時間圧縮色差信号Ｓ６１はシリアル−パラレル
変換器２０１を通りメモリ２０２に記憶され、時間軸を
２倍にして読み出される。
第４図のタイムチャートに書込みクロックに対応した読
出し側の基準クロックＲＣＫ（Ｓ８１）及びその倍周期
のリードクロック１／２ＲＣＫ （Ｓ８０）を示す。同
様に入力端子Ｔ２に与えられるドロップアウトパルス（
Ｓ７４） も、シリアル−パラレル変換器２１３を通り
、メモリ２１４に記憶され、時間軸伸長されて読出され
る。
出し側の基準クロックＲＣＫ（Ｓ８１）及びその倍周期
のリードクロック１／２ＲＣＫ （Ｓ８０）を示す。同
様に入力端子Ｔ２に与えられるドロップアウトパルス（
Ｓ７４） も、シリアル−パラレル変換器２１３を通り
、メモリ２１４に記憶され、時間軸伸長されて読出され
る。
なおメモリ２０２はタイムベースコレクタの機能も有し
、ライトクロックをジッターで変調すると共にリードク
ロックＲＣＫを固定にすることにより、時間軸補正が行
われる。メモリ２０２の読出し出力（８サンプル・パラ
レル）はＲ−Ｙ、Ｂ−Ｙの同時信号としてパラレル−シ
リアル変換器２０３．２０４に夫々分岐供給され、第４
図Ｓ６４、Ｓ６５に示す１サンプル（８ビツト構成）ず
つのシリアル信号（Ｒ−Ｙ、Ｂ−Ｙ同時）に直される。
、ライトクロックをジッターで変調すると共にリードク
ロックＲＣＫを固定にすることにより、時間軸補正が行
われる。メモリ２０２の読出し出力（８サンプル・パラ
レル）はＲ−Ｙ、Ｂ−Ｙの同時信号としてパラレル−シ
リアル変換器２０３．２０４に夫々分岐供給され、第４
図Ｓ６４、Ｓ６５に示す１サンプル（８ビツト構成）ず
つのシリアル信号（Ｒ−Ｙ、Ｂ−Ｙ同時）に直される。
各パラレル−シリアル変換器２０３．２０４の出力は切
換スイッチ２０５に供給され、基準クロックＲＣＫ （
Ｓ８０）の高レベル／低レベルに対応して切換スイッチ
２０５が切換えられることにより、第４図３６６に示す
ような１サンプル周朋内でＲ−ＹとＢ−Ｙとが交互に連
なる順次信号（直列交互信号）に変換される。切換スイ
ッチ２０５の出力はラッチ２０６において基準クロック
ＲＣＫ（Ｓ８１）にて第４図３６７のようにラッチされ
てから、切換スイッチ２０８に導出される。
換スイッチ２０５に供給され、基準クロックＲＣＫ （
Ｓ８０）の高レベル／低レベルに対応して切換スイッチ
２０５が切換えられることにより、第４図３６６に示す
ような１サンプル周朋内でＲ−ＹとＢ−Ｙとが交互に連
なる順次信号（直列交互信号）に変換される。切換スイ
ッチ２０５の出力はラッチ２０６において基準クロック
ＲＣＫ（Ｓ８１）にて第４図３６７のようにラッチされ
てから、切換スイッチ２０８に導出される。
切換スイッチ２０８はドロップアウト発生時に切換えら
れるもので、その出力はＩＨディレー回路２０７に供給
され、ＩＨ遅延出力（第４図８６８）がドロップアウト
時にスイッチ２０８で選択されて信号欠損を補う構成に
なっている。この切換スイッチ２０８には、既述のメモ
リ２１４の出力から得られる時間軸を２倍にしたドロッ
プアウトパルスＳ７６がパラレル−シリアル１ｌＡｉｚ
ｔ５ （出力５７７）及びラッチ２１６ （出力５７８
）を介して供給される。従って第４図３７８に示すよう
に基準クロックＲＣＫ （Ｓ８１）に同期化されたドロ
ップアウト区間においては、切換スイッチ２０８の出力
Ｓ６９は第４図に示すようにＩＨディレー回路２０７の
出力（Ｒ−Ｙ）’ （Ｂ−Ｙ） ′で置換され、欠損
部分が隣接ラインの信号で補完される。
れるもので、その出力はＩＨディレー回路２０７に供給
され、ＩＨ遅延出力（第４図８６８）がドロップアウト
時にスイッチ２０８で選択されて信号欠損を補う構成に
なっている。この切換スイッチ２０８には、既述のメモ
リ２１４の出力から得られる時間軸を２倍にしたドロッ
プアウトパルスＳ７６がパラレル−シリアル１ｌＡｉｚ
ｔ５ （出力５７７）及びラッチ２１６ （出力５７８
）を介して供給される。従って第４図３７８に示すよう
に基準クロックＲＣＫ （Ｓ８１）に同期化されたドロ
ップアウト区間においては、切換スイッチ２０８の出力
Ｓ６９は第４図に示すようにＩＨディレー回路２０７の
出力（Ｒ−Ｙ）’ （Ｂ−Ｙ） ′で置換され、欠損
部分が隣接ラインの信号で補完される。
このように一つのＩ Ｈディレー回路２０７のみで２系
統の色差信号のドロップアウト処理が可能である。なお
ＩＨディレー回路２０７は、４ｆｓｃサンプリング（サ
ブキャリアの４倍周波数）の場合、９１０段のシフトレ
ジスタで構成できる。
統の色差信号のドロップアウト処理が可能である。なお
ＩＨディレー回路２０７は、４ｆｓｃサンプリング（サ
ブキャリアの４倍周波数）の場合、９１０段のシフトレ
ジスタで構成できる。
切換スイッチ２０８の出力（Ｓ６９）はラッチ２０９．
２１０においてリードクロック３８０の立上り、立下り
で第４図３７０．５７１のようにラッチされて、１サン
プル周期のＲ−Ｙ、Ｂ−Ｙの個別信号に直される。イン
バータ２１７はラッチ位相の反転用である。各ラッチ２
０９．２１０の出力はラッチ２１１．２１２においてリ
ッドクロックＳ８０で再びラッチされ、第４図３７２、
Ｓ７３に示すように位相を合わせて同時化色差信号Ｒ−
Ｙ、Ｂ−Ｙとして導出される。
２１０においてリードクロック３８０の立上り、立下り
で第４図３７０．５７１のようにラッチされて、１サン
プル周期のＲ−Ｙ、Ｂ−Ｙの個別信号に直される。イン
バータ２１７はラッチ位相の反転用である。各ラッチ２
０９．２１０の出力はラッチ２１１．２１２においてリ
ッドクロックＳ８０で再びラッチされ、第４図３７２、
Ｓ７３に示すように位相を合わせて同時化色差信号Ｒ−
Ｙ、Ｂ−Ｙとして導出される。
なおメモリ２０２のアドレス操作により、Ｒ−Ｙ及びＢ
−Ｙの色差順次信号を読出してドロップアウト処理を行
うようにしてもよい。
−Ｙの色差順次信号を読出してドロップアウト処理を行
うようにしてもよい。
参考のために、第５図に従来のドロップアウト処理回路
の構成を示し、第６図に動作タイムチャートを示す。図
示するように、従来では２系統分のＩ Ｈディレー回路
１０７．１０８を必要としていた。なお第５図において
、１０１．１１３はシリアル−パラレル変換器、１０２
．１１４はメモリ、１０３．１０４．１１５はパラレル
−シリアル変換器で、これらは第１図と対応するもので
ある。また１０５．１０６．１１６．１１１．１１２は
ラッチ、１０９．１１０は切換スイッチである。第６図
において、Ｓ５１は読出し側の基準クロック、３５０は
リードクロック、Ｓ３４、Ｓ３５はパラレル−シリアル
変換出力、Ｓ３６、Ｓ３８はＲ・−Ｙの本線信号とＩＨ
ディレー信号とを夫々示す、Ｓ４７．３４８はドロップ
アウトパルスで、Ｓ４０はドロップアウト補償されたス
イッチ１０９の出力、Ｓ４２、Ｓ４３はドロップアウト
の処理出力Ｒ−Ｙ、Ｂ−Ｙを示す。
の構成を示し、第６図に動作タイムチャートを示す。図
示するように、従来では２系統分のＩ Ｈディレー回路
１０７．１０８を必要としていた。なお第５図において
、１０１．１１３はシリアル−パラレル変換器、１０２
．１１４はメモリ、１０３．１０４．１１５はパラレル
−シリアル変換器で、これらは第１図と対応するもので
ある。また１０５．１０６．１１６．１１１．１１２は
ラッチ、１０９．１１０は切換スイッチである。第６図
において、Ｓ５１は読出し側の基準クロック、３５０は
リードクロック、Ｓ３４、Ｓ３５はパラレル−シリアル
変換出力、Ｓ３６、Ｓ３８はＲ・−Ｙの本線信号とＩＨ
ディレー信号とを夫々示す、Ｓ４７．３４８はドロップ
アウトパルスで、Ｓ４０はドロップアウト補償されたス
イッチ１０９の出力、Ｓ４２、Ｓ４３はドロップアウト
の処理出力Ｒ−Ｙ、Ｂ−Ｙを示す。
本発明は上述の如く、二系統色差信号のドロップアウト
処理に際し、直列交互信号に変換してから処理したので
、高価なライン遅延回路が一木で良く、コスト低減、省
スペースが図れる。
処理に際し、直列交互信号に変換してから処理したので
、高価なライン遅延回路が一木で良く、コスト低減、省
スペースが図れる。
第１図は本発明の一実施例のドロップアウト処理回路の
回路図、第２図は実施例のＶＴＲにおける記録信号のフ
ォーマット図、第３図はドロップアウト補償の動作を示
す波形図、第４図は第１図の動作タイムチャート、第５
図は従来のドロップアウト処理回路の回路図、第６図は
第５図の動作タイムチャートである。 なお図面に用いた符号において、 ２０５・・・−一−−−−−−−・−・・−切換スイッ
チ２０７−−−−−−・・・・・ Ｉ Ｈディレー回路
２０８−・−・−・−−一一一−−−切換スイソチであ
る。
回路図、第２図は実施例のＶＴＲにおける記録信号のフ
ォーマット図、第３図はドロップアウト補償の動作を示
す波形図、第４図は第１図の動作タイムチャート、第５
図は従来のドロップアウト処理回路の回路図、第６図は
第５図の動作タイムチャートである。 なお図面に用いた符号において、 ２０５・・・−一−−−−−−−・−・・−切換スイッ
チ２０７−−−−−−・・・・・ Ｉ Ｈディレー回路
２０８−・−・−・−−一一一−−−切換スイソチであ
る。
Claims (1)
- 個別に供給される２つの色差信号を直列交互信号に変換
する変換回路と、この直列交互信号を１水平走査期間遅
延させる遅延回路と、信号のドロップアウトが生じた区
間において上記直列交互信号から上記遅延回路の出力に
切換える切換スイッチと、この切換スイッチの出力の直
列交互信号を個別の２つの色差信号に変換する変換回路
とを具備するドロップアウト処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61263535A JPH0783498B2 (ja) | 1986-11-05 | 1986-11-05 | ドロツプアウト処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61263535A JPH0783498B2 (ja) | 1986-11-05 | 1986-11-05 | ドロツプアウト処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63117594A true JPS63117594A (ja) | 1988-05-21 |
| JPH0783498B2 JPH0783498B2 (ja) | 1995-09-06 |
Family
ID=17390888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61263535A Expired - Fee Related JPH0783498B2 (ja) | 1986-11-05 | 1986-11-05 | ドロツプアウト処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783498B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6051389A (ja) * | 1983-08-31 | 1985-03-22 | Sony Corp | カラー映像信号の再生装置 |
-
1986
- 1986-11-05 JP JP61263535A patent/JPH0783498B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6051389A (ja) * | 1983-08-31 | 1985-03-22 | Sony Corp | カラー映像信号の再生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0783498B2 (ja) | 1995-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1219670A (en) | Apparatus for reproducing a color video signal | |
| US4712143A (en) | Apparatus for monitoring a timebase compressed color video signal | |
| US4451857A (en) | Still picture reproducing apparatus | |
| EP0725534B1 (en) | Image processing method and apparatus | |
| JPS63117594A (ja) | ドロツプアウト処理回路 | |
| US4758898A (en) | Video signal recording and reproducing apparatus | |
| EP0283320B1 (en) | Recording/reproducing apparatus for digital composite video signal with means for synchronising colour subcarrier phase | |
| JPH01103392A (ja) | 画像情報信号処理装置 | |
| US4760468A (en) | Color video signal recording and reproducing apparatus | |
| US5508813A (en) | Image signal processing apparatus having first-in first-out memory | |
| JPH0516795Y2 (ja) | ||
| JP2692128B2 (ja) | 画像処理回路 | |
| JPS59189791A (ja) | カラ−テレビジヨン信号の伝送方法 | |
| JP2520605B2 (ja) | コンポジットテレビジョン信号処理装置 | |
| JP2760078B2 (ja) | データ処理装置 | |
| JPS61283289A (ja) | 映像信号の記録再生装置 | |
| JP2520606B2 (ja) | コンポジットテレビジョン信号処理装置 | |
| JPS6010894A (ja) | ビデオ記録再生装置 | |
| JPH01258570A (ja) | 静止画記録再生装置 | |
| JPH09107516A (ja) | ビデオ記録装置 | |
| JPH0965362A (ja) | 映像信号再生装置 | |
| JPH0556453A (ja) | 映像信号記録再生処理回路 | |
| JPH02109484A (ja) | ビデオ信号の記録／再生方法 | |
| JPH0638641B2 (ja) | 画像処理方法 | |
| JPH0432391A (ja) | フィールド映像記録装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |