JPS63123142A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は半導体記憶装置に関する。

［従来の技術］ 従来、この種の半導体記憶装置としては第３図に示され
ているようなものが知られている。この半導体記憶装置
はメモリセルアレイ１０１の他にデータレジスタ１０２
を備えており、このデータレジスタ１０２から画像デー
タ等をランダムアクセスとは非同期に出力させる機能を
有している（かかる機能を有する半導体記憶装置をデュ
アルポートラムといい、日本電気株式会社製のμＰＤ４
１２６４Ｃ等が知られている）。第３図のデュアルポー
トラムの機能を第４図に示されているタイミングチャー
ト図を参照しつつ説明すると以下の通りである。まず、
データ転送端子ＴＲ（バー）にローレベル信号が供給さ
れた後、チップ選択端子ＣＥＩ（バー）をローレベルに
移行させて行アドレスを取り込む。その結果、該行アド
レスで指定されたメモリセルアレイ１０１のデータ１行
分が同一記憶容量のデータレジスタ１０２に転送される
。続いて、チップ選択端子ＣＥ２　（バー）にローレベ
ル信号が供給されると、列アドレスが取り込まれ、この
列アドレスにて指定された番地からデータがレジスタ出
力専用端子ＳＯ（バー）を通ってシリアル出力される。

［発明が解決しようとする問題点コ 上記、従来のデュアルポートラムにてウィンドウ表示等
を行おうとすると、タイミングが煩雑になるという問題
点があった。例えば、第５図に示されているようにメモ
リセルアレイ１０１が５１２行ｘ１０２４列分の記憶容
量を有しており、その内の４００行ｘ６４０列分のデー
タを表示し、その中に斜線で示されたデータのウィンド
ウ表示を行うとすると、実際のウィンドウデータは実線
で示された領域に記憶されているにもかかわらず、画像
表示としては破線で示されている領域に記憶されている
かの如く表示しなければならない。そのため従来例では
水平同期期間中にデータの転送を行っており、上記ウィ
ンドウに対する制御はソフトウェアによる表示領域への
データ転送という方法で実現されるか、あるいは表示中
の転送、上記μＰＤ４１２６４Ｃではリアルタイムデー
タ転送機能とにある、の２通りの方法の何れかにより実
現される。即ち、第５図の例では、Ｃのタイミングでｎ
行のデータ（１０２４ビツト）をレジスタ１０２に一旦
転送し、Ａのタイミングでウィンドウデータを転送し直
し、Ｂのタイミングで再び元の表示のためのデータ（ｎ
行目のデータ）をリアルタイムで転送しなければならな
い。

それて、本発明は上記ウィンドウ表示等の容易な半導体
記憶装置を提供するものである。

［問題点を解決するための手段、作用及び効果］本発明
は行列状に配列された複数のメモリセルを有するメモリ
セルアレイと、行アドレス信号に応答して該行アドレス
信号にて指定された行に属するメモリセルのデータを一
時的に記憶しシリアル出力するデータレジスタとを備え
た半導体記憶装置において、転送開始列アドレスと転送
終了列アドレスとをそれぞれ記憶するレジスタと、上記
データレジスタに一時的に記憶されたデータの内、転送
開始列アドレスと転送終了列アドレスとにより指定され
たデータのみ出力可能にしそれ以外のデータの出力を不
能にするマスク転送制御手段とを更に有することを特徴
としており、ウィンドウ表示、あるいは図形の重ね合わ
せ等に際しては、順次読み出される各行のデータの内、
ウィンドウ表示のために排除すべきデータをマスク転送
制御手段により選択的に出力させる。その結果、複雑な
タイミングを設定しなくてもウィンドウ表示等が可能に
なるという効果が得られる。

［実施例コ 第１図は本発明の一実施例を示すブロック図であり、７
は１２８行ｘ１２８列の複数ビットを有するメモリセル
アレイである。ＣＥＩ（バー）はチップ活性化主クロッ
クであって、アドレス人力バッファ４への行アドレスの
ラッチ、その行アドレスデコーダ５への転送命令ＴＲ（
バー）および実行のためのタイミングジェネレータ１の
活性化およびセンスアンプ等、周辺回路の活性化を図る
。

ＣＦ２（バー）はＣＥＩ（バー）の供給後にタイミング
ジェネレータ２に入力し、列アドレスのラッチを行わせ
る。ＴＲ（バー）はメモリセルアレイ７からの１行分の
データを転送ゲート１２を経由してデータレジスタ１３
に転送するためのタイミングジェネレータ３の活性化入
力である。このタイミングジェネレータ３はレジスタ８
．９、マスク転送制御回路１０の活性化と転送の実行と
を行わせる。また、ＷＲ（バー）はタイミングジェネレ
ータ１４に供給され、レジスタ８．９へ列アドレスを書
き込むための制御信号を発生させる。

この活性化信号をうけ、ＣＥＩ（バー）がすでに活性化
されており、（ＴＲ（バー）、ＷＲ（バー）が活性であ
れば）ＣＦ２　（バー）が活性になると列アドレスはレ
ジスタ８に取り込まれる。更に、ＣＥＩ（バー）が活性
である間にＣＦ２　（バー）が非活性となるタイミイン
グにて列アドレスかレジスタ９に取り込まれる。以上の
動作タイミングを第２図に示す。この後、レジスタ８．
９に入力されたアドレス情報はマスク転送制御回路１０
へ入力され、この回路よりデータ転送実行時（実際には
ＴＲ（バー）の非活性化時、あるいはＣＥＩ（バー）の
非活性化時である）にデータ転送ゲート１２を制御する
信号が発生され、レジスタ８と９とで示された領域以外
の領域の転送がゲートをオフすることにより停止される
。一方、通常のデータ転送時には、第２図においてＷＲ
（バー）を非活性化することのみで１行分の全てのデー
タが転送され、列アドレスはシリアルリードアドレスカ
ウンタ１１に供給される。このカウンタ１１はシリアル
リード時にＳＣクロックによりカウントアツプされシリ
アルリードを繰り返す。マスク転送時には列アドレス入
力とは切り放される。

なお、上記マスク転送制御回路１０と転送ゲート１２と
はマスク転送制御手段を構成している。

以上説明してきたように、本実施例は予めマスクデータ
転送サイクルをレジスタ８．９を使用して実行し、既に
転送されたレジスタの内容の一部を書き換えることが可
能になるので、実際の表示期間にデータ転送を行う必要
がなく、シリアルリード動作を行うことが可能になる。

また、同一水平走査期間に、より複雑なウィンドウ表示
或は図形の重ね合わせ等が煩雑なタイミングの制御なし
に実行可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
一実施例のタイミングチャート図、第３図は従来例のブ
ロック図、第４図は従来例のタイミングチャート図、第
５図はウィンドウ表示時のデータ記憶状態を示すブロッ
ク図である。 ７・・・・・・メモリセルアレイ、 ８・・・・・・レジスタ、 ９・・・・・・レジスタ、 １０・・・・・マスク転送制御回路、 １２・・・・・転送ゲート、 １３・・・・・データレジスタ。

Claims (1)

【特許請求の範囲】
1. 行列状に配列された複数のメモリセルを有するメモリセ
   ルアレイと、行アドレス信号に応答して該行アドレス信
   号にて指定された行に属するメモリセルのデータを一時
   的に記憶しシリアル出力するデータレジスタとを備えた
   半導体記憶装置において、転送開始列アドレスと転送終
   了列アドレスとをそれぞれ記憶するレジスタと、上記デ
   ータレジスタに一時的に記憶されたデータの内、転送開
   始列アドレスと転送終了列アドレスとにより指定された
   データのみ出力可能にしそれ以外のデータの出力を不能
   にするマスク転送制御手段とを更に有することを特徴と
   する半導体記憶装置。