JPS63126024A

JPS63126024A - マイクロコンピユ−タ

Info

Publication number: JPS63126024A
Application number: JP61272639A
Authority: JP
Inventors: Hiroyuki Saito; 浩之斎藤
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1986-11-14
Filing date: 1986-11-14
Publication date: 1988-05-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（り産業上の利用分野本発明はマイクロコンピュータに関するものであり、更
に詳しく言えば自動表示制御回路（以後、ディスプレイ
コントローラという。）を内蔵するマイクロコンピュー
タに関する。

（ロ）従来の技術従来のディスプレイコントローラを内蔵するマイクロコ
ンピュータにおいては、プログラムのメインルーチンに
関係なくデジット信号が出力されるため、デジットキー
スキャンを容易に行うことができない。

そこで、これを解決するために、デジット信号を割込み
ソースとして各デジットに割込みをかけ、その割込み毎
に入力命令によりキーリターンデータを内部レジスタに
格納するという方法が行われている。

（ハ）発明が解決しようとする問題点ところで、この方法によれば割込み頻度が高くなって処
理が煩雑となり、またソフトの負担も大きくなる等の問
題が生じる。

本発明はかかる従来の問題点に鑑みて創作されたもので
あり、ソフトの負担を軽減してキーリターンデータを入
力することが可使なマイクロコンビュータの提供を目的
とする。

（ニ）問題点を解決するための手段本発明のマイクロコンピュータは、番号付けられた制御
信号を順番に、かつ周期的に出力するタイミングコント
ローラと、該制御信号によりアクセスされ、該制御信号
の番号に対応するアドレス指定信号を制御信号【こ同期
して出力するアドレスデコーダと、該制御信号によりア
クセスされ、該制御信号番こ同期してキーリターンデー
タを生成するキーリターン用入力ポートと、該アト１／
ス指定信号によって指定された記憶領域に前記キーリタ
ーンデータを格納するキーリターンデータ格納用ＲＡＭ
とを有することを特徴とする。

（木〉作用本発明によれば、タイミングコントローラから出力され
る番号付けられた制御信号により、アト１−スデコーダ
とキーリターン用入力ポートを同期してアクセスする。

これによりキーリターン用入力ポートからは特定の番号
の制御信号に同期１．たキーリターンデータが生成され
る。またアドレスデコーダからはその番号に対応するア
ト１ノス指定信号が同期して出力されるので、前記キー
リターンデータは該アドレス指定信号によって指定され
たキーリターンデータ格納用ＲＡＭの所定のデータ記憶
領域に首尾よく格納される。

（へ）実施例次に図を参照しながら本発明の実施例について説明する
。第１図は本発明の実施例に係るマイクロコンピュータ
の構成を示すブロック図である。

なお図において、Ａ−Ａ’の右側の領域は従来のマイク
ロコンピュータにも内蔵されている自動表示制御回路を
示しており、Ａ−Ａ’の左側の領域が本発明により付加
されたキーリターンデータをプログラムを介することな
く自動的に格納可能とする制御回路である。

（１）はタイミングコントローラであり、ｎビットカウ
ンタ（２）とキーリターンデー　タ書込み制御ロジック
（３）とを有している。ｎビットカウンタ〈１）からは
カウント数に対応する出力信号（ａ）が、一定の間隔を
おいてアト１−スデコーダ（４〉に出力される。またキ
ーリターンデータ書込み制御ロジック（３）からは、第
２図のタイミングチャートに示すように、キーリターン
データ書込み制御信号（ＫＹＲＤＥＮ）（ｂ）が一定の
周期でキーリターンデータ書込みバップア回路（１］）
に出力されている。

アドレスデコーダ（４）は（ａ）信号に制御され、該（
ａ）信号の数（こ対応するアドレス指定信号（ｅ）をデ
ィスプレイ用ＲＡＭ（５）、キーリターンデータ格納用
ＲＡＭ（６）およびタイミングモジュレータ（７）に出
力する。（７）はタイミングモジュレータであり、タイ
ミングコントローラ（１）から出力されるブランキング
制御信号（ｄ）に制御を受けることによってセグメント
ボート（９）に入力するセグメント信号ｆと同期するよ
うにデジット信号（ｅ）（Ｔ、〜Ｔｍ−，）を出力する
。（８）は表示器のデジットボートであり、各デジット
（０，１〜ｍ　−１桁）はデジット信号（ｅ）により一
定の周期でスキャンされる。

（５）はディスプレイ用ＲＡＭであり、各データ記憶領
域（ＭＤＩ）には各桁（デジッＩ〜）に対応するセグメ
ントデータが格納されている。（９）は表示器のセグメ
ントボートであり、ディズブ１−イ用ＲＡＭ（５）から
出力されるセグメント信号（ｆ）が入力する。

（］０〉はキーリターン用人カポ−１−であり、前述の
デジット信号（Ｔ０〜ＴＪ−１）を用いてスキャンする
ことにより操作者が押すキーの桁を自動的に検出し、そ
のキーの種類に対応するキーリターンデータ（０〜に−
１）を発生ずる。（１１，）はキーデータ書込みバッフ
ァ回路であり、キーリターンデータがアドレス指定信号
（ｅ）によって指定されたＲ　Ａ　Ｍ　（６）の所定の
データ記憶領域に格納されるように、キーリターンデー
タ書込み制御信号（ｂ）に同期して該キーリターンデー
タをＲＡＭ（６）に出力する。

第３図は本発明の実施例を具体的に説明するための因１
であり、（１，０＞はキーリターン用入力ボート、　（
１２）はデジットボート（８）およびセグメントボート
を備える表示器である。図のようにギーリターン用入力
ボート（１０）は４×７個のキーを備え、またデジット
信号は７個（Ｔ、〜Ｔ、）、セグメント信号は８個（Ｓ
、〜Ｓ、）である。

次に第１図〜第３図を参照しながら本発明の実施例につ
いて説明する。タイミングコントローラ（１）はｎビッ
トカウンタ（２〉を動作させることにより、カウント数
に対応する信号（ａ）をアドレスデコーダ（４）に出力
している。これによりアドレスデコーダ（４）は該信号
（ａ）に同期してアドレス指定信号（Ｃ）を出力する。

タイミングモジュレータ（７）はアドレス指定信号（ｃ
）に対応するデジット信号（ｅ）を出力する。このデジ
ット信号（ｅ）はキーリターン用入力ボート（１０）の
デジット線をスキャンする。

いま操作者が、第３図で示すキーリターン用入力ボート
（１０〉のスイッチ（斜視図で示す。）を押したとする
。このとき押している時間はスキャン時間より短くされ
ているので、このＴ、というパルスが発生するたびに、
押したキーの種類に対応するキーリターンデータが発生
してキーリターンデータ書込みバッファ回路（１１〉に
入力し、（ｂ）信号によって該バッファ回路（１１）か
らＲＡＭ（６）に出力される。ところでＴ、のタイミン
グではＲＡＭ（６）のＭ　Ｄ　２　（０）が常にアドレ
ス指定されているので、そのキーリターンデータは常に
ここに入力される。

次いで次の桁のキー（ＴＩに結線されたキー）が押され
たとする。この場合はＴ、のタイミングでキーリターン
データが発生し、またそのタイミングで常にＲＡＭ（６
）のＭ　Ｄ　２　（１）が指定される。

このため該キーリターンデータは首尾よ＜ＭＤり２）に
格納される。このようにして操作者が押したキーの種類
に応じたキーリターンデータが自動的にＲＡＭ（６）に
格納きれる。

このように、本発明の実施例によれば従来のディスプレ
イ用コントローラ（第１図においてＡ−Ａ’の右側部分
）に、キーリターンデータ格納用ＲＡＭ（６）、キーリ
ターン制御ロジック（３）。

キーリターンバッファ書込みバッファ回路（１１）。

キーリターン用入力ボート（１０）を付加することによ
り、キーリターン用入力ボート（１０）で発生したキー
リターンデータを割込み等のプログラムを介することな
く、自動的にＲＡＭ（６）に転送することができる。こ
のため入力データを必要とするときは、ＣＰＵは内部デ
ータバスを介し℃該ＲＡＭから高速に読出すことが可能
となり、高速のデータ処理を行うことができる。

（ト）発明の詳細な説明したように、本発明によればキーリターン用入力
ボートを介して随時入力したデータをプログラム処理を
介することなく自動的にマイクロコンピュータ内のメモ
リに格納することができる。このためソフトの負担が軽
減されるとともに、必要とするときＣＰＵは該メモリか
ら高速に読出すことができるので、データ処理の高速化
を図ることが可能となる。

【図面の簡単な説明】

第１図は本発明の実施例に係るマイクロコンピュータの
構成を示すブロック図、第２図は実施例の動作を説明するためのタイミングチャ
ート、第３図は本発明の実施例を更に具体的に説明するための
図である。（１）・・・タイミングコントローラ、（２）・・・ｎ
ビットカウンタ、　（３）・・・キーリターン制御ロジ
ック、　　（４）・・・アドレスデコーダ、　（５）・
・・ディスプレイ用ＲＡＭ、　（６）・・・キーリター
ンデータ格納用ＲＡＭ、　　（７）・・・タイミングモ
ジュレータ、（８）・・・デジットボート、（９）・・
・セグメントボート、　　（１０）・・・キーリターン
用入力ボート、　　（１１）・・・キーリターンデータ
書込みバッファ回路、（１２）・・・表示器、　（ａ）
・・・ｎビットカウンタ２の出力信号、　　（ｂ）・・
・キーリターンデータ書込み制御信号、　（ｃ）・・・
アドレス指定信号、　（ｄ）・・・ブランキング制御信
号、　（ｅ）・・・デジット信号、　（ｆ）・・・セグ
メント信号。出願人　三洋電機株式会社外１名代理人　弁理士　西野卓嗣　外１名第１　図

Claims

【特許請求の範囲】番号付けられた制御信号を順番に、かつ周期的に出力す
るタイミングコントローラと、前記制御信号によりアクセスされ、該制御信号の番号に
対応するアドレス指定信号を制御信号に同期して出力す
るアドレスデコーダと、前記制御信号によりアクセスされ、該制御信号に同期し
てキーリターンデータを生成するキーリターン用入力ポ
ートと、前記アドレス指定信号によって指定された記憶領域に前
記キーリターンデータを格納するキーリターンデータ格
納用ＲＡＭとを有することを特徴とするマイクロコンピ
ュータ。