JPS63126040A - 誤り訂正・検出の符号系構成方法 - Google Patents
誤り訂正・検出の符号系構成方法Info
- Publication number
- JPS63126040A JPS63126040A JP61272087A JP27208786A JPS63126040A JP S63126040 A JPS63126040 A JP S63126040A JP 61272087 A JP61272087 A JP 61272087A JP 27208786 A JP27208786 A JP 27208786A JP S63126040 A JPS63126040 A JP S63126040A
- Authority
- JP
- Japan
- Prior art keywords
- bits
- bit
- code system
- parity
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
誤り訂正・検出の符号系を構成する方法において、パリ
ティビットを含んだデータを情報ビットとして、線形符
号により、チェックビットを生成する符号系を構成する
のに、上記パリティビットを含んだ情報ビット部分の任
意の２つの列ベクトルの排他的論理和をとったものが、
他の列ベクトルに存在しないようにして、該符号系の構
成の仕方を表す検査行列とするようにしたものである。
ティビットを含んだデータを情報ビットとして、線形符
号により、チェックビットを生成する符号系を構成する
のに、上記パリティビットを含んだ情報ビット部分の任
意の２つの列ベクトルの排他的論理和をとったものが、
他の列ベクトルに存在しないようにして、該符号系の構
成の仕方を表す検査行列とするようにしたものである。
本発明は、パリティビットを含んだデータを情報ビット
として、線形符号により誤り訂正、及び検出の符号系を
構成する方法に関する。
として、線形符号により誤り訂正、及び検出の符号系を
構成する方法に関する。
最近の計算機システムによるデータ処理の普及と、その
オンライン化に伴って、該計算機システムに対する信頼
度は益々高いことが必要とされるようになっている。
オンライン化に伴って、該計算機システムに対する信頼
度は益々高いことが必要とされるようになっている。
この場合の信頼度向上対策の１つとして、誤り訂正・検
出符号が利用されるが、情報ビット部分と、チェックビ
ット部分とが分離されている、所謂線形符号による誤り
訂正、及び検出の為の符号系が、制御の容易さ等から、
一般の計算機システムに良く使用される。
出符号が利用されるが、情報ビット部分と、チェックビ
ット部分とが分離されている、所謂線形符号による誤り
訂正、及び検出の為の符号系が、制御の容易さ等から、
一般の計算機システムに良く使用される。
この場合、その線形符号による誤り訂正・検出符号系に
よるチェックビットの生成においては、できる限り高速
に生成できることが、処理能力を向上させる為にも必須
条件であり、その為にはチェックビットを生成する為の
情報ビットの数は、より少ないことが望まれる。
よるチェックビットの生成においては、できる限り高速
に生成できることが、処理能力を向上させる為にも必須
条件であり、その為にはチェックビットを生成する為の
情報ビットの数は、より少ないことが望まれる。
そこで、パリティビットが冗長ビットであることに着目
して、該パリティビットを使用して線形符号によりチェ
ックビットを生成する符号系を構成することにより、効
果的な誤り訂正・検出の符号系を構成できることが期待
できる。
して、該パリティビットを使用して線形符号によりチェ
ックビットを生成する符号系を構成することにより、効
果的な誤り訂正・検出の符号系を構成できることが期待
できる。
〔従来の技術と発明が解決しようとする問題点〕第３図
は従来の線形符号による誤り訂正・検出の符号系の構成
方法を説明する図であり、（ａ）はチェックビットの生
成と、誤り訂正・検出方法の全体の構成例を示し、（ｂ
）はその時に使用される誤り訂正・検出符号の構成の仕
方を表す検査行列の一例を示している。
は従来の線形符号による誤り訂正・検出の符号系の構成
方法を説明する図であり、（ａ）はチェックビットの生
成と、誤り訂正・検出方法の全体の構成例を示し、（ｂ
）はその時に使用される誤り訂正・検出符号の構成の仕
方を表す検査行列の一例を示している。
本図の（ａ）から明らかな如く、従来方式において、パ
リティを含んだデータに対して誤り訂正・検出の符号を
生成する場合、該誤り訂正・検出の符号を生成する前、
若しくは該生成に並行してパリティチェック回路７ａで
パリティチェックを行い、その時点で誤りがないことを
確認する為にのみパリティビット（Ｐ）４が使用され、
誤り訂正・検出の為のチェックビット（ＣＫＢ） ６２
は該パリティビットとは全く別のチェックビット生成回
路（ＣＫＲＧ） ５′で生成していた。尚、該誤り訂正
・検出の符号系によるシンドロームの生成、誤りの検出
。
リティを含んだデータに対して誤り訂正・検出の符号を
生成する場合、該誤り訂正・検出の符号を生成する前、
若しくは該生成に並行してパリティチェック回路７ａで
パリティチェックを行い、その時点で誤りがないことを
確認する為にのみパリティビット（Ｐ）４が使用され、
誤り訂正・検出の為のチェックビット（ＣＫＢ） ６２
は該パリティビットとは全く別のチェックビット生成回
路（ＣＫＲＧ） ５′で生成していた。尚、該誤り訂正
・検出の符号系によるシンドロームの生成、誤りの検出
。
訂正の方法は、シンドローム生成回路８．エラー検出回
路９により、公知の方法で行われているので、ここでは
省略する。
路９により、公知の方法で行われているので、ここでは
省略する。
従って、従来の誤り訂正・検出符号系の構成方法では、
パリティを含むデータに対しても、既に冗長なデータを
保持しているにも関わらず、パリティビットとは全く別
にチェックビットを生成する符号系である為、パリティ
を含まないデータに対してチェックビットを生成する場
合と同数のビット数（（ｂ）図の例では、４ビツト）と
同じ程度の生成速度しか得られないと云う問題があった
。
パリティを含むデータに対しても、既に冗長なデータを
保持しているにも関わらず、パリティビットとは全く別
にチェックビットを生成する符号系である為、パリティ
を含まないデータに対してチェックビットを生成する場
合と同数のビット数（（ｂ）図の例では、４ビツト）と
同じ程度の生成速度しか得られないと云う問題があった
。
（ｂ）図は、上記のように、従来方式の誤り訂正・検出
符号系の構成の仕方を表す検査行列Ｉ Ｈ１の一例を示
したもので、例えば、［情報処理学会誌、１９８４．Ｖ
ＯＬ ２５． Ｎｌ ７．Ｐ ６８８〜６９６ ”誤
り検出−訂正符号の最近の動向”」にその構成方法の概
略が示されているが、８２４１査行列“Ｈ”においては
、情報ビット部６０において、 °１“で示されている
ビットを、行方向に排他的論理和をとって、その行のチ
ェックビット（ＣＫＢ） （チェックビット部の１°で
示す）６２とする符号系を示しており、この従来方式に
おいては、情報ビット部６０の４ビツトを使用する必要
があり、前述のように、パリティビット（Ｐ）が生かさ
れていないと云う問題があった。
符号系の構成の仕方を表す検査行列Ｉ Ｈ１の一例を示
したもので、例えば、［情報処理学会誌、１９８４．Ｖ
ＯＬ ２５． Ｎｌ ７．Ｐ ６８８〜６９６ ”誤
り検出−訂正符号の最近の動向”」にその構成方法の概
略が示されているが、８２４１査行列“Ｈ”においては
、情報ビット部６０において、 °１“で示されている
ビットを、行方向に排他的論理和をとって、その行のチ
ェックビット（ＣＫＢ） （チェックビット部の１°で
示す）６２とする符号系を示しており、この従来方式に
おいては、情報ビット部６０の４ビツトを使用する必要
があり、前述のように、パリティビット（Ｐ）が生かさ
れていないと云う問題があった。
本発明は上記従来の欠点に鑑み、上記従来の誤り訂正・
検出の符号系に、パリティビット（Ｐ）が冗長ビットと
して使用されていることに着目し、該パリティピッｌ−
（Ｐ）を使用して、使用ビット数の少ない誤り訂正・検
出の符号系を構成する方法を提供することを目的とする
ものである。
検出の符号系に、パリティビット（Ｐ）が冗長ビットと
して使用されていることに着目し、該パリティピッｌ−
（Ｐ）を使用して、使用ビット数の少ない誤り訂正・検
出の符号系を構成する方法を提供することを目的とする
ものである。
第１図は本発明の誤り訂正・検出の符号系を構成する方
法を示す検査行列の例を示した図である。
法を示す検査行列の例を示した図である。
本発明においては、
＋１） 誤り訂正、及び誤り検出の符号系を構成する
のに、パリティビット（Ｐ） ６１を含んだデータを情
報ビット６０．６１として、線形符号により、チェック
ビット６２を生成する符号系を構成するようにする。
のに、パリティビット（Ｐ） ６１を含んだデータを情
報ビット６０．６１として、線形符号により、チェック
ビット６２を生成する符号系を構成するようにする。
（２）上記パリティビット（Ｐ）６１を含んだデータを
情報ビット６０．６１として、線形符号により、チェッ
クビット６２を生成する符号系を構成するのに、上記パ
リティピッＩ−（Ｐ）６１を含んだ情報ビット部分６０
．６１の任意の２つの列ベクトルの排他的論理和をとっ
たものが、他の列ベクトルに存在しないように構成する
。
情報ビット６０．６１として、線形符号により、チェッ
クビット６２を生成する符号系を構成するのに、上記パ
リティピッＩ−（Ｐ）６１を含んだ情報ビット部分６０
．６１の任意の２つの列ベクトルの排他的論理和をとっ
たものが、他の列ベクトルに存在しないように構成する
。
即ち、本発明によれば、誤り訂正・検出の符号系を構成
する方法において、パリティビツトを含んだデータを情
報ビットとして、線形符号により、チェックビットを生
成する符号系を構成するのに、上記パリティビットを含
んだ情報ビット部分の任意の２つの列ベクトルの排他的
論理和をとったものが、他の列ベクトルに存在しないよ
うにして、該符号系の構成の仕方を表す検査行列とする
ようにしたものであるので、少ないビット数の情報ビッ
トから誤り訂正・検出のチェックビットが生成でき、該
チェックビットの生成が高速化され、且つ誤り訂正・検
出能力が低下しないと云う効果がある。
する方法において、パリティビツトを含んだデータを情
報ビットとして、線形符号により、チェックビットを生
成する符号系を構成するのに、上記パリティビットを含
んだ情報ビット部分の任意の２つの列ベクトルの排他的
論理和をとったものが、他の列ベクトルに存在しないよ
うにして、該符号系の構成の仕方を表す検査行列とする
ようにしたものであるので、少ないビット数の情報ビッ
トから誤り訂正・検出のチェックビットが生成でき、該
チェックビットの生成が高速化され、且つ誤り訂正・検
出能力が低下しないと云う効果がある。
以下本発明の実施例を図面によって詳述する。
前述の第１図は、本発明の誤り訂正・検出の符号系を構
成する方法を示す検査行列の例を示した図であり、第２
図は本発明の誤り訂正・検出の符号系を用いたメモリシ
ステムの一実施例を示した図であり、第２図のチェック
ビット生成回路（ＣＫＢＧ）５．及びエラー検出回路９
が本発明を実施するのに必要な手段である。尚、全図を
通して、同じ符号は同じ対象物を示している。
成する方法を示す検査行列の例を示した図であり、第２
図は本発明の誤り訂正・検出の符号系を用いたメモリシ
ステムの一実施例を示した図であり、第２図のチェック
ビット生成回路（ＣＫＢＧ）５．及びエラー検出回路９
が本発明を実施するのに必要な手段である。尚、全図を
通して、同じ符号は同じ対象物を示している。
以下、第１図、第２図によって、本発明の誤り訂正・検
出の符号系の構成方法を説明する。
出の符号系の構成方法を説明する。
前述のように、第１図は本発明に従って、１ビットエラ
ー訂正、２ビツトエラー検出（ＳＲＣＤＨＤ）の符号系
と同様の効果をもたらすように、パリティ１ビツト、デ
ータ８ピントの情報ビット６０゜６１に、チェックビッ
ト６２を与えた場合の検査行列の例であり、該検査行列
中の点線の左側は情報ビット部分６１．６２を示し、右
側はチェックビット部分６２である。
ー訂正、２ビツトエラー検出（ＳＲＣＤＨＤ）の符号系
と同様の効果をもたらすように、パリティ１ビツト、デ
ータ８ピントの情報ビット６０゜６１に、チェックビッ
ト６２を与えた場合の検査行列の例であり、該検査行列
中の点線の左側は情報ビット部分６１．６２を示し、右
側はチェックビット部分６２である。
上記検査行列の情報ピント部分６１．６２において、１
°で示したビットは、パリティビットを含んだデータを
情報ビットとして、線形符号によりチェックビット６２
を生成する符号系を示しており、該パリティビット６２
を含んだ情報ビット部分６１．６２の任意の２つの列ベ
クトルの排他的論理和（ＥＯＲ）をとったものが、他の
列ベクトルに存在しないようにして構成した符号系であ
る。
°で示したビットは、パリティビットを含んだデータを
情報ビットとして、線形符号によりチェックビット６２
を生成する符号系を示しており、該パリティビット６２
を含んだ情報ビット部分６１．６２の任意の２つの列ベ
クトルの排他的論理和（ＥＯＲ）をとったものが、他の
列ベクトルに存在しないようにして構成した符号系であ
る。
この検査行列で表される符号（コード）を用いて、チェ
ックビット（ＩＪＢ） ６２を生成する場合には、第２
図のチェックピット生成回路（ＣＫＢＧ） ５に対して
、上記情報ビット部分６０．６１に対応するデータレジ
スタ３からのデータと、パリテイビ・ノド（Ｐ）４の出
力とを入力し、上記検査行列の各行について、１゛ で
示したビットの排他的論理和（ＥＯＲ）をとって、それ
ぞれの行のチェックビット（ＣＫＢ） ６２を生成し、
ランダムアクセスメモリ （以下、ＲＡＭと云う）６の
対応する領域（ＣＫＢ） ６２に格納する。
ックビット（ＩＪＢ） ６２を生成する場合には、第２
図のチェックピット生成回路（ＣＫＢＧ） ５に対して
、上記情報ビット部分６０．６１に対応するデータレジ
スタ３からのデータと、パリテイビ・ノド（Ｐ）４の出
力とを入力し、上記検査行列の各行について、１゛ で
示したビットの排他的論理和（ＥＯＲ）をとって、それ
ぞれの行のチェックビット（ＣＫＢ） ６２を生成し、
ランダムアクセスメモリ （以下、ＲＡＭと云う）６の
対応する領域（ＣＫＢ） ６２に格納する。
復号時においては、該ＲＡＭ ６の情報ビット部分６０
．６１ と、チェックビット（ＣＫＢ） ６２を取り出
して、シンドローム生成回路８でシンドローム（Ｓｏ〜
Ｓ５）を生成し、エラー検出回路９において、該シンド
ローム（ＳＯ〜Ｓ５） とパリティチェック回路（ＰＣ
） ７ｂからのエラー信号とに基づいて、１ビ・ノドエ
ラー訂正信号１１と、２ビツト工ラー検出信号とを生成
し、排他的論理和（ＥＯＲ）回路１２において、上記エ
ラー訂正信号１１で該当ビ・ノドを反転し１ビツトエラ
ーの訂正を行う。
．６１ と、チェックビット（ＣＫＢ） ６２を取り出
して、シンドローム生成回路８でシンドローム（Ｓｏ〜
Ｓ５）を生成し、エラー検出回路９において、該シンド
ローム（ＳＯ〜Ｓ５） とパリティチェック回路（ＰＣ
） ７ｂからのエラー信号とに基づいて、１ビ・ノドエ
ラー訂正信号１１と、２ビツト工ラー検出信号とを生成
し、排他的論理和（ＥＯＲ）回路１２において、上記エ
ラー訂正信号１１で該当ビ・ノドを反転し１ビツトエラ
ーの訂正を行う。
第１図の検査行列°Ｈ”で示した誤り訂正・検出の符号
系において、情報ビット部分６０．６１のデータをＤｏ
−０７，パリティピットをＰ、チェ７クビソトをＣＯ〜
、シンドロームをＳＯ〜とすると、例えば、 第１行目のチェックビットＣＯは、 ＤＯ■Ｄ１■Ｄ２ ＝ Ｃ０ であり、ＲＡＭ ６からの読み出しデータを、それぞれ
、００”〜、Ｐ”、ｃｏ’ 〜 とすると、ＤＯ′ ■
Ｄ１°■Ｄ２’ ■ｃｏ’ ＝ｓ。
系において、情報ビット部分６０．６１のデータをＤｏ
−０７，パリティピットをＰ、チェ７クビソトをＣＯ〜
、シンドロームをＳＯ〜とすると、例えば、 第１行目のチェックビットＣＯは、 ＤＯ■Ｄ１■Ｄ２ ＝ Ｃ０ であり、ＲＡＭ ６からの読み出しデータを、それぞれ
、００”〜、Ｐ”、ｃｏ’ 〜 とすると、ＤＯ′ ■
Ｄ１°■Ｄ２’ ■ｃｏ’ ＝ｓ。
であるので、８亥シンドロームＳＯは、（Ｄｏ■Ｄｏ’
）■ （ＤＩ■Ｄ１゛）■ （Ｄ２■Ｄ２’）＝ＳＯで
示される。
）■ （ＤＩ■Ｄ１゛）■ （Ｄ２■Ｄ２’）＝ＳＯで
示される。
従って、例えば、Ｏビット目のＤＯ”でエラーが発生し
たとすると、（Ｄｏ■ＤＯ’）・１となり、シンドロー
ム５Ｏ＝１となることから、上記検査行列の情報ビット
部分６０，６１．及びチェックビット部分６２は、それ
ぞれのビットで発生した１ビツトエラ一時のシンドロー
ムを表していることになる。
たとすると、（Ｄｏ■ＤＯ’）・１となり、シンドロー
ム５Ｏ＝１となることから、上記検査行列の情報ビット
部分６０，６１．及びチェックビット部分６２は、それ
ぞれのビットで発生した１ビツトエラ一時のシンドロー
ムを表していることになる。
このシンドロームＳＯ〜と、上記パリティエラー信号と
を用いることにより、１ビットエラー訂正、２ビツトエ
ラー検出（ＳＥＣＤＥＤ）符号と同様の効果が得られる
。即ち、 １） パリティエラー検出時： シンドロームからエラーが検出されない時には、符号化
以前からエラーがあったと解釈でき、該シンドロームが
データビットの１ビツトエラーを表すなら、１ビツトエ
ラーとして訂正可能であり、該シンドロームがデータビ
ットの１ビツト・エラー以外のエラーを表している場合
には、情報ビット部分６０．６１と、チェックビット部
分６２に跨がった２ビフトエラーと解釈される。
を用いることにより、１ビットエラー訂正、２ビツトエ
ラー検出（ＳＥＣＤＥＤ）符号と同様の効果が得られる
。即ち、 １） パリティエラー検出時： シンドロームからエラーが検出されない時には、符号化
以前からエラーがあったと解釈でき、該シンドロームが
データビットの１ビツトエラーを表すなら、１ビツトエ
ラーとして訂正可能であり、該シンドロームがデータビ
ットの１ビツト・エラー以外のエラーを表している場合
には、情報ビット部分６０．６１と、チェックビット部
分６２に跨がった２ビフトエラーと解釈される。
２） パリティエラーが検出されなかった時：若し、シ
ンドロームがエラーのないことを示しているならば、エ
ラーが無かったと解釈でき、情報ビット部分の１ビツト
エラーのシンドロームのときには、チェックビット部分
に２ビツトエラーが発生していると解釈でき、それ以外
のシンドロームとなったときには、情報ピント部分、又
はチェックビット部分の２ビツトエラーと解釈して良い
ことになる。
ンドロームがエラーのないことを示しているならば、エ
ラーが無かったと解釈でき、情報ビット部分の１ビツト
エラーのシンドロームのときには、チェックビット部分
に２ビツトエラーが発生していると解釈でき、それ以外
のシンドロームとなったときには、情報ピント部分、又
はチェックビット部分の２ビツトエラーと解釈して良い
ことになる。
上記の説明から明らかな如く、本発明の誤り訂正・検出
の符号系を用いれば、１ビツトエラーについては訂正が
可能であり、２ビツトエラーについては、完全に、即ち
、情報ビット部分、チェックビット部分の何れについて
も検出可能であることが分かる。
の符号系を用いれば、１ビツトエラーについては訂正が
可能であり、２ビツトエラーについては、完全に、即ち
、情報ビット部分、チェックビット部分の何れについて
も検出可能であることが分かる。
このように、本発明は、パリティビットが冗長ビットと
して使用されていることに着目し、該パリティビットを
含んだデータを情報ビットとして、線形符号により、チ
ェックビットを生成する誤り訂正・検出の符号系を構成
した所に特徴がある。
して使用されていることに着目し、該パリティビットを
含んだデータを情報ビットとして、線形符号により、チ
ェックビットを生成する誤り訂正・検出の符号系を構成
した所に特徴がある。
以上、詳細に説明したように、本発明の誤り訂正・検出
の符号系構成方法は、誤り訂正・検出の符号系を構成す
る方法において、パリティビットを含んだデータを情報
ビットとして、線形符号により、チェックビットを生成
する符号系を構成するのに、上記パリティビットを含ん
だ情報ビット部分の任意の２つの列ベクトルの排他的論
理和をとったものが、他の列ベクトルに存在しないよう
にして、該符号系の構成の仕方を表す検査行列とするよ
うにしたものであるので、少ないビット数の情報ビット
から誤り訂正・検出のチェックビットが生成でき、該チ
ェックビットの生成が高速化され、且つ誤り訂正・検出
能力が低下しないと云う効果がある。
の符号系構成方法は、誤り訂正・検出の符号系を構成す
る方法において、パリティビットを含んだデータを情報
ビットとして、線形符号により、チェックビットを生成
する符号系を構成するのに、上記パリティビットを含ん
だ情報ビット部分の任意の２つの列ベクトルの排他的論
理和をとったものが、他の列ベクトルに存在しないよう
にして、該符号系の構成の仕方を表す検査行列とするよ
うにしたものであるので、少ないビット数の情報ビット
から誤り訂正・検出のチェックビットが生成でき、該チ
ェックビットの生成が高速化され、且つ誤り訂正・検出
能力が低下しないと云う効果がある。
第１図は本発明の誤り訂正・検出の符号系を構成する方
法を示す検査行列の例を示した図。 第２図は本発明の誤り訂正・検出の符号系を用いたメモ
リシステムの一実施例を示した図。 第３図は従来の線形符号による誤り訂正・検出の符号系
の構成方法を説明する図。 である。 図面において、 ３はデータレジスタ、 ４はパリティビット（Ｐ）。 ５．５゛ はチェックビット生成回路（ＣＫＢＧ）
。 ６はランダムアクセスメモリ（ＲＡＭ） 。 ６０はデータ領域部、又は情報ピッ） （ＤＡＴＡ）
。 ６１はパリティビット領域部、又は情報ビット６２はチ
ェックピッｌ＋ｆＭ域部、又はチェックビット（ＣＫＢ
）。 ７ａ＋７ｂはパリティチェ・ンク回路（ＰＣ）。 ８はシンドローム生成回路。 ９はエラー検出回路、１１はエラー訂正信号線。 １２は排他的論理和（ＥＯＲ）回路。 木！明／）謀り訂正、・轄七ｒ府号界瓢構戒゛す）布沫
Ｙ目膿棗ｆ？う１０例に茄した図 第１図
法を示す検査行列の例を示した図。 第２図は本発明の誤り訂正・検出の符号系を用いたメモ
リシステムの一実施例を示した図。 第３図は従来の線形符号による誤り訂正・検出の符号系
の構成方法を説明する図。 である。 図面において、 ３はデータレジスタ、 ４はパリティビット（Ｐ）。 ５．５゛ はチェックビット生成回路（ＣＫＢＧ）
。 ６はランダムアクセスメモリ（ＲＡＭ） 。 ６０はデータ領域部、又は情報ピッ） （ＤＡＴＡ）
。 ６１はパリティビット領域部、又は情報ビット６２はチ
ェックピッｌ＋ｆＭ域部、又はチェックビット（ＣＫＢ
）。 ７ａ＋７ｂはパリティチェ・ンク回路（ＰＣ）。 ８はシンドローム生成回路。 ９はエラー検出回路、１１はエラー訂正信号線。 １２は排他的論理和（ＥＯＲ）回路。 木！明／）謀り訂正、・轄七ｒ府号界瓢構戒゛す）布沫
Ｙ目膿棗ｆ？う１０例に茄した図 第１図
Claims (2)
- （１）誤り訂正、及び誤り検出の符号系を構成するのに
、パリティビット（６１）を含んだデータを情報ビット
（６０、６１）として、線形符号により、チェックビッ
ト（６２）を生成する符号系を構成するようにしたこと
を特徴とする誤り訂正・検出の符号系構成方法。 - （２）上記パリティビットを含んだデータを情報ビット
（６０、６１）として、線形符号により、チェックビッ
ト（６２）を生成する符号系を構成するのに、上記パリ
ティビットを含んだ情報ビット部分（６０、６１）の任
意の２つの列ベクトルの排他的論理和をとったものが、
他の列ベクトルに存在しないように構成することを特徴
とする特許請求の範囲第１項に記載の誤り訂正・検出の
符号系構成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61272087A JPS63126040A (ja) | 1986-11-14 | 1986-11-14 | 誤り訂正・検出の符号系構成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61272087A JPS63126040A (ja) | 1986-11-14 | 1986-11-14 | 誤り訂正・検出の符号系構成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63126040A true JPS63126040A (ja) | 1988-05-30 |
Family
ID=17508902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61272087A Pending JPS63126040A (ja) | 1986-11-14 | 1986-11-14 | 誤り訂正・検出の符号系構成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63126040A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007141411A (ja) * | 2005-11-22 | 2007-06-07 | Toshiba Corp | 復号装置、記憶装置および復号方法 |
| JP2010128083A (ja) * | 2008-11-26 | 2010-06-10 | Oki Electric Ind Co Ltd | シンボル線形変換装置、共有鍵生成装置、シンボル線形変換方法、共有鍵生成方法、シンボル線形変換プログラム及び共有鍵生成プログラム |
-
1986
- 1986-11-14 JP JP61272087A patent/JPS63126040A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007141411A (ja) * | 2005-11-22 | 2007-06-07 | Toshiba Corp | 復号装置、記憶装置および復号方法 |
| JP2010128083A (ja) * | 2008-11-26 | 2010-06-10 | Oki Electric Ind Co Ltd | シンボル線形変換装置、共有鍵生成装置、シンボル線形変換方法、共有鍵生成方法、シンボル線形変換プログラム及び共有鍵生成プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5251219A (en) | Error detection and correction circuit | |
| JPS63115239A (ja) | エラ−検査訂正回路 | |
| US3688265A (en) | Error-free decoding for failure-tolerant memories | |
| KR102924488B1 (ko) | 저장 시스템 | |
| EP0147336A2 (en) | Error correcting and detecting system | |
| JP2023512892A (ja) | 比較システム | |
| JPH1125689A (ja) | 半導体メモリ装置テスト方法及び半導体メモリ装置 | |
| US7203896B2 (en) | High-efficiency error detection and/or correction code | |
| JPS63126040A (ja) | 誤り訂正・検出の符号系構成方法 | |
| JP3142745B2 (ja) | エラー訂正コード変換システム及び方法 | |
| JP3895118B2 (ja) | シングルイベントアップセット補償回路 | |
| RU2211492C2 (ru) | Отказоустойчивое оперативное запоминающее устройство | |
| US4739506A (en) | IC chip error detecting and correcting apparatus | |
| JP2511028B2 (ja) | メモリテスト方法 | |
| US4739504A (en) | IC chip error detecting and correcting method | |
| JP3364753B2 (ja) | メモリエラー修正回路 | |
| JPH01196647A (ja) | 誤り訂正機能を有する記憶装置 | |
| JP2555336B2 (ja) | チツプ動作の自動自己診断を伴うｉｃチツプの誤り検出訂正装置及びその方法 | |
| JPH01108655A (ja) | メモリシステムの読出データ誤り検出方式 | |
| SU1149313A1 (ru) | Запоминающее устройство с обнаружением наиболее веро тных ошибок | |
| JP2516965B2 (ja) | メモリテスト方法 | |
| JPH0652002A (ja) | データチェック方法及び回路 | |
| JPS61267139A (ja) | メモリ制御回路 | |
| SU970480A1 (ru) | Запоминающее устройство с самоконтролем | |
| JPS6232821B2 (ja) |