JPS63126372A - Agc回路 - Google Patents

Agc回路

Info

Publication number
JPS63126372A
JPS63126372A JP27322286A JP27322286A JPS63126372A JP S63126372 A JPS63126372 A JP S63126372A JP 27322286 A JP27322286 A JP 27322286A JP 27322286 A JP27322286 A JP 27322286A JP S63126372 A JPS63126372 A JP S63126372A
Authority
JP
Japan
Prior art keywords
transistor
circuit
differential pair
agc
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27322286A
Other languages
English (en)
Inventor
Yuji Kimoto
木本 雄二
Hideo Imaizumi
英雄 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP27322286A priority Critical patent/JPS63126372A/ja
Publication of JPS63126372A publication Critical patent/JPS63126372A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Television Receiver Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ〉産業上の利用分野 本発明は、AGC(自動利得制御)回路の改良に関する
もので、特にノイズ対策を施したピークAGCj5式の
AGC回路に関する。
(ロ)従来の技術 AGC回路は受信電波の強弱に応じて受信機の利得を自
動的に制御し常に一定の映像検波出力を得んとするもの
である。その様なAGC回路は例えば昭和60年5月1
日付で日本放送出版協会より発行された’ NHKカラ
ーテレビ教科書J第127頁乃至第130頁に記載され
ている。AGC回路は受信電波の速い変動に対して十分
に追従できる様に応答感度を良くしなければならない。
しかしながら、応答感度を良くするとノイズの影響をう
けやすいという別の欠点が生じる。AGC回路には例え
ばビークAGC回路やキードAGC回路がある。キード
AGC回路はノイズに対しては強いがIC(集積回路)
化に不利な為、最近はあまり用いられていない。一方、
ビークAGC回路はノイズに対しては弱いがIC化に有
利な為、種々なノイズ対策を施したうえで、多用きれて
いる。
第2図はノイズ対策を施したビークAGC回路の一例を
示す回路図で、(1)は端子(2)からの映像IF(中
間周波)信号を検波する検波回路、(鼻)は前記検波回
路(1)からの映像信号と第1基準電源(4)の基準電
圧V1.:を比較する第1差動対、(5)は前記映像信
号と前記基準電圧■1より低い第2基準電源(6)の基
準を圧V、とを比較し、その差に応じた出力制御信号を
発生する比較回路、(z)は前記制御信号に応じて前記
第1差動対(塁)の共通エミッタに流れる電流を切換え
る第2差動対である。
第2図の回路においては、検波回路(1)の出力端に正
極性の映像信号が表われる様にしているので、前記映像
信号のレベルが第1基準電圧(4)Vlのレベルより犬
となる同期先端以外においては、第1差動対東)を構成
するトランジスタ(8)がオンとなり、ダイオード(9
)及びトランジスタ(10)から成るカレントミラー回
路(11)に電流が流れる様になる。この為、トランジ
スタ(10)のコレクタからコンデンサ(12)に電流
が定電流充電きれる。
又、前記映像信号のレベルが第1基準電源(4)■、の
レベルより小となる同期先端においてはトランジスタ(
13)がオンする。すると、コンデンサ(12)に蓄積
されていた電荷がトランジスタ(13)のコレクタ・エ
ミツタ路を介して放電する様になり、コンデンサ(12
〉の端子電圧は変化する。すると、前記端子電圧の変化
に応じてRFアンプやIFアンプの増幅率が変化する。
従って、第2図の回路に依れば検波出力の大小に応じて
、アンプの増幅率を自動的に制御する事が出来る。
ところで、比較回路り5)は検波回路〈1)からの映像
信号中に含まれる高いレベルのノイズを検出するもので
、大きなノイズ(基準電圧■、より低い電圧)が印加さ
れるときAGC回路の応答感度を低下させる為のもので
ある。正常なレベルの映像信号が印加されている場合、
比較回路(5〉の出力制御信号は「L」レベルであるか
ら、第2差動対(Z)のトランジスタ(14〉が才)と
なり、トランジスタ(15)がオンするので、第1差動
対(塁)の共通エミッタには第1定電流源(16)の定
電流りと、第2定電流源(17)の定電流工、との和の
電流(Il+工、)が流れる。ところが、前記第2基準
電圧V、のレベルより低くなる大きなノイズが映像信号
中に混入すると、前記比較回路(5)の出力制御信号が
「HJレベルに反転する。すると、第2差動対(7)の
トランジスタ(14)がオンし、トランジスタ(15)
がオフするので、第1差動対(塁)の共通エミッタには
第1定電流源(16)の定電流I、のみが流れる様にな
る。その時、定電流工、の値は定電流I、の値に比べ十
分に小さく設定しであるので、第1差動対り))に流れ
る電流は減少する。第1差動対(1)の共通エミッタに
流れる電流はAGC回路の応答感度を決定するものであ
り、その値が小さいと応答感度が低下し、コンデンサ(
12)の上端の電圧変化が小さくなる。従って、第2図
の回路を用いれば、ノイズに対して強いビークAGC回
路を提供出来る。
(ハ)発明が解決しようとする問題点 しかしながら第2図の回路の如きノイズ対策を施すと、
AGCロツタという別の問題が生じる。
すなわち、ノイズに対して強くする為には第1定電流源
り16)の定電流エエを十分に小としなければならない
が、そうすると、同期先端でノイズが混入した時、コン
デンサ(12)が十分な放電を行なえず充電量に対し放
′rrLf!kが極端に小となる。そして、この状態が
しばらく続くとコンデンサ(12)の電圧が異常に上昇
し、制御出来なくなるというロック状態が生じる。その
ため、前記ロック状態を防止する目的で、前記定電流1
1の値をあまり小さく出来ず、ノイズに対して十分強い
AGC回路を提供出来ないという問題があった。
(、:)問題点を解決するための手段 本発明は、上述の点に鑑み成されたもので、検波された
映像信号と第1基準電圧とを比較し、その差に応じてコ
ンデンサを駆動する第1差動対と、前記映像信号と第2
基準電圧とを比較し、その差に応じて出力制御信号を発
生する比較回路と、前記第1差動対の共通エミッタに接
続され、前記出力制御信号に応じて流れる電流が変化す
る電流源とを備えるAGC回路において、垂直同期信号
期間以外の位置で、所定の幅のゲートパルスを発生させ
る手段と、前記ゲートパルスに応じて前記電流源に流れ
る電流を変化させるスイッチとを設けたことを特徴とす
る。
(ホ)作用 本発明に依れば、垂直同期信号期間以外の位置で、所定
幅を有するゲートパルスを発生させ、前記ゲートパルス
に依って、一定周期毎に第1差動対の動作電流を増加さ
せ、前記ゲートパルスの発生期間中に到来する同期信号
によって、コンデンサを強制駆動しているので、AGC
ロツタの解除を行なうことが出来る。従って、ノイズに
対するAGC回路の応答感度を極端に低下させる事が出
来る。
(へ)実施例 第1図は、本発明の一実施例を示す回路図で、(18)
は複合同期信号が印加される入力端子、(19)は前記
複合同期信号中の水平同期信号と垂直同期信号とを分離
する同期分離回路、(20)は位相比較器、ローパスフ
ィルタ、vCO等(図示せず)から成り、前記水平同期
信号に同期した出力信号を発生する水平AFC回路、(
21〉は前記出力信号をクロックとして計数し、前記垂
直同期信号に応じてリセットされ、端子(22)に前記
垂直同期信号に同期した垂直駆動パルスを発生させる垂
直分周回路、(23)は前記垂直分周回路(21)の出
力信号に応じて開閉するスイッチ、(24)は定電流I
、を流す第3定電流源である。
尚、第1図において、第2図と同一の回路素子について
は同一の符号を付し、その説明を省略する。
次に動作について説明する。入力端子(18)からの複
合同期信号は、同期分離回路(19)にて水平同期信号
と垂直同期信号とに分離され、水平同期信号が水平AF
C回路り20)に、又垂直同期信号が垂直分周回路(2
1)のリセット端子に各々印加される。水平AFC回路
(20)は前記水平同期信号に同期した出力信号を発生
するもので、2 f’14(f’、:水子周波数)の出
力信号を垂直分周回路(21)のクロック端子に供給し
ている。垂直分周回路(21)は前記2f’□の出力信
号を垂直同期信号に応じて525分の1に分周するもの
である。その為、垂直分周回路(21〉の端子(22〉
には垂直周波数の垂直駆動パルスが得られる。ところで
、垂直分周回路(21)は例えば縦続接続されている1
0段のT−FF(フリップフロップ回路)で構成されて
いる。その為、各段のT−FFのQもしくはQ出力を用
いれば、水平同期信号及び垂直同期信号に同期した所望
のタイミングのパルスを簡単に作成する事が出来る。従
って、第1図の回路を用いれば、端子(25)に例えば
、垂直同期信号直後の等価パルス期間に約6H(Hニー
水平期間)の間、r H、レベルとなるゲートパルスを
発生させる事が出来る。
さて、第1図の検波回路(1)において、正常な映像信
号が検波されると、前述の場合と同様に比較回路(5)
の出力制御信号は「L」レベルとなるので、第2差動対
(Z)のトランジスタ(14)がオフし、トランジスタ
フ15)がオンする。すると、第1差動対(旦〉の共通
エミッタには第3定電流源(24)と第2定電流源(1
7)とが並列接続される事になり、第1差動対(3)の
動作電流は電流(I!+1、)となる。前記定電流工、
の値は従来の定電流工、に比べ約1710に設定きれて
いるが、前記定電流工、に比べ、第2定電流源(17)
の定電流I2が十分に大きいので、第1差動対(塁)の
動作電流は十分大になりAGC回路として十分な応答感
度が得られる。又、大きいノイズが混入した映像信号が
検波回路(1)にて検波きれると、従来回路の場合と同
様に、比較回路(5)の制御信号は「HJレベルとなり
、第2差動対(ヱ)のトランジスタ(14)がオン、ト
ランジスタ(15)がオフする。すると、第1差動対(
塁)の共通エミッタには第3定電流源(24〉の定電流
工、のみが流れる様になる。定電流I、の値は前述の如
く非常に小さく設定しているので、AGC回路としての
応答感度が非常に悪くなり、ノイズによる影響をほとん
ど受けなくなる。
ところで、第1差動対(塁〉の共通エミッタに流す1!
流を減らすとAGCロックの危険が生じるが、第1図の
回路の場合、垂直分周回路(21)の出力信号に依って
、コンデンサク12)を強制数TI!きせる期間を設け
ているので、その危険は無い。才なわち、垂直分周回路
(21)にて作成した前記ゲートパルスに応じてスイッ
チ(23)を閉成きせれば、第2差動対(ヱ)のトラン
ジスタ(14)がオフ、トランジスタ(15)がオンと
なり、前記ゲートパルスの期間中、比較回路(5)の出
力制御信号に関わらず、第1差動対(旦)の共通エミッ
タに電流(It+I3)が流れる様になる。この状態で
、AGCロックが起こりかけていたとしても、トランジ
スタ(8)ノベースに等価パルスが印加されると、前記
等価パルス期間中にトランジスタフ8)がオフし、トラ
ンジスタ(13)がオンするので、コンデンサ(12)
が放電状態となり、電流(xz−zs)がトランジスタ
(13)のコレクタ・エミツタ路を流れる様になりAG
Cロツタが解除きれる。
−75、前記状態でAGCロックが生じていなければ、
正常なAGC動作がそのまま継続される。
尚、第1図の回路においては、同期信号の先端部分で放
電を行なわせAGCを行なう場合について説明したが充
電で行なう様な回路方式においても適用可能である。又
、ゲートパルス期間を実施例では垂直同期信号期間の直
後に設定したが、これはゲートパルス期間中に第1差動
対の動作電流が増加し、ノイズに弱くなるのでその影響
を最も受けたくない垂直同期信号期間を避けたいという
ことであり、更に垂直同期信号期間の直後であれば、ノ
イズによる影響を少々受けても画面には表われないため
、最も有利な位置であると考えられるからである。
(ト)発明の効果 以上述べた如く、本発明に依れば、コンデンサを駆動す
る第1差動対の共通エミッタに流れる電流をノイズ期間
に十分小さくすることが出来るので、ノイズに対して強
いAGC回路を提供出来る。又、本発明に依ればAGC
ロックが起きた場合、ゲートパルスに依って所定期間、
コンデンサを駆動する様にしているので、AGCロツタ
が起きても解除出来る。更に実施例の如く、垂直分周回
路(21)の出力信号を用いてスイッチ(23)の切換
えを行なう方法は、IF段から偏向段までをまとめた1
チツプのICに利用して特に好適である。
【図面の簡単な説明】
第1図は本発明の一実施例を示す回路図、及び第2図は
従来のビークAGC回路を示す回路図である。 (す・・・第1差動対、 (4)・・・第1基準電源、
り5)・・・比較回路、 (6)・・・第2基準電源、
 (Z)・・・第2差動対、 (12〉・・・コンデン
サ、 (21)・・・垂直分周回路、 (23)・・・
スイッチ。

Claims (1)

    【特許請求の範囲】
  1. (1)検波された映像信号と第1基準電圧とを比較し、
    その差に応じてコンデンサを駆動する第1差動対と、前
    記映像信号と第2基準電圧とを比較し、その差に応じて
    出力制御信号を発生する比較回路と、前記第1差動対の
    共通エミッタに接続され、前記出力制御信号に応じて流
    れる電流が変化する電流源とを備えるAGC回路におい
    て、垂直同期信号期間以外の位置で、所定の幅のゲート
    パルスを発生させる手段と、前記ゲートパルスに応じて
    前記電流源に流れる電流を変化させるスイッチとを設け
    たことを特徴とするAGC回路。
JP27322286A 1986-11-17 1986-11-17 Agc回路 Pending JPS63126372A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27322286A JPS63126372A (ja) 1986-11-17 1986-11-17 Agc回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27322286A JPS63126372A (ja) 1986-11-17 1986-11-17 Agc回路

Publications (1)

Publication Number Publication Date
JPS63126372A true JPS63126372A (ja) 1988-05-30

Family

ID=17524811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27322286A Pending JPS63126372A (ja) 1986-11-17 1986-11-17 Agc回路

Country Status (1)

Country Link
JP (1) JPS63126372A (ja)

Similar Documents

Publication Publication Date Title
US6392494B2 (en) Frequency comparator and clock regenerating device using the same
US6782068B1 (en) PLL lockout watchdog
US5789947A (en) Phase comparator
US4262264A (en) Apparatus and method for achieving acquisition and maintaining lock in a phase locked loop
CA2154812C (en) Fast acting control system
US4255759A (en) Color television receiver AFPC circuit
JP2928255B2 (ja) ライン同期信号検出回路
KR880000908B1 (ko) 이중모드(mode) 수평 편향회로
US6140881A (en) Display apparatus with a circuit for controlling the input voltage of PLL according to display mode and method
US5164685A (en) Phase-locked loop with circuit for adjusting a phase comparator's output amplitude
EP1182780B1 (en) Phase locked loop having a reduced lock time
US4389676A (en) Television receiver high voltage protection circuit
JPS63126372A (ja) Agc回路
US4382694A (en) Timepiece circuit for compensating time lag joined with reset releasing
US4278903A (en) Phase comparison circuit
EP0418862B1 (en) Frequency modulation circuit using VCO
US4882624A (en) Synchronizing signal separation circuit for a television receiver
US5003272A (en) Circuit arrangement for synchronizing a frequency-controllable oscillator
US5510854A (en) Device for adjusting the black level of a video signal
US5321504A (en) Modified black-level regulation based on warm up detection of CRT
JPS6151828B2 (ja)
US4945415A (en) Slew enhancement circuit for an automatic frequency control system
GB2257587A (en) A phase detector and a phase locked loop
JP2000106638A (ja) 水平周波数信号発生器、同期回路、およびビデオ表示装置
JPH04257168A (ja) テレビジョン受像機