JPS63127313A

JPS63127313A - 移動体制御装置

Info

Publication number: JPS63127313A
Application number: JP61274379A
Authority: JP
Inventors: Hiroyuki Yamamoto; 博之山本
Original assignee: Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1986-11-18
Filing date: 1986-11-18
Publication date: 1988-05-31
Anticipated expiration: 2012-02-12
Also published as: JP2580575B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）発明の分野この発明は、例えばロータリエンコーダからのカウント
パルスを計数して制御信号を出力するようなカウンタに
関する。

（ロ）発明の背景従来、例えばＮ　ＣｉｊＪ　ｔｉｌｌ系において移動物
体を動作させる場合、この移動物体の移動速度が速Ｊぎ
ると、該物体がストッパに衝合して破損することがある
。

このような問題点を解決するために、従来、上述の移動
物体の移動速度をロータリエンコーダで検出し、このロ
ータリエンコーダから出力されるカウントパルスを計数
して制御信号を出力することにより、上記の問題点を解
決したカウンタがある。

この従来のカウンタは第３図に示すカウントパルスＰが
予め設定した時間Ｔ（具体的には約１秒）内に何発入力
されるかで計数制御信号を出力するものであるから、計
数速度の演算に上述の設定時間Ｔが必ず必要とし、この
演算に時間を要する関係上、短詩に安定したデータを求
めることができない問題点があり、加えて、カウントパ
ルスＰの入力毎に、行なわれるカウンタ処理とＲＯＭで
予め設定した所定時間毎に行なわれる速度処理とに時間
的なずれが生ずるため、速度データを用いたリアルタイ
ムな処理を行なうことができない問題点を有していた。

（ハ）発明の目的この発明は、カウントパルス入力毎に速度検出の結果を
得ることができ、また速度データを用いたリアルタイム
な処理を行なうことができ、しかも物体の移動速度が予
め設定した最高速度を超過した際には速度超過信号を出
力することができるカウンタの提供を目的とする。

（ニ）発明の構成この発明は、最高計数速度以上で周期的に基本クロック
を発信するクロック発振手段と、入力されるカウントパ
ルス間の基本クロック数を計数する現行クロック数計数
手段と、カウントパルス間の基準となる基本クロック数
を設定する基本クロック数設定手段と、上記現行クロッ
ク数計数手段のクロック数と基本クロック数設定手段の
クロック数とを比較づる比較手段と、上記比較手段の出
力に基づいて、現行クロック数がｉ、Ｓ木りロック数以
下の時に速度超過信号を出力制御する制御手段とを備え
たカウンタであることを特徴とする。

（ホ）発明の作用この発明によれば、上述の現行クロック数計数手段が例
えばロークリエンコーグからのカウントパルス間に発信
されるりＬコック発信手段よりの基本クロック数を計数
し、カウントパルス入力毎に上述の比較手段で現行クロ
ック数計数手段のクロック数と予め設定された基準とな
る基本クロック数設定手段のクロック数とを比較して、
この比較結果に基づいて上述の制御手段は現行クロック
数が基本クロック数以下の時に速度超過信号を出力する
。

（へ）発明の効果この結果、計数速度の演算を従来よりも極めて短時間に
行なうことができ、かつカウントパルス入力毎に速度検
出の結果を得ることができる効果がある。

また、上述のカウントパルス入力毎に速度検出の結果を
得ることができるので、速度データを用いたリアルタイ
ムな処理を行なうことができる効果がある。

加えて、物体の移動速度が予め設定した最高速度を超過
した際には上述の制御手段で速度超過信号を出力するこ
とができる効果がある。

（ト）発明の実施例この発明の一実施例を以下図面に基づいて詳述する。

図面はカウンタを示し、第１図において、移動物体の移
動速度および移動方向を検出してカウントパルスＰを出
力するロータリエンコーダ１の２本の出力ライン２．３
には１チツプ構成のＩＣ４を接続している。

このＩＣ４は、ＣＰＵ５と、プログラムを格納するＲＯ
Ｍ６と、入出力インターフェース７と、ＲＡＭ８とを備
え、このＲＡＭ８は所定エリアに目標値Ａ、現在値ａ、
速度設定値としての基本タロツク数Ｂなどの必要なデー
タを記憶する。

上述の阜木り【−１ツクｒ１１［３は、第３図に示すカ
ウントパルスＰ、Ｐ間の基準となる基本クロックｂの数
を予め設定した値のことである。この実施例では例えば
基本クロックｂの数を５発に設定して基準となる基本ク
ロック数Ｂを定めている。

つまり、基本クロックｂ、５発の時、物体の移動最高速
度が許容範囲内に対応するような設定にしている。

また、前述のＣＰＵ５は、最高計数速度以上で周期的に
基本クロックｂを発信する。

つまり、第３図に示すカウントパルスＰ、Ｐ間の最小周
期をｔｌとし、基本クロックｂの周期をｔ２とすると、
ｔ２　＜ｔｌの関係式を満たす条件、訂しくはｔ２　＝
ｔ１１５の条件で上述の基本クロックｂを発信する。

また、上述のＣＰＵ５は入力されるカウントパルスＰ、
Ｐ間の基本クロックｂの数をカウントパルスＰ入力毎に
計数づる。

しかも、このＣＰＵ５は上述のカウントパルスＰ、Ｐ間
の現行クロック数Ｃ（第２図参照）とｇ＜本クロック数
Ｂ（第２図参照）とを比較すると共に、この比較結果に
基づいて、Ｃ＜Ｂの時に出力ライン９に速度超過信号Ｖ
を出力する。

さらに前述のＩＣ４には他のＣＰ　Ｕ等のホストＩＣ（
図示せず）と接続するためのデータバス１０と、アドレ
スバス１１とを設けている。

また、上述のＩＣ４には目標値Ａと現在値ａとの関係が
、Ａ＞ａ、　Ａ＝ａ１Ａ＜ａの時にそれぞれＯＮ出力を
出す出力ライン１２．１３．１４を設けている。

このように構成したカウンタの動作を第２図のフローチ
ャートを参照しで説明する。

初期状態においては基本クロックｂのクロック数を計数
する速度カウンタ（具体的にはＣＰＵ内蔵カウンタ）は
クリアされているので、例えば第３図の時点ｔｏにおい
て基本クロックｂが１発入力されると、第１ステツプ２
１でＣＰＵ５は速度カウンタを歩進（＋１）する。

次に第２ステツプ２２で、ＣＰＵ５はカウントパルスＰ
入力の有無を判定し、上述の時点ｔｏではカウントパル
スＰ入力がないので、次の第３ステツプ２３に移行ηる
。

この第３ステツプ２３で、ＣＰＵ５は速度カウンタで計
数された現行クロック数Ｃと基本タロツク数Ｂとを比較
して、Ｃ＜Ｂの時には第１ステツプ２１にリターンし、
ＣＡ８の時には次の第４ステツプ２４に移行する。

・この第４ステツプ２４で、ＣＰＵ５は出力ライン９の
速度超過信号■をＯＦＦにした後に、上述の第１ステツ
プ２１にリターンする。つまり、上述の第４ステツプ２
４においては移動物体の移動速度が著しく遅い場合、カ
ウントパルスＰ入力を持つことなく速度超過信＠ＶをＯ
ＦＦ制御づ゛る。

このような第１ステツプ２１乃至第４ステツプ２４の処
理を繰返しながら、カウントパルスＰの入力時点に達す
ると、上述の第２ステツプ２２で、ＣＰＬＪ５はカウン
トパルスＰ入力の有無を判別し、この場合はカウントパ
ルスＰ入力が有るため、次の第５ステツプ２５に移行す
る。

この第５ステツプ２５で、ＣＰＵ５はカウントパルスＰ
の方向が＋１か−１かを判別する。つまり移動物体の移
動方向が正方向か逆方向かを判別し、＋１の時には、次
の第６ステツプ２６でＣＰＵ５はＲＡＭ８の現在値ａ（
計数カウンタに相当）を歩進（＋１）する一方、−１の
時には別の第７ステツプ２７でＣＰＵ５はＲＡＭ８の現
在値ａ（計数カウンタに相当）を退歩（−１）させる。

次に第８ステツプ２８で、ＣＰＬＪ５は目標値Ａと現在
値ａどを比較して、Ａ＞ａの場合には次の第９ステツプ
２９で、ＣＰｔＪ５は出力ライン１２にＯＮ信号を出力
し、Ａ＝ａの場合には次の第１０ステツプ３０で、ＣＰ
Ｕ５は出力ライン１３にＯＮ信号を出力し、Ａ＜ａの場
合には次の第１１ステツプ３１で、ＣＰＵ５は出力ライ
ン１４にＯＮ信号を出力する。

次に第１２ステツプ３２で、ＣＰＵ５は出力ライン２．
３からのカウントパルスＰに基づいて計数方向に変化が
あるか否かを判定する。

すなわち、上述の２本の出力ライン２．３に第１図に実
線で示すようなカウントパルスＰが出力されている時を
正方向、点線で示すようなカウントパルスＰが出力され
ている時を逆方向とすると、この方向が変化したか否か
を判定する。

そして計数方向が例えば正方向から逆方向に反転した際
には、計数を継Ｆ−すると計数ミスとなるので、このミ
スをなくすために次の第１３ステツプ３３で、ＣＰＵ５
は速度カウンタをクリアする。

一方、計数方向に変化がない場合には、次の第１４ステ
ツプ３４に移行する。

この第１４ステツプ３４で、ＣＰＵ５は現行クロック数
Ｃ（基本クロックｂ、ｂ間のり【コック数）と予めＲＡ
Ｍ８で設定した基本クロック数Ｂとを比較し、現行クロ
ック数Ｃが基本クロック数Ｂより少なく物体の移動速度
が最高計数速度を超過するＣＡ８の場合には次の第１５
ステツプ３５に移行し、この第１５ステツプ３５で、Ｃ
ＰＵ５は出力ライン９に速度超過信号Ｖを出力する。

一方、上述の第１４ステツプ３４で、現行クロック数Ｃ
が基本クロック数Ｂより多く物体の移動速度が計数許容
範囲にあるＣ＞Ｂの場合には次の第１６ステツプ３６に
移行し、この第１６ステツプ３６で、ＣＰｔＪ５は出力
ライン９の速度超過信号ＶをＯＦＦにする。

次に第１３ステツプ３３で、ＣＰＵ５は速度カウンタを
クリアし、次のカウントパルス第２図間の計数に備えた
後に、前）出の第１ステツプ２１にリターンし、以下順
次上述の動作を繰返す。

以上型するに、従来においては計数速度の演算に時間Ｔ
（第３図参照）を要していたが、この実施例ではカウン
トパルス第２図間に相当する短時間内に計数速度の演算
を行なうことができると共に、カウントパルス入力毎に
速度検出の結果を得ることができる効果がある。

この結果、上述の速度データを用いたリアルタイムな処
理を行なうことができるので、例えば移動物体をＮＣ制
御する際、極めて有効である。

加えて、上述の物体の移動速度が予め設定した最高速度
を超過した際には上述のＣＰｔＪ５で出力ライン９に速
度超過信号を出力することができるので、例えば開田カ
ライン９の信号を用いて物体を制動制御する等の適切な
制御を行なうことができる。

この発明の構成と、上述の実施例との対応において、この発明のクロック発信手段は、実施例のＣＰＵ５に対
応し、以下同様に、現行クロック数計数手段は、ＣＰＵ５の内蔵カウンタに
対応し、基本クロック数設定手段は、ＲＡＭ８の所定エリアに対
応し、比較手段は、ＣＰＵ５の第３ステツプ２３および第１４
ステツプ３／ｌに対応し、制御手段は、ＣＰＬＪ５に対応するも、この発明は、上
述の実施例の構成のみに限定されるものではない。

【図面の簡単な説明】

図面はこの発明の一実施例を示し、第１図はカウンタの制御回路ブロック図、第２図はフロ
ーチＶ−ト、第３図はタイムチャートである。５・・・ＣＰｔＪ　　　　　　　８・・・ＲＡＭＢ・・
・基本クロック数　　ｂ・・・基本クロックＣ・・・現
行りａツク数　　Ｐ・・・カウントパルス第２図フローチＹ−ト

Claims

【特許請求の範囲】１、最高計数速度以上で周期的に基本クロックを発信す
るクロック発振手段と、入力されるカウントパルス間の基本クロック数を計数する現行クロック数計数手段と、カウントパ
ルス間の基準となる基本クロック数を設定する基本クロック数設定手段と、上記現行ク
ロック数計数手段のクロック数と基本クロック数設定手段のクロック数とを比較する比較手段と、上記比較手段の出力に基づいて、現行クロック数が基本クロック数以下の時に速度超過信号を出力制御する制御手段とを備えたカウンタ。