JPS63131128A - 光ａ／ｄ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、光Ａ１０変換器に関するものであり。

詳しくは、光の並列性を利用することによりＡ／Ｄ変換
の高速化をはかったものである。

（従来の技術） Ａ／Ｄ２換器の一種に、並列比較型Ａ／Ｄ変換器がある
。この並列比較型Ａ／Ｄ変換器は、被変換アナログ信号
を並列に接続された複数の比較器に加えて同時にそれぞ
れの基準電圧の大きさと比較することによりデジタル信
号に変換するものであり、高速変換が行えることから画
像処理の分野などに広く用いられている。

第６図は、このような並列比較型Ａ／Ｄ変換器の一例を
示す回路図である。第６図において、５１は被変換アナ
ログ信号Ｖｉの入力端子であり。

入力端子５１は複数の比較器５２＋〜５２ｐの一方の入
力端子にそれぞれ接続されている。５３１〜５３ｐは各
比較器５２１〜５２ｐの他方の入力端子に所定の基準電
圧を加えるための分圧抵抗網を形成する抵抗器であり、
この分圧抵抗網の一端には正の基＃＝雷電圧ｇ＋の入力
端子５４が接続され、他端には負の基準電圧ＶＲ−の入
力端子５５が接続されている。５６はクロックＣＬＫの
入力端子であり、この入力端子５６は各比較器５２＋〜
５２ｐのクロック入力端子にそれぞれ接続されている。

５７は比較器５２１〜５２ｐの出力信号を共通のクロッ
クに従ってｎビットのデジタル信号に符号化する符号化
回路であり、この符号化回路５７で符号化されたデジタ
ル信号は共通のクロックに従って駆動されるラッチ回路
５８を介して出力端子５つ、〜５９πに出力されること
になる。

（発明が解決しようとする問題点） しかし、このような従来方式の高速Ａ／Ｄ変換器はすべ
て電気回路で構成されており、アナログ信号を多数のコ
ンパレータに高周波までフラットな周波数特性で伝送す
る必要があり、また、各コンパレータを高速度で動作さ
せる必要がある等の問題点があった。本発明は上記従来
技術の問題点に鑑みて成されたもので、空間光変調器を
用いることおよび光の持つ並列性により変換スピードの
高速化を図るとともに構成の簡単なＡ／Ｄ変換器を提供
することを目的とする。

（問題点を解決するための手段） このような目的を達成する本発明の構成は、入力電気信
号を光信号に変換する電気−光変換器と。

基準光源からの光を空間的に変調する空間光変調器と、
前記電気−光変換器からの光を所定の数に分割するスリ
ットと、このスリットを透過した光と、前記空間光変調
器で変調された光の強さを比較し、その光強度を検出す
る光検出器と、この光検出器からの出力信号に基づいて
所定の段階の信号を出力する符号化回路と、この符号化
回路からの信号に基づいて共通のクロックに従って駆動
するラッチ回路とを具備したことを特徴とするものであ
る。

（実施例） 以下２図面を用いて９本発明の実施例を詳細に説明する
。

第１図は９本発明の一実施例を示すブロック構成図であ
る。第１図において、１はＬＤやＬＥＤ等からなる基準
光源、２は被変換アナログ入力信号（以下、単に入力信
号という）に比例した光信号を出力する電気−光変換器
（例えばＬＤやＬＥＤ）である。３は基準光源１からの
光を２次元の空間光変調器４に入射させるためのレンズ
系。５はハーフミラ−で、空間光変調器４からの光を透
過するとともに、レンズ系６およびスリット１０を透過
した入力信号に比例した光を反射して光検出器アレー７
に入射させる。８は光検出器アレー７からの出力信号を
バイナリ信号に変換する符号化回路である。９は符号化
回路８から出力されるディジタル信号を任意の時間記憶
するラッチ回路。

１０はレンズ系６を通過した光を分割し、ハーフミラ−
５を介して光検出器アレーに入射させるためのスリット
である。

上記光空間変調器４の構成は例えば第２図の様に構成さ
れている。図においてＦＩ〜Ｆ＋ａはフィルターであり
、これらのフィルターの減衰度はこの例では１６段階に
別れている。従って基準光源からの光は１６段階の光の
強さに分類される。

また、スリット１０は例えば第３図の様に構成されてお
り、レンズ系６からの光を８１〜Ｓｅｅの格子により１
６等分し、各スリットとも入力信号に比例した強さの光
を通過させる。

次に光検出器７の構成について説明する。光検出器７に
は例えばフォトダイオード等の光電変換素子ＦＤが複数
（この実施例ではＦＤ＋−ＦＤ＋６）個アレイ状に設け
られており、この光電変換素子ＦＤ＋−ＦＤ＋ｓは例え
ば第４図に示すように基準光源側からの光を受光するに
１〜に＋６の部分と入力信号側からの光を受光するし、
〜Ｌ＋６の部分に分割されている。この様な構成におい
ては、基準光源側の受光素子は例えば第５図に示すよう
にに１〜に＋ｅのフィルタを通過した光を１６段階の光
信号として受光する。また、入力信号側からの光は光電
変換素子り、〜Ｌ＋６を均等に照射する。この１１〜Ｌ
’ｓの出力とに＋”−に、６の出力の差が符号化回路８
に出力される。基準光を受光する光検出器と入力信号を
受光する光検出器との差を検出する検出回路（図示仕ず
）は光検出器７に含まれている。符号化回路では比較結
果のコードをバイナリ信号に変換して出力する。

（例えばＬ＋＝Ｌ＋ｓの出力かに、の値より太きくＫ２
の値より小さければ現在の入力値かに１であるというバ
イナリ信号を出力し、に１５の値より太きくＫ＋　ｅの
値より小さければ堤在の入力値がＫＩ５であるというバ
イナリ信号を出力する。

なお、符号化回路、ラッチ回路としては従来例と同様の
ものを用いることが出来る。

上記構成によれば、光の並列性を利用することにより、
高速なＡ／Ｄ変換を実現することが出来る。また、この
様なＡ／Ｄ変換器の素子としては光通信などに使用され
ている高速の光−電気（０／Ｅ）、電気−光（Ｅｌｏ）
交換器を用いることが出来る。また、この様な構成によ
れば入出力のアイソレーションが可能となる。

なお０本実施例においては基準光源を１６段階に減衰し
、充電変換素子を１６個として説明したが基準光源の減
衰段階数および光電変換素子の数はこの例に限るもので
はない。また、基準光源の減衰手段としてはフィルタに
限らず光の通過孔の大きさを順次変化させるようにして
もよい。

（発明の効果） 以上実施例とともに具体的に説明したように。

本発明によれば、空間光変調器を用いることにより変換
スピードの高速化を図るとともに構成の簡単なＡ／Ｄ変
換器を実現することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図。 第２図は空間変調器の構成を示す説明図、第３図はスリ
ットの構成を示す説明図、第４図は充電変換素子の構成
を示す説明図、第５図はフィルタの減衰度の一例を示す
説明図、第６図は従来の並列比較型Ａ／Ｄ変換器の一例
を示す回路図である。 １・・・基準光源、２・・・電気−光変換器、３，６・
・・レンズ系、４・・・空間光変調器、５・・・ハーフ
ミラ−２７・・・光検出器、８・・・符号化回路。

Claims (1)

【特許請求の範囲】
1. 入力電気信号を光信号に変換する電気−光変換器と、基
   準光源からの光を空間的に変調する空間光変調器と、前
   記電気−光変換器からの光を所定の数に分割するスリッ
   トと、このスリットを透過した光と、前記空間光変調器
   で変調された光の強さを比較し、その光強度を検出する
   光検出器と、この光検出器からの出力信号に基づいて所
   定の段階の信号を出力する符号化回路と、この符号化回
   路からの信号に基づいて共通のクロックに従って駆動す
   るラッチ回路とを具備したことを特徴とする光Ａ／Ｄ変
   換器。